JPS6376445A - ワイヤボンデイング方法 - Google Patents
ワイヤボンデイング方法Info
- Publication number
- JPS6376445A JPS6376445A JP61219614A JP21961486A JPS6376445A JP S6376445 A JPS6376445 A JP S6376445A JP 61219614 A JP61219614 A JP 61219614A JP 21961486 A JP21961486 A JP 21961486A JP S6376445 A JPS6376445 A JP S6376445A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- bonding pad
- semiconductor chips
- semiconductor chip
- mentioned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 238000012937 correction Methods 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 9
- 238000001514 detection method Methods 0.000 claims abstract description 8
- 230000000007 visual effect Effects 0.000 claims abstract description 7
- 238000013461 design Methods 0.000 claims description 3
- 238000003384 imaging method Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000005259 measurement Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の半導体チップが設けられた論理回路基
板の個々の半導体チップの周辺に並べられている多数の
ボンディングパッドへのワイヤボンディング方法に関す
る。
板の個々の半導体チップの周辺に並べられている多数の
ボンディングパッドへのワイヤボンディング方法に関す
る。
近年、計算機等に使用される論理回路基板は、機能の拡
張性、および小形高密度化を図る目的から集積度の高い
半導体チップを多数使用する傾向にあり、これに伴って
個々の半導体チップのボンディングパッドも増加によっ
て微小寸法化され、コレらへのワイヤのボンディング作
業は極めて高精度のものが要求されている。
張性、および小形高密度化を図る目的から集積度の高い
半導体チップを多数使用する傾向にあり、これに伴って
個々の半導体チップのボンディングパッドも増加によっ
て微小寸法化され、コレらへのワイヤのボンディング作
業は極めて高精度のものが要求されている。
ところで、この種のワイヤボンディングでは、視覚装置
を利用して基板上に設けられたマーク位置を検出し、こ
の検出信号によって基板上のボンディングパッドの位置
ずれ量を算出し、この算出結果に応じてボンディング位
置を補正してワイヤボンディングするという方法が主流
である。例えば、特開昭６１−２０３４４号公報に記載
の方法は、基板の一方側（始端部）のマーク位置と他方
側（終端部）のマーク位置をそれぞれ検出し、この検出
′ 信号を予め設定された基準パターンと比較して複数
の回路の位置ずれ量を算出し、この算出値に応じてボン
ディング位置を補正してワイヤボンディングを行なうよ
うにしていた。しかしながら、この方法は印刷回路基板
のように複数の回路が所定ピッチで等間隔に設けられて
いる場合には有効であるが、セラミック基板のように焼
結によって回路のパターンが歪んでしまった場合には、
始端部と終端部の位置ずれ量より全体の補正を行なうた
めに中間部の回路パターンの位置ずれ量が大きくなり、
ボンディング工程において大きな問題となってしまう欠
点があった。
を利用して基板上に設けられたマーク位置を検出し、こ
の検出信号によって基板上のボンディングパッドの位置
ずれ量を算出し、この算出結果に応じてボンディング位
置を補正してワイヤボンディングするという方法が主流
である。例えば、特開昭６１−２０３４４号公報に記載
の方法は、基板の一方側（始端部）のマーク位置と他方
側（終端部）のマーク位置をそれぞれ検出し、この検出
′ 信号を予め設定された基準パターンと比較して複数
の回路の位置ずれ量を算出し、この算出値に応じてボン
ディング位置を補正してワイヤボンディングを行なうよ
うにしていた。しかしながら、この方法は印刷回路基板
のように複数の回路が所定ピッチで等間隔に設けられて
いる場合には有効であるが、セラミック基板のように焼
結によって回路のパターンが歪んでしまった場合には、
始端部と終端部の位置ずれ量より全体の補正を行なうた
めに中間部の回路パターンの位置ずれ量が大きくなり、
ボンディング工程において大きな問題となってしまう欠
点があった。
以上のように、上記従来技術は回路パターンの歪につい
て配慮がされておらず、中間部の回路パターンにおいて
位置ずれ量が大きくなるという問題があった。
て配慮がされておらず、中間部の回路パターンにおいて
位置ずれ量が大きくなるという問題があった。
本発明の目的は、複数の半導体チップが設けられた論理
回路基板の個々の半導体チップの周辺に並べられている
多数のボンディングパッドへのワイヤボンディングとし
て、基板上の回路パターンに歪を持った論理回路基板に
も有効なワイヤボンディング方法を提供することにある
。
回路基板の個々の半導体チップの周辺に並べられている
多数のボンディングパッドへのワイヤボンディングとし
て、基板上の回路パターンに歪を持った論理回路基板に
も有効なワイヤボンディング方法を提供することにある
。
即ち、上記目的は、複数の半導体チップが設けられた論
理回路基板の始端部の半導体チップの特定のボンディン
グパッドの位置の検出、および終端部の半導体チップの
特定のボンディングパッド（前記ボンディングパッドと
相対的に同じ位置にあるもの）の位置の検出の他に、前
記２つの内側に位置する個々の半導体チップの中より少
なくとも１つの半導体チップの前記同様のボンディング
パッドの位置を検出し、視覚装置によって検出した上記
側々の位置の座標値と予め設定しておいた設計上の個々
の位置の基準座標値とを比較して個々の位置における誤
差が最少となるような修正値を求め、この修正値により
て上記基板上の個々のボンディングパッドの位置を補正
することにより達成される。
理回路基板の始端部の半導体チップの特定のボンディン
グパッドの位置の検出、および終端部の半導体チップの
特定のボンディングパッド（前記ボンディングパッドと
相対的に同じ位置にあるもの）の位置の検出の他に、前
記２つの内側に位置する個々の半導体チップの中より少
なくとも１つの半導体チップの前記同様のボンディング
パッドの位置を検出し、視覚装置によって検出した上記
側々の位置の座標値と予め設定しておいた設計上の個々
の位置の基準座標値とを比較して個々の位置における誤
差が最少となるような修正値を求め、この修正値により
て上記基板上の個々のボンディングパッドの位置を補正
することにより達成される。
即ち、上記論理回路基板の両端部の半導体チップの他に
、前記２つの内側に位置する個々の半導体チップの中よ
り少なくとも１つの半導体チップの前記同様のボンディ
ングパッドの位置を検出することにより、回路パターン
の歪に対して中間部の位置ずれ量の増大を防止する。ま
た、視覚装置によって測定した個々の位置の測定座標値
と予め設定しておいた設計上の個々の位置の基準座標値
とを比較し、個々の位置における誤差が最少となるよう
な修正値を求め、この修正値によって個々のボンディン
グパッドの位置補正を行なうことにより、個々の位置に
おける誤差を最少化することができる。更に、中間部の
半導体チップの測定データ数を増加することにより修正
値の精度が向上され、誤差の少ないボンディング位置補
正を行なうことができる。
、前記２つの内側に位置する個々の半導体チップの中よ
り少なくとも１つの半導体チップの前記同様のボンディ
ングパッドの位置を検出することにより、回路パターン
の歪に対して中間部の位置ずれ量の増大を防止する。ま
た、視覚装置によって測定した個々の位置の測定座標値
と予め設定しておいた設計上の個々の位置の基準座標値
とを比較し、個々の位置における誤差が最少となるよう
な修正値を求め、この修正値によって個々のボンディン
グパッドの位置補正を行なうことにより、個々の位置に
おける誤差を最少化することができる。更に、中間部の
半導体チップの測定データ数を増加することにより修正
値の精度が向上され、誤差の少ないボンディング位置補
正を行なうことができる。
以下、本発明の一実施例を第】図より第３図により説明
する。第１図はワイヤボンディング装置全体の構成を示
したものである。図中において、ワイヤボンディングヘ
ッド２は平面上をＸ、Ｙ方向に駆動制御されるＸＹステ
ージ３の上に設置されている。このボンディングヘッド
２には先端にキャピラリ５を有し、２方向に駆動制御さ
れるボンディングアーム４が取付けられている。また、
これと対向した位置に論理回路基板６を搬送するフィー
ダ７が配置され、ＸＹスナージ３と共にベースｌ上に設
置されている。このフィーダ７のボンディング位置の真
上には論理回路基板６を撮像する視覚装置８が設置され
、検出信号が制御装置９に取込まれるようになっている
。制御装置９ではこの検出信号に基づいた出力信号を生
成し、上記ＸＹステージ３、およびボンディングヘッド
２を駆動制御するようになっている。第２図は論理回路
基板の平面構成を模式的に示したものである。
する。第１図はワイヤボンディング装置全体の構成を示
したものである。図中において、ワイヤボンディングヘ
ッド２は平面上をＸ、Ｙ方向に駆動制御されるＸＹステ
ージ３の上に設置されている。このボンディングヘッド
２には先端にキャピラリ５を有し、２方向に駆動制御さ
れるボンディングアーム４が取付けられている。また、
これと対向した位置に論理回路基板６を搬送するフィー
ダ７が配置され、ＸＹスナージ３と共にベースｌ上に設
置されている。このフィーダ７のボンディング位置の真
上には論理回路基板６を撮像する視覚装置８が設置され
、検出信号が制御装置９に取込まれるようになっている
。制御装置９ではこの検出信号に基づいた出力信号を生
成し、上記ＸＹステージ３、およびボンディングヘッド
２を駆動制御するようになっている。第２図は論理回路
基板の平面構成を模式的に示したものである。
この論理回路基板６は、回路の高密度化を図るために回
路パターンを施した多層のセラミック基板が使用され、
高温処理によって基板の生成が行なわれている。また、
こ、の論理回路基板６の表面上には９個の半導体チップ
１０がマトリックス状に配置され、個々の半導体チップ
１０ ａ〜１０ ｉの周辺に多数のボンディングパッド
１１が設けられている。
路パターンを施した多層のセラミック基板が使用され、
高温処理によって基板の生成が行なわれている。また、
こ、の論理回路基板６の表面上には９個の半導体チップ
１０がマトリックス状に配置され、個々の半導体チップ
１０ ａ〜１０ ｉの周辺に多数のボンディングパッド
１１が設けられている。
第３図はワイヤボンディング装置の処理概要を示したも
のである。ボンディング予定の論理回路基板６が所定の
ボンディング作業領域で位置決め固定されると、検出対
象の論理回路基板６を視覚装置によって撮像し、基板上
のボンディングパッド１１ ａ〜１１ ｉの位置を検出
して個々の測定座標値を求め、これを比較演算部１２に
出力する。比較演算部１２では、この測定座標値とメモ
リ部１３からの個々の位置に対応し予め設定されておい
た基準座標値とを比較し、個々の位置における誤差を算
出して補正演算部１４に出力する。補正演算部１４では
、比較演算部稔からの誤差が最少となるような修正値を
求め、これに基づいて論理回路基板６のボンディング位
置の補正を行ない、その演算結果を制御駆動部１５に出
力する。制御駆動部１５では、補正されたボンディング
位置データに従ってＸＹステージ３を位置決め制御し、
ボンディング作業を実行する。
のである。ボンディング予定の論理回路基板６が所定の
ボンディング作業領域で位置決め固定されると、検出対
象の論理回路基板６を視覚装置によって撮像し、基板上
のボンディングパッド１１ ａ〜１１ ｉの位置を検出
して個々の測定座標値を求め、これを比較演算部１２に
出力する。比較演算部１２では、この測定座標値とメモ
リ部１３からの個々の位置に対応し予め設定されておい
た基準座標値とを比較し、個々の位置における誤差を算
出して補正演算部１４に出力する。補正演算部１４では
、比較演算部稔からの誤差が最少となるような修正値を
求め、これに基づいて論理回路基板６のボンディング位
置の補正を行ない、その演算結果を制御駆動部１５に出
力する。制御駆動部１５では、補正されたボンディング
位置データに従ってＸＹステージ３を位置決め制御し、
ボンディング作業を実行する。
即ち、本発明による方法は、論理回路基板６のボンディ
ングパッドについて、 測定座標値＝修正値Ｘ基準座標値 の関係を仮定して、最少２乗法により修正値を求め、こ
の値に基づいて個々のボンディング位置を補正するよう
にした。従って、基板上の回路パターンに歪を持った論
理回路基板に対しても、個々の位置における誤差を最少
化することができ、更に、中間部の測定データ数を増加
することにより修正値の精度が向上され、誤差の少ない
ボンディング位置補正を実現できる。
ングパッドについて、 測定座標値＝修正値Ｘ基準座標値 の関係を仮定して、最少２乗法により修正値を求め、こ
の値に基づいて個々のボンディング位置を補正するよう
にした。従って、基板上の回路パターンに歪を持った論
理回路基板に対しても、個々の位置における誤差を最少
化することができ、更に、中間部の測定データ数を増加
することにより修正値の精度が向上され、誤差の少ない
ボンディング位置補正を実現できる。
以上、説明したように本発明によれば、複数の半導体チ
ップが設けられた論理回路基板の個々の半導体チップの
周辺に並べられている多数のボンディングパッドへのワ
イヤボンブイフグに際して。
ップが設けられた論理回路基板の個々の半導体チップの
周辺に並べられている多数のボンディングパッドへのワ
イヤボンブイフグに際して。
上記論理回路基板の両端部の半導体チップの他に、前記
２つの内側に位置する個々の半導体チップの中より少な
くとも１つの半導体チップの前記同様のボンディングパ
ッドの位置を検出することにより、基板上の個々のボン
ディングパッドの位置を補正することができるので、ボ
ンディング作業の能率向上を図ることができる。また、
回路パターンに歪を持った論理回路基板に対しても、誤
産の少ないボンディング位置補正を実現できる。等の効
果がある。
２つの内側に位置する個々の半導体チップの中より少な
くとも１つの半導体チップの前記同様のボンディングパ
ッドの位置を検出することにより、基板上の個々のボン
ディングパッドの位置を補正することができるので、ボ
ンディング作業の能率向上を図ることができる。また、
回路パターンに歪を持った論理回路基板に対しても、誤
産の少ないボンディング位置補正を実現できる。等の効
果がある。
第１図は本発明の一実施例を示すワイヤボンディング装
置全体の構成図、第２図は同じく論理回路基板の平面模
式図、第３図は第１図における処理の概要を示すブロッ
ク図である。 ２・・・ボンディングヘッド ３・・・ＸＹステージ ６・・・論理回路基板９・
・・制御装置 １０ ａ〜１０ ｉ・・・半導体チップ１１ ａ〜１１
ｉ・・・ボンディングパッド１２・・・比較演算部
１３・・・メモリ部１４・・・補正演算部
１５・・・制御駆動部代理人 弁理士 小 川 勝
男 第１ 閃 噺２図 第３図
置全体の構成図、第２図は同じく論理回路基板の平面模
式図、第３図は第１図における処理の概要を示すブロッ
ク図である。 ２・・・ボンディングヘッド ３・・・ＸＹステージ ６・・・論理回路基板９・
・・制御装置 １０ ａ〜１０ ｉ・・・半導体チップ１１ ａ〜１１
ｉ・・・ボンディングパッド１２・・・比較演算部
１３・・・メモリ部１４・・・補正演算部
１５・・・制御駆動部代理人 弁理士 小 川 勝
男 第１ 閃 噺２図 第３図
Claims (1)
- １、複数の半導体チップが設けられた論理回路基板を視
覚装置で撮像する手段と、上記基板の始端部の半導体チ
ップの特定のボンディングパッドの位置の検出、および
終端部の半導体チップの前記ボンディングパッドと相対
的に同じ位置にあるボンディングパッドの位置の検出、
および前記２つの内側に位置する個々の半導体チップの
中より少なくとも１つの半導体チップの前記同様のボン
ディングパッドの位置を検出する手段と、上記視覚装置
によって検出した上記個々の位置の座標値と予め設定し
ておいた設計上の個々の位置の基準座標値とを比較して
個々の位置における誤差が最少となるような修正値を求
める手段と、この修正値によって上記基板上の個々のボ
ンディング位置を補正してボンディングパッドへボンデ
ィングする手段とを具備することを特徴とするワイヤボ
ンディング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61219614A JPS6376445A (ja) | 1986-09-19 | 1986-09-19 | ワイヤボンデイング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61219614A JPS6376445A (ja) | 1986-09-19 | 1986-09-19 | ワイヤボンデイング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6376445A true JPS6376445A (ja) | 1988-04-06 |
Family
ID=16738289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61219614A Pending JPS6376445A (ja) | 1986-09-19 | 1986-09-19 | ワイヤボンデイング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6376445A (ja) |
-
1986
- 1986-09-19 JP JP61219614A patent/JPS6376445A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4004702B2 (ja) | 電子部品実装方法 | |
| JPH01227499A (ja) | 電気又は電子部品を取り扱う装置の設定方法 | |
| GB2051411A (en) | Wire bonding apparatus | |
| KR101183101B1 (ko) | 플립칩용 다이 본딩 방법 | |
| JPS6376445A (ja) | ワイヤボンデイング方法 | |
| JP2002009105A (ja) | パターンの認識方法及びこのためのクランプ | |
| JP2000315896A (ja) | 表面実装部品装着機 | |
| JPH11121992A (ja) | 加工装置および電子回路素子の実装装置 | |
| JPH0829458B2 (ja) | 部品の自動マウント方法 | |
| JPS63299134A (ja) | ワイヤボンディング方法 | |
| JPS6120345A (ja) | ボンディング方法およびボンディング装置 | |
| JPS6412091B2 (ja) | ||
| KR100384332B1 (ko) | 와이어 본딩을 위한 반도체칩의 오리엔테이션 검출 방법 | |
| JP2556383Y2 (ja) | コネクタ | |
| WO2020012621A1 (ja) | テンプレート作成装置および部品装着機 | |
| JPH0758157A (ja) | テープ・キャリャ・パッケージ接続装置および接続方法 | |
| JPH0527978B2 (ja) | ||
| JP2651519B2 (ja) | Ｉｃのマウント装置 | |
| JP2592337B2 (ja) | テープボンディング方法 | |
| JPH0897241A (ja) | リードボンディング位置の検出順位決定方法、およびその装置 | |
| JPS6119137A (ja) | ボンデイング方法 | |
| JPH0563390A (ja) | 回路基板認識マ−クの配置方法 | |
| JP2685137B2 (ja) | ワイヤボンダ | |
| JP3813345B2 (ja) | ワイヤボンディング方法 | |
| JPH0563397A (ja) | 電子部品の位置決め方法 |