JPS63310116A - 半導体チツプパタンの基準位置合せ方法 - Google Patents

半導体チツプパタンの基準位置合せ方法

Info

Publication number
JPS63310116A
JPS63310116A JP62145069A JP14506987A JPS63310116A JP S63310116 A JPS63310116 A JP S63310116A JP 62145069 A JP62145069 A JP 62145069A JP 14506987 A JP14506987 A JP 14506987A JP S63310116 A JPS63310116 A JP S63310116A
Authority
JP
Japan
Prior art keywords
chip
wafer
coordinate value
deviation
ideal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62145069A
Other languages
English (en)
Inventor
Minoru Hojo
穣 北條
Hisamasa Tsuyuki
露木 寿正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62145069A priority Critical patent/JPS63310116A/ja
Publication of JPS63310116A publication Critical patent/JPS63310116A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、位置合せを行いながらステップ・アンド・リ
ピートを繰り返す半導体製造装置に係り、特に前層のチ
ップ配列が、理想座標からずれている場合に好適な露光
装置の位置合せ方法に関する。
〔従来の技術〕
従来の技術は、公開特許公報(A)昭6l−4442Q
号に記載されているように、ウェハ回転誤差を予め補正
することになっていた。この方法では、計測を2段階に
分けて行うことになる。
[発明が解決しようとする問題点〕 従来の技術では、投影レンズから一定距離だけ離して設
けた位置合せ用の顕微鏡を使うオフアクシス方式等で、
予めウェハの回転誤差を計測し、ウェハステージにより
、回転補正を行うというものであった。
本発明の目的は、X−Yステージ上にウェハが装着され
た状態で、ウェハ上の任意の複数チップの位置を、バタ
ン検出器で計測し回転誤差、伸縮誤差、直交度、オフセ
ット等を同時に算出し、X−Yステージ移動の目標値を
決定することにある。
〔問題点を解決するための手段〕
上記目的は、ウェハ上の理想座標に配列した複数のチッ
プパタンのそれぞれを、基準位置に対してステップアン
ドリピート方式で順次位置合せする方法において、ステ
ップアンドリピート方式の位置合せの前に、装着された
ウェハ上の任意の複数チップの位置をパタン検出器によ
り実測する工程と、前記任意の複数チップと対応した理
想座標上のチップ位置と実測した値とのずれ量から最小
二乗法を用いた統計処理により、補正量を算出する工程
と、ステップアンドリピート方式の位置合せ時に、理想
座標を補正量で補正してウェハの位置合せをする工程を
有することにより達成さ九る。
〔作用〕
ウェハ上のチップの配列は、指定された露光マトリック
スとピッチから理想座標における座標によって決められ
ている。実際のチップ位置は、バタン検出器により測定
される。これらの2つの差すなわちずれ量から、各補正
成分を求める訳であるが、回転誤差、伸縮誤差はウェハ
全面均一にかかわり、直交度はX−Y軸各々の回転で求
まり、オフセットはある基点におけるずれ蕪であるから
、1次関数の近似式でずれの補正に対応できる。理想座
標と実際の座標との平均的なずれ量が最小となるような
一次関数近似式のパラメータを最小二乗法を用いて決定
し、この式から補正量を計算し理想座標に加えて、ステ
ップアンドリピート方式の位置合せ時に、X−Yステー
ジ移動の為の目標値を、実際のチップ位置とのずれが最
小になるようにすることができる。
〔実施例〕
以下、本発明の一実施例を第1図により説明する。
ウェハをステップ・アンド・リピートするX−Yステー
ジ1、回路パタンを115又は1/10に縮小する縮小
レンズ22回路バタンか描画されているレティクル3、
回路パタンを転写するウェハ4、レティクルとウェハ内
チップの相対位置検出を行うバタン検出器5と各パタン
波形を処理するデータ処理装置6とから投影露光装置は
構成されている。ウェハは、プリアライメント終了後、
X−Yステージ上に搬送される。ここにおいて従来、オ
フアクシスあるいはTTLオンアクシスによって2〜3
のチップ位置を検出し、チップ配列を認識していたとこ
ろを、本発明では任意の複数チップのチップ位置計測に
より、より高精度にチップを認識する。
X−Yステージ上に、ウェハを搬送後、レティクルのパ
タンをウェハ上に投影し、バタン検出器でレティクルの
パタンを検出し、データ処理装置によって理想座標の位
置を求める。その後X−Yステージを移動′させ、位置
検出を行うチップがレンズ直下になるようにする。次に
縮小レンズを介して、バタン検出器でチップパタンを検
出し、データ処理装置によりチップ位置を求める。チッ
プの理想座標と求めた実際のチップ位置との差をずれ量
とする。以後指定されているチップについて、それぞれ
パタン検出、チップ位に計算、ずれ量算出を繰り返す。
理想座標とのずれを生じる要因としては、イ)ウェハ回
転、口)ウェハの伸縮、ハ)オフセット、二)チップ配
列の直交度、ホ)チップ回転、へ)縮小率が考えられる
。ウェハアライメントにおいては、イ)〜二)の補正が
可能であり、ウェハ上に均一にかかつているため、理想
座標と実測結果のずれ量を最小二乗法を用いた回帰平面
近似によって、各補正量を一意に求めることができる。
それによって各チップ位置の算出が可能となる。
ウェハ回転補正量、伸縮量、オフセットを用いて、各チ
ップ毎のずれ量を表わす式を示すと、XL、、 YL、
  :各チップのずれ量Xε、Y乏 :ウエハ伸縮量 Xo、Yo   :ウエハ回転量 Xt=Yt   :チップ位置 XorFt YOFF:オフセット n     :チップ数 となる。従って、各チップ毎の実測による位置ずれ量X
LI、 YLIから最小二乗法により各係数ウェハ回転
量、ウェハ伸縮量、オフセットを算出できる。各算出式
は次の通りで(2)式はX方向の係数を求めるもので(
3)式はY方向の係数を求めるものである。
この様にして求まる回転量Xo、YOを用い、X−Yス
テージあるいはレティクルを回転させることによって回
転補正を行う。また前記(1)式を用い、理想座標をず
れJiXLt、 YLIで補正して各チップ毎のステー
ジ移動の目標値を算出し、ステップ・アンド・リピート
によって露光を行う。
第3図は前層の状態に、オフセット、ウェハ回転、直交
度誤差を持つ極端な例である。この場合直線に並らばな
い最低3チツプの位置を検出すれば、充分高精度のウェ
ハアライメントが可能である。従来の様な少数チップの
検出によるウェハアライメントの場合、検出チップの少
なくとも1つが大きく理想座標からずれている様な場合
も、複数チップを計測し最小二乗法による処理を施すこ
とによって、検出チップ数分の1以下に緩和することが
できる精度の向上へつながる。
本実施例によれば、複数チップの検出データを直接使い
、補正量及び目標値計算の係数とすることによって、手
順の簡素化をすすめ且つ補正量と、目標値計算の係数の
差をなくすことができ、高精度の重ね合せが可能となる
〔発明の効果〕
本発明によれば、レチクル微動台あるいはX−Yステー
ジにおけるウェハ回転誤差の補正や、ステップ・アンド
・リピート送りに用いるチップ目標値の算出を正確に行
うことができるので、半導体製造における前工程のチッ
プ配列が理想座標からずれている場合に、ずれを最小限
にする効果がある。
【図面の簡単な説明】
第1図は、本発明の実施例に用いた縮小投影露光装置の
全体図で、第2図はこの処理を行うための概略フローチ
ャート図で、第3図は前層露光後のチップ配列の図であ
り、破線は理想座標、実線は実際の露光状態を示す。 1・・・X−Yステージ、2・・・縮小レンズ、3・・
・レティクル、4・・・ウェハ、5・・・バタン検出器
、6・・・デ光1図 県2図 T軸回転l X軸、t7t、ト

Claims (1)

    【特許請求の範囲】
  1. 1、ウェハ上の理想座標に配列された複数のチップパタ
    ンの各々を、基準位置に対してステップアンドリピート
    方式で順次位置合せする方法において、ステップアンド
    リピート方式の位置合せの前に、装着されたウェハ上の
    任意の複数チップの位置をパタン検出器により実測する
    工程と、前記任意の複数チップと対応した上記理想座標
    上のチップの位置と該実測した値とのずれ量から最小二
    乗法を用いた統計処理により、補正量を算出する工程と
    、ステップアンドリピート方式の位置合せ時に、上記理
    想座標上のチップ位置を該補正量で補正してウェハの位
    置合せをする工程と、を含むことを特徴とする半導体チ
    ップパタンの基準位置合せ方法。
JP62145069A 1987-06-12 1987-06-12 半導体チツプパタンの基準位置合せ方法 Pending JPS63310116A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62145069A JPS63310116A (ja) 1987-06-12 1987-06-12 半導体チツプパタンの基準位置合せ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62145069A JPS63310116A (ja) 1987-06-12 1987-06-12 半導体チツプパタンの基準位置合せ方法

Publications (1)

Publication Number Publication Date
JPS63310116A true JPS63310116A (ja) 1988-12-19

Family

ID=15376661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62145069A Pending JPS63310116A (ja) 1987-06-12 1987-06-12 半導体チツプパタンの基準位置合せ方法

Country Status (1)

Country Link
JP (1) JPS63310116A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04271109A (ja) * 1991-01-09 1992-09-28 Hitachi Ltd 半導体ウエハの位置合わせ方法
JPH04315557A (ja) * 1990-08-31 1992-11-06 American Teleph & Telegr Co <Att> プリント回路基板に形成されたパターンの位置ずれを分析する装置とその方法
JP2001210698A (ja) * 1999-11-22 2001-08-03 Lam Res Corp 最適化技術を使用して基板のオフセットを決定する方法および装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04315557A (ja) * 1990-08-31 1992-11-06 American Teleph & Telegr Co <Att> プリント回路基板に形成されたパターンの位置ずれを分析する装置とその方法
JPH04271109A (ja) * 1991-01-09 1992-09-28 Hitachi Ltd 半導体ウエハの位置合わせ方法
JP2001210698A (ja) * 1999-11-22 2001-08-03 Lam Res Corp 最適化技術を使用して基板のオフセットを決定する方法および装置

Similar Documents

Publication Publication Date Title
JPH03116816A (ja) 露光装置
US9703214B2 (en) Lithography apparatus, lithography method, and article manufacturing method
JP2610815B2 (ja) 露光方法
JPH09260250A (ja) 露光装置および露光方法
JP4289961B2 (ja) 位置決め装置
JP3372633B2 (ja) 位置合わせ方法及びそれを用いた位置合わせ装置
US6309944B1 (en) Overlay matching method which eliminates alignment induced errors and optimizes lens matching
US8248584B2 (en) Exposure apparatus and device manufacturing method
JPH0474854B2 (ja)
CN111505907B (zh) 一种工件台定位误差的校准方法
JPS63310116A (ja) 半導体チツプパタンの基準位置合せ方法
JP2003017386A (ja) 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法
JP2000021769A (ja) 位置合わせ方法及び位置合わせ装置
JPS60160613A (ja) 投影露光方法
JP2868548B2 (ja) アライメント装置
JPH088175A (ja) 位置合せ装置及び位置合せ方法
JPH027511A (ja) 露光装置
JP3276608B2 (ja) 半導体装置の製造方法
JPH0396219A (ja) 半導体装置の製造装置
JPH04255210A (ja) 位置合わせ方法
JPS6279621A (ja) 投影露光装置
JP2823227B2 (ja) 位置合わせ装置
JPH06181169A (ja) 露光装置、及び、半導体装置の製造方法
CN115954342A (zh) 一种对准结构、对准方法及对准装置
JPH0737770A (ja) 位置合わせ装置