JPS63293838A - 実装体 - Google Patents
実装体Info
- Publication number
- JPS63293838A JPS63293838A JP62129315A JP12931587A JPS63293838A JP S63293838 A JPS63293838 A JP S63293838A JP 62129315 A JP62129315 A JP 62129315A JP 12931587 A JP12931587 A JP 12931587A JP S63293838 A JPS63293838 A JP S63293838A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrodes
- circuit board
- electrode
- notches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title 1
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 238000000034 method Methods 0.000 abstract description 10
- 238000003825 pressing Methods 0.000 abstract description 3
- 238000001723 curing Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011295 pitch Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 241000252229 Carassius auratus Species 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子の実装体に関するものであるＯ
従来の技術
半導体素子を高密度に実装する方法として、フェイスダ
ウン方式が実用化されている０この方法は、半導体素子
の電極上に半田バンプを形成し、この半田バンプと相対
する位置に半田処置された電極配線を有する回路基板と
を重ね合わせ、半導体素子上の半田バンプと回路基板の
電極配線とを半田づけ固定するものである。
ウン方式が実用化されている０この方法は、半導体素子
の電極上に半田バンプを形成し、この半田バンプと相対
する位置に半田処置された電極配線を有する回路基板と
を重ね合わせ、半導体素子上の半田バンプと回路基板の
電極配線とを半田づけ固定するものである。
この方法においては、接合部が固定されているため、熱
や機械的ストレスが半導体素子もしくは回路基板に作用
した際、前記接合部が破断する不良が発生するばかりか
、電極間の接合部を半田づけ固定するために、半導体素
子の電極もしくは回路基板の電極配線のピッチを小さく
できず、今後益々、多ピンで微小ピッチ化していく実装
カミにとってはひとつの課題であった。
や機械的ストレスが半導体素子もしくは回路基板に作用
した際、前記接合部が破断する不良が発生するばかりか
、電極間の接合部を半田づけ固定するために、半導体素
子の電極もしくは回路基板の電極配線のピッチを小さく
できず、今後益々、多ピンで微小ピッチ化していく実装
カミにとってはひとつの課題であった。
これを解決する実装体として、第３図以降に示す方法が
提案されている。
提案されている。
半導体素子１の周縁に６〜２０μｍのムＵ突起を有つ電
極１ｏが形成される（第３図）０前記半導体素子１の電
極１ｏと相対する位置に配線電極４を有する回路基板ａ
上の前記配線基板４上に光硬化性絶縁樹脂８を塗布し、
前記半導体素子１の電極１０と回路基板３の配線電極４
とを位置合せし、加圧治具７で加圧しながら、紫外光９
を照射し、前記樹脂８を硬化せしめ、硬化が終れは、加
圧治具７を取去る＠この様にして、実装体が完成するわ
けであるが、この方法は、樹脂の硬化収縮時の圧縮応力
によって、半導体素子の電極と回路基板の配線電極とを
圧接するメカニズムによって電気的接合と、半導体素子
と回路基板とを機械的ＩＣ保持するものである（第４図
）０ 光硬化性絶縁樹脂はアクリル系、エホキシ系を用い、加
圧力は電極当り６〜１０Ｃ１程度で、紫外光は１ｏｏｍ
Ｗ／（ｉで５〜２０秒程度を照射するものである。また
、回路基板がガラスの如く透明であれは、回路基板側よ
シ紫外光を照射するが、セラミックや樹脂の如く不透明
であれは、半導体素子側より樹脂の露出領域のみを照射
、 ＋ｌＳＩ！化させ影になって照射されなかった領域
は、常温で経時的に硬化させるものである〇 この様な方式においては、電極間に絶縁樹脂を介在させ
ているため、数μｍピッチの電極の接続が実施でき、か
つ電極の接続部が機械的に固定されず、樹脂の応力を利
用し、電極同志を圧接した構成であるために、半導体素
子や配線基板の熱膨張等によるストレスに対して強いも
のである〇発明が解決しようとする問題点 ところが、この方法においては次の様な課題があった。
極１ｏが形成される（第３図）０前記半導体素子１の電
極１ｏと相対する位置に配線電極４を有する回路基板ａ
上の前記配線基板４上に光硬化性絶縁樹脂８を塗布し、
前記半導体素子１の電極１０と回路基板３の配線電極４
とを位置合せし、加圧治具７で加圧しながら、紫外光９
を照射し、前記樹脂８を硬化せしめ、硬化が終れは、加
圧治具７を取去る＠この様にして、実装体が完成するわ
けであるが、この方法は、樹脂の硬化収縮時の圧縮応力
によって、半導体素子の電極と回路基板の配線電極とを
圧接するメカニズムによって電気的接合と、半導体素子
と回路基板とを機械的ＩＣ保持するものである（第４図
）０ 光硬化性絶縁樹脂はアクリル系、エホキシ系を用い、加
圧力は電極当り６〜１０Ｃ１程度で、紫外光は１ｏｏｍ
Ｗ／（ｉで５〜２０秒程度を照射するものである。また
、回路基板がガラスの如く透明であれは、回路基板側よ
シ紫外光を照射するが、セラミックや樹脂の如く不透明
であれは、半導体素子側より樹脂の露出領域のみを照射
、 ＋ｌＳＩ！化させ影になって照射されなかった領域
は、常温で経時的に硬化させるものである〇 この様な方式においては、電極間に絶縁樹脂を介在させ
ているため、数μｍピッチの電極の接続が実施でき、か
つ電極の接続部が機械的に固定されず、樹脂の応力を利
用し、電極同志を圧接した構成であるために、半導体素
子や配線基板の熱膨張等によるストレスに対して強いも
のである〇発明が解決しようとする問題点 ところが、この方法においては次の様な課題があった。
この方法は半導体素子と回路基板との間に介在させた樹
脂を硬化させる時に５お互いを加圧して、互いの電極同
志の表面を押しつけ、平面度を出す必要がある。この時
の加圧によって、第６図の妬く半導体素子１は凹状にそ
ってしまう◎これは半導体素子もしくは配線基板側に設
けた電極１０を支点として、電ＷＡ１０の存在しない中
央部に加圧力が集中するためである。第６図の如く、加
圧時に半導体素子もしくは配線基板がそってしまうと、
電極同志の接合が不完全となり電気的接合不良を発生さ
せるはかシか、信頼性のレベルも低下さすものであった
〇 本発明は、加圧時に半導体素子もしくは回路基板のそシ
を積極的に防止し、信頼性の高い接合を得んとするもの
である。
脂を硬化させる時に５お互いを加圧して、互いの電極同
志の表面を押しつけ、平面度を出す必要がある。この時
の加圧によって、第６図の妬く半導体素子１は凹状にそ
ってしまう◎これは半導体素子もしくは配線基板側に設
けた電極１０を支点として、電ＷＡ１０の存在しない中
央部に加圧力が集中するためである。第６図の如く、加
圧時に半導体素子もしくは配線基板がそってしまうと、
電極同志の接合が不完全となり電気的接合不良を発生さ
せるはかシか、信頼性のレベルも低下さすものであった
〇 本発明は、加圧時に半導体素子もしくは回路基板のそシ
を積極的に防止し、信頼性の高い接合を得んとするもの
である。
問題点を解決するための手段
本発明は、回路基板の配線電極で、半導体素子と接する
領域に孔もしくは切欠きを設けたものでめる０ 作用 樹脂の硬化時に加わる圧力によって、半導体素子もしく
は回路ａｍの中央に応力が集中しても、回路２！Ｉ！：
仮の電極の段部によって半導体素子の動きが固定され、
回路基板および半導体素子の変形を生じない０ 実施例 本発明の回路基板の配＃１１電極で半導体素子の電極と
接する領域の平面図全第１図に示した０第１図ａでは配
＃電極２１の先端において左右に切欠き４０が形成さ扛
、第１図す、ｃでは配線電極の中央に孔６０が角または
丸形状で形成されている。
領域に孔もしくは切欠きを設けたものでめる０ 作用 樹脂の硬化時に加わる圧力によって、半導体素子もしく
は回路ａｍの中央に応力が集中しても、回路２！Ｉ！：
仮の電極の段部によって半導体素子の動きが固定され、
回路基板および半導体素子の変形を生じない０ 実施例 本発明の回路基板の配＃１１電極で半導体素子の電極と
接する領域の平面図全第１図に示した０第１図ａでは配
＃電極２１の先端において左右に切欠き４０が形成さ扛
、第１図す、ｃでは配線電極の中央に孔６０が角または
丸形状で形成されている。
また第１図ｄではＳ字形に切欠き４ｏが形成され第１図
ｅの場合は配線電極２１の先端に切欠き４０と中央部領
域に孔６０が形成されている０前記切欠きまたは孔が形
成されている領域に半導体素子の電極２ｏが接する様に
構成される０第２図で構成を説明する。先ず半導体素子
１もしくは回路基板３の配線電極２１上に光硬化性絶縁
樹脂８を塗布し、半導体素子１のｔ極２ｏと回路基板３
の配線電極２１とを位置合せし、加圧治具２２で加圧し
ながら紫外光を照射せしめ、前記樹脂８を硬化させる０
那圧時に半導体素子１の電極２０は回路基板３の配線電
極２１の孔もしくは切欠き都にめり込んで第２図の実装
体が得られる。
ｅの場合は配線電極２１の先端に切欠き４０と中央部領
域に孔６０が形成されている０前記切欠きまたは孔が形
成されている領域に半導体素子の電極２ｏが接する様に
構成される０第２図で構成を説明する。先ず半導体素子
１もしくは回路基板３の配線電極２１上に光硬化性絶縁
樹脂８を塗布し、半導体素子１のｔ極２ｏと回路基板３
の配線電極２１とを位置合せし、加圧治具２２で加圧し
ながら紫外光を照射せしめ、前記樹脂８を硬化させる０
那圧時に半導体素子１の電極２０は回路基板３の配線電
極２１の孔もしくは切欠き都にめり込んで第２図の実装
体が得られる。
第２図の実施例に用いた半導体素子１の電極はムｕ、Ｃ
ｕの金禍突匙で高さ２〜１５μｍであった。
ｕの金禍突匙で高さ２〜１５μｍであった。
また回路基板はガラス板もしくは不透明なセラミック板
、樹脂板を用い配線電極はムｕ 、Ｃｕ 、 ＩＴＯ等
を用いる事ができる０回路基板が透明な場合、前記光硬
化性樹脂は全て紫外光で硬化する型を用い、回路基板側
から２ｏｏｍＷ／７で約６〜２０秒間照射しだ〇一方、
回路基板が不透明な場合は樹脂８は光硬化＋常温硬化型
のものを用い、半導体素子の裏面側から紫外ｉｔ熱照射
、仮硬化させ常温で全体を完全に硬化させるものである
０発明の効果 以上のように本発明によれば、次のような効果を得るこ
とができる。
、樹脂板を用い配線電極はムｕ 、Ｃｕ 、 ＩＴＯ等
を用いる事ができる０回路基板が透明な場合、前記光硬
化性樹脂は全て紫外光で硬化する型を用い、回路基板側
から２ｏｏｍＷ／７で約６〜２０秒間照射しだ〇一方、
回路基板が不透明な場合は樹脂８は光硬化＋常温硬化型
のものを用い、半導体素子の裏面側から紫外ｉｔ熱照射
、仮硬化させ常温で全体を完全に硬化させるものである
０発明の効果 以上のように本発明によれば、次のような効果を得るこ
とができる。
■ 本発明の構成であれば、たとえば第２図に示される
様に、加圧治具によって半導体素子１が加圧され、たわ
み力Δ ＆／が発生し、これによって半導体素子１が四
部状に変形しようとしても、半導体素子１の電極２０が
前記回路基板の電極２１に形成した孔６ｏや切欠き４ｏ
による段部２１′に喰い込んでいるために、半導体素子
１の変形が生じない。
様に、加圧治具によって半導体素子１が加圧され、たわ
み力Δ ＆／が発生し、これによって半導体素子１が四
部状に変形しようとしても、半導体素子１の電極２０が
前記回路基板の電極２１に形成した孔６ｏや切欠き４ｏ
による段部２１′に喰い込んでいるために、半導体素子
１の変形が生じない。
これによジ高い接合率と高い信頼性を得る事ができる０
この事は回路基板が変形する場合も同一の効果ｆｔ奏す
るものである。
この事は回路基板が変形する場合も同一の効果ｆｔ奏す
るものである。
■ また、さらに第２図の実施例を用いて説明すると、
樹脂の熱膨張によって、半導体素子が押し上けられても
、回路基板の電極に形成した孔や切欠きの段部の側面２
１′が半導体素子の電極２ｏと接するため、信頼性が高
い。例えば、半導体素子の電極２０の高さが６〜１０μ
ｍで樹脂の熱膨張率がＩ Ｘ １０”” ／℃であって
も、その膨張型はＳＯＯ〜１０ｏ〇八である。回路基板
の配？ｆＭ電極の厚さｆｔ２０００人〜１μｍ程度にす
れば、充分に段部の側面２１′と接する事になる。
樹脂の熱膨張によって、半導体素子が押し上けられても
、回路基板の電極に形成した孔や切欠きの段部の側面２
１′が半導体素子の電極２ｏと接するため、信頼性が高
い。例えば、半導体素子の電極２０の高さが６〜１０μ
ｍで樹脂の熱膨張率がＩ Ｘ １０”” ／℃であって
も、その膨張型はＳＯＯ〜１０ｏ〇八である。回路基板
の配？ｆＭ電極の厚さｆｔ２０００人〜１μｍ程度にす
れば、充分に段部の側面２１′と接する事になる。
■ 半導体素子や回路基板が加圧、硬化時に変形しない
ので、変形により、これらの特性を損う事がない。
ので、変形により、これらの特性を損う事がない。
第１図は本発明の実施例における実装体の回路基板の電
極部のパターンを示す平面図、第２図は不発明の実施例
の実装体の断面図、第３図は従来の実装体に用いる半導
体素子の平面図、第４図は従来の実装体の製造過程を示
す断面図、第６図は従来の実装体の問題点を説明するだ
めの断面図である。 １・・・・・・半導体素子、３・・・・・回路基板、８
・・・・・・樹脂、２ｏ・・・・・・電極、２１・・・
・・・配線電極、４ｏ・・・・・・切欠き、６ｏ・・・
・・・孔。
極部のパターンを示す平面図、第２図は不発明の実施例
の実装体の断面図、第３図は従来の実装体に用いる半導
体素子の平面図、第４図は従来の実装体の製造過程を示
す断面図、第６図は従来の実装体の問題点を説明するだ
めの断面図である。 １・・・・・・半導体素子、３・・・・・回路基板、８
・・・・・・樹脂、２ｏ・・・・・・電極、２１・・・
・・・配線電極、４ｏ・・・・・・切欠き、６ｏ・・・
・・・孔。
Claims (1)
- 第１の電極を有する半導体素子と第２の電極を有する回
路基板との間に樹脂を介在させ、加圧、硬化させるとと
もに、前記半導体素子の第１の電極と接する領域の回路
基板の第２の電極に孔もしくは切欠き部を設けてなる実
装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62129315A JPS63293838A (ja) | 1987-05-26 | 1987-05-26 | 実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62129315A JPS63293838A (ja) | 1987-05-26 | 1987-05-26 | 実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63293838A true JPS63293838A (ja) | 1988-11-30 |
Family
ID=15006534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62129315A Pending JPS63293838A (ja) | 1987-05-26 | 1987-05-26 | 実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63293838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008171932A (ja) * | 2007-01-10 | 2008-07-24 | Kyocera Chemical Corp | 電子部品の実装方法および電子部品モジュールの製造方法 |
-
1987
- 1987-05-26 JP JP62129315A patent/JPS63293838A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008171932A (ja) * | 2007-01-10 | 2008-07-24 | Kyocera Chemical Corp | 電子部品の実装方法および電子部品モジュールの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10233413A (ja) | 半導体装置およびその製造方法並びに配線基板 | |
| JPH11163207A (ja) | 半導体チップ搭載用基板の製造法および半導体装置 | |
| JPH09199635A (ja) | 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ | |
| JPH06291165A (ja) | フリップチップ接続構造 | |
| JP2932840B2 (ja) | 半導体素子のボンディング方法 | |
| JP2903697B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPS63293838A (ja) | 実装体 | |
| JP5018399B2 (ja) | 回路基板の製造方法 | |
| JP4024458B2 (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JPS63293840A (ja) | 実装体 | |
| JP2803211B2 (ja) | 半導体装置のボンディング方法及びボンディング装置 | |
| JP3845079B2 (ja) | 半導体パッケージおよびその製造方法 | |
| JPH0583187B2 (ja) | ||
| JPS63293841A (ja) | 実装体 | |
| JPS63293837A (ja) | 実装体 | |
| JP2003109988A (ja) | 装着ツール及びｉｃチップの装着方法 | |
| JPH02103944A (ja) | 半導体チップの実装方法 | |
| JPS63293836A (ja) | 実装体 | |
| JPH0583186B2 (ja) | ||
| JPH0992679A (ja) | ボンディングシートおよびそれを用いたボンディング方法 | |
| JPH02280349A (ja) | バンプの形成方法およびバンプの接続方法 | |
| JP2523641B2 (ja) | 半導体装置 |