JPS63293837A - 実装体 - Google Patents
実装体Info
- Publication number
- JPS63293837A JPS63293837A JP62129314A JP12931487A JPS63293837A JP S63293837 A JPS63293837 A JP S63293837A JP 62129314 A JP62129314 A JP 62129314A JP 12931487 A JP12931487 A JP 12931487A JP S63293837 A JPS63293837 A JP S63293837A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- circuit board
- electrode
- electrodes
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000011347 resin Substances 0.000 claims description 14
- 229920005989 resin Polymers 0.000 claims description 14
- 238000000034 method Methods 0.000 abstract description 12
- 230000000694 effects Effects 0.000 description 4
- 239000011295 pitch Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子の実装体に関するものである。
従来の技術
半導体素子を高密度に実装する方法としてフェイスダウ
ン方式が実用化されている。この方法は、半導体素子の
電極上に半田バンプを形成し、この半田バンプと相対す
る位置に半田処置された電極配線を有する回路基板とを
重ね合わせ、半導体素子上の半田バンプと回路基板の電
極配線とを半田づけ固定するものである。
ン方式が実用化されている。この方法は、半導体素子の
電極上に半田バンプを形成し、この半田バンプと相対す
る位置に半田処置された電極配線を有する回路基板とを
重ね合わせ、半導体素子上の半田バンプと回路基板の電
極配線とを半田づけ固定するものである。
この方法においては、接合部が固定されているため、熱
や機械的ストレスが半導体素子もしくは回路基板に作用
した際、前記接合部が破断する不良が発生するばかりか
、電極間の接合部を半田づけ固定するために、半導体素
子の電極もしくは回路基板の電極配線のピッチを小さく
できず、今後、益々、多ビンで、微小ピッチ化していく
実装方法にとってはひとつの課題であった。
や機械的ストレスが半導体素子もしくは回路基板に作用
した際、前記接合部が破断する不良が発生するばかりか
、電極間の接合部を半田づけ固定するために、半導体素
子の電極もしくは回路基板の電極配線のピッチを小さく
できず、今後、益々、多ビンで、微小ピッチ化していく
実装方法にとってはひとつの課題であった。
これを解決する実装体として、第２図以降に示す方法が
提案されている。
提案されている。
半導体素子１の周縁に５〜２０μｍのＡｕ突起を有する
電極１ｏが形成される（第２図）。前記半導体素子１の
電極１０と相対する位置に配線電極４を有する回路基板
３上の前記配線電極４上に光硬化性絶縁樹脂８を塗布し
、前記半導体素子１の電極１ｏと回路基板３の配線電極
４とを位置合せし、加圧治具７で加圧しながら、紫外光
９を照射し、前記樹脂８を硬化せしめ、硬化が終れば、
加圧治具７を取去る。この様にして、実装体が完成する
わけであるが、この方法は、樹脂の硬化収縮時の圧縮応
力によって、半導体素子の電極と回路基板の配線電極と
を圧接するメカニズムによって、電気的接合と、半導体
素子と回路基板とを機械的に保持するものである（第３
図）。
電極１ｏが形成される（第２図）。前記半導体素子１の
電極１０と相対する位置に配線電極４を有する回路基板
３上の前記配線電極４上に光硬化性絶縁樹脂８を塗布し
、前記半導体素子１の電極１ｏと回路基板３の配線電極
４とを位置合せし、加圧治具７で加圧しながら、紫外光
９を照射し、前記樹脂８を硬化せしめ、硬化が終れば、
加圧治具７を取去る。この様にして、実装体が完成する
わけであるが、この方法は、樹脂の硬化収縮時の圧縮応
力によって、半導体素子の電極と回路基板の配線電極と
を圧接するメカニズムによって、電気的接合と、半導体
素子と回路基板とを機械的に保持するものである（第３
図）。
光硬化性絶縁樹脂はアクリル系、エポキシ系を用い、加
圧力は電極当り６〜１００２程度で、紫外光は１ｏｏｍ
ｗ／７で６〜２０秒程度を照射するものである。
圧力は電極当り６〜１００２程度で、紫外光は１ｏｏｍ
ｗ／７で６〜２０秒程度を照射するものである。
また、回路基板がガラスの如く透明であれば、回路基板
側より紫外光を照射するが、セラミックや樹脂の如く不
透明であれば、半導体素子側より、樹脂の露出領域のみ
を照射・硬化させ、影になって照射されなかった領域は
、常温で経時的に硬化させるものである。
側より紫外光を照射するが、セラミックや樹脂の如く不
透明であれば、半導体素子側より、樹脂の露出領域のみ
を照射・硬化させ、影になって照射されなかった領域は
、常温で経時的に硬化させるものである。
この様な方式においては、電極間に絶縁樹脂を介在させ
ているため、数μｍピッチの電極の接続が実施でき、か
つ電極の接続部が機械的に固定されず、樹脂の応力を利
用し、電極同志を圧接した構成であるために、半導体素
子や配線基板の熱膨張等によるストレスに対して強いも
のである。
ているため、数μｍピッチの電極の接続が実施でき、か
つ電極の接続部が機械的に固定されず、樹脂の応力を利
用し、電極同志を圧接した構成であるために、半導体素
子や配線基板の熱膨張等によるストレスに対して強いも
のである。
発明が解決しようとする問題点
ところが、この方法においては次の様な課題があった。
この方法は半導体素子と回路基板との間に介在させた樹
脂を硬化させる時に、お互いを加圧して、互いの電極同
志の表面を押しっけ、平面度を出す必要がある。この時
の加圧によって、第４図の如く半導体素子１は凹状にそ
ってし壕う。
脂を硬化させる時に、お互いを加圧して、互いの電極同
志の表面を押しっけ、平面度を出す必要がある。この時
の加圧によって、第４図の如く半導体素子１は凹状にそ
ってし壕う。
これは半導体素子もしくは配線基板側に設けた電極１ｏ
を支点として、電極１０の存在しない中央部に加圧力が
集中するためである。第４図の如く、加圧時に半導体素
子もしくは配線基板がそってしまうと、電極同志の接合
が不完全となり電気的接合不良を発生させるばかりか、
信頼性のレベルも低下するものである。
を支点として、電極１０の存在しない中央部に加圧力が
集中するためである。第４図の如く、加圧時に半導体素
子もしくは配線基板がそってしまうと、電極同志の接合
が不完全となり電気的接合不良を発生させるばかりか、
信頼性のレベルも低下するものである。
本発明は、加圧時に半導体素子もしくは回路基板のそり
を積極的に防止し、信頼性の高い接合を得んとするもの
である。
を積極的に防止し、信頼性の高い接合を得んとするもの
である。
問題点を解決するだめの手段
本発明は、半導体素子の電極と相対する回路基板側に凹
部を設けたものである。
部を設けたものである。
作用
樹脂の硬化時に加わる圧力によって、半導体素子もしく
は回路基板の中央に応力が集中しても、回路基板の段部
によって、半導体素子の動きが阻止され、回路基板もし
くは半導体素子の変形が生じない。
は回路基板の中央に応力が集中しても、回路基板の段部
によって、半導体素子の動きが阻止され、回路基板もし
くは半導体素子の変形が生じない。
実施例
本発明は、硬化時の応力によって半導体素子もしくは回
路基板が凹状に変形するのを防止するために、第１図の
如くの回路基板を構成させるものである。
路基板が凹状に変形するのを防止するために、第１図の
如くの回路基板を構成させるものである。
すなわち、半導体素子１の電極２０と接する領域の回路
基板３に凹部３ｏを形成させるものである。
基板３に凹部３ｏを形成させるものである。
第１図ａは半導体素子１の電極２ｏと外接する様に凹部
３ｏを回路基板３に設けた構成である。
３ｏを回路基板３に設けた構成である。
すなわち電極２ｏは凹部内に存在する電極２０の高さが
１０μｍであれば回路基板３の凹部３ｏの段差３１は０
．１〜２μｍ程度あれば良い。回路基板３上の配線電極
４は凹部と段部に沿って形成されても良い。
１０μｍであれば回路基板３の凹部３ｏの段差３１は０
．１〜２μｍ程度あれば良い。回路基板３上の配線電極
４は凹部と段部に沿って形成されても良い。
第１図すの構成は、回路基板３に設けた凹部３ｏの段部
３１を半導体素子１の電極２０が覆っているもので、断
面で観察すると半導体素子１の電極２０の一部は凹部内
に位置し、他の一部は通常の表面３２上に位置させるも
のである。
３１を半導体素子１の電極２０が覆っているもので、断
面で観察すると半導体素子１の電極２０の一部は凹部内
に位置し、他の一部は通常の表面３２上に位置させるも
のである。
第１図Ｃは、半導体素子１の電極２０が回路基板３に設
けた前記電極２ｏとほぼ同一寸法を有する凹部に設置さ
れた構成である。
けた前記電極２ｏとほぼ同一寸法を有する凹部に設置さ
れた構成である。
この様な構成であれば、例えば第１図ａの如く加圧治具
２２によって半導体素子１が加圧され、たわみ力Ａが発
生し、これによって半導体素子１が凹部状に変形しよう
としても、半導体素子１の電極２０が前記回路基板上に
形成した凹部３ｏの段部３１で固定されるから、半導体
素子１は容易にたわみ力の方向ムに沿って動かない。こ
のために、半導体素子１は凹部状に変形せず、回路基板
３の電極４と半導体素子１の電極２０とは良好な接合を
接続する事ができる。第１図＆の実施例では半導体素子
１の応力についてのみ説明したが、加圧によって回路基
板が変形する時も同様の効果が得られる。また第１図す
、ｃも同様な効果を得る事ができる。
２２によって半導体素子１が加圧され、たわみ力Ａが発
生し、これによって半導体素子１が凹部状に変形しよう
としても、半導体素子１の電極２０が前記回路基板上に
形成した凹部３ｏの段部３１で固定されるから、半導体
素子１は容易にたわみ力の方向ムに沿って動かない。こ
のために、半導体素子１は凹部状に変形せず、回路基板
３の電極４と半導体素子１の電極２０とは良好な接合を
接続する事ができる。第１図＆の実施例では半導体素子
１の応力についてのみ説明したが、加圧によって回路基
板が変形する時も同様の効果が得られる。また第１図す
、ｃも同様な効果を得る事ができる。
発明の効果
以上のように本発明によれば、次のような効果を得るこ
とができる。
とができる。
（１）本発明の構成であれば、半導体素子や回路基板が
、加圧、硬化時に変形しないため、高い接合率と高い信
頼性を得る事ができる。
、加圧、硬化時に変形しないため、高い接合率と高い信
頼性を得る事ができる。
（２）また、樹脂の熱膨張によって半導体素子が押し上
げられても、回路基板に形成した段部の側面３１が半導
体素子１の電極２ｏと接するために、信頼性が高い。
げられても、回路基板に形成した段部の側面３１が半導
体素子１の電極２ｏと接するために、信頼性が高い。
（３）半導体素子や回路基板が、加圧、硬化時に変形し
ないので、変形により、これらの特性を損なう事がない
。
ないので、変形により、これらの特性を損なう事がない
。
第１図は本発明の実施例における実装体の断面図、第２
図は従来の実装体に用いる半導体素子の平面図、第３図
は同実装体の加圧・硬化状態を示す断面図、第４図は従
来の実装体の問題点を示す断面図である。 １・・・・・・半導体素子、３・・・・・・回路基板、
４・・・・・・配線電極、２０・・・・・・電極、３ｏ
・・・・・・凹部、３１・・・・・・段差。
図は従来の実装体に用いる半導体素子の平面図、第３図
は同実装体の加圧・硬化状態を示す断面図、第４図は従
来の実装体の問題点を示す断面図である。 １・・・・・・半導体素子、３・・・・・・回路基板、
４・・・・・・配線電極、２０・・・・・・電極、３ｏ
・・・・・・凹部、３１・・・・・・段差。
Claims (4)
- （１）第１の電極を有する半導体素子と第２の電極を有
する回路基板との間に樹脂を介在させ、加圧・硬化させ
るとともに、前記半導体素子の第１の電極と前記回路基
板の第２の電極を相対させ、かつ前記回路基板上で、前
記半導体素子の第１の電極近傍に凹部を設けてなる実装
体。 - （２）回路基板上の凹部の領域が半導体素子の電極の最
外寸法位置を含めた領域である特許請求の範囲第１項記
載の実装体。 - （３）回路基板上の凹部の最外寸法位置に生じる段部を
半導体素子の第１の電極が覆う特許請求の範囲第１項記
載の実装体。 - （４）回路基板上の凹部が半導体素子の第１の電極の外
寸と少なくとも合致する特許請求の範囲第１項記載の実
装体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62129314A JPS63293837A (ja) | 1987-05-26 | 1987-05-26 | 実装体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62129314A JPS63293837A (ja) | 1987-05-26 | 1987-05-26 | 実装体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63293837A true JPS63293837A (ja) | 1988-11-30 |
Family
ID=15006507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62129314A Pending JPS63293837A (ja) | 1987-05-26 | 1987-05-26 | 実装体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63293837A (ja) |
-
1987
- 1987-05-26 JP JP62129314A patent/JPS63293837A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2833326B2 (ja) | 電子部品実装接続体およびその製造方法 | |
| US6433426B1 (en) | Semiconductor device having a semiconductor with bump electrodes | |
| WO1997033313A1 (fr) | Dispositif a semi-conducteur et son procede de production | |
| KR100244047B1 (ko) | 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법 | |
| JP2903697B2 (ja) | 半導体装置の製造方法及び半導体装置の製造装置 | |
| JPS63293837A (ja) | 実装体 | |
| US6406989B1 (en) | Method of fabricating semiconductor device with bump electrodes | |
| JPS63293841A (ja) | 実装体 | |
| JPS63293838A (ja) | 実装体 | |
| JP2780499B2 (ja) | 半導体装置の実装方法 | |
| JP2001144141A (ja) | 半導体チップの実装方法 | |
| JPS63293840A (ja) | 実装体 | |
| JPS63293836A (ja) | 実装体 | |
| JPH03228339A (ja) | ボンディングツール | |
| JPH0583186B2 (ja) | ||
| JPH02155257A (ja) | 半導体実装装置 | |
| JPH02135763A (ja) | 半導体装置 | |
| JPH11150154A (ja) | 回路基板保持装置および該装置を用いた半導体装置の製造方法 | |
| JP2558512B2 (ja) | 半導体装置 | |
| JP3001483B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
| JPH11150155A (ja) | 半導体装置の製造方法および当該方法に用いる回路基板保持具 | |
| JPS62252946A (ja) | 半導体装置の製造方法 | |
| JPH0379063A (ja) | 半導体装置及びその製造方法 | |
| JPH02103944A (ja) | 半導体チップの実装方法 | |
| JP2005340738A (ja) | 半導体装置及びその製造方法 |