JPS63278152A - デバッグ装置 - Google Patents
デバッグ装置Info
- Publication number
- JPS63278152A JPS63278152A JP62114101A JP11410187A JPS63278152A JP S63278152 A JPS63278152 A JP S63278152A JP 62114101 A JP62114101 A JP 62114101A JP 11410187 A JP11410187 A JP 11410187A JP S63278152 A JPS63278152 A JP S63278152A
- Authority
- JP
- Japan
- Prior art keywords
- display
- debugger
- program
- control means
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 6
Landscapes
- Debugging And Monitoring (AREA)
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、表示装置としてキャラクタディスプレイある
いはビットマツプディスプレイを使用するコンピュータ
機器のシステムプログラムの開発２ ベーン を行うときのデバッグ装置に関するものである。
いはビットマツプディスプレイを使用するコンピュータ
機器のシステムプログラムの開発２ ベーン を行うときのデバッグ装置に関するものである。
従来の技術
従来のデバッグ装置としては、例えば次に示すものがあ
る。第４図はこの従来のデバッグ装置の接続図を示すも
のであり、１はデバッグしたいシステムプログラムおよ
びデバッガプログラムを記憶しているメモリ、２はシス
テムプログラムの表示装置であるディスプレイ、３はシ
ステムプログラムの出力ポート、４はシステムプログラ
ムの出力ポート３を有するシステムプログラムの表示装
置であるディスプレイ２の表示制御手段、５はデバッガ
プログラムの表示装置であるディスプレイ、６はデバッ
ガプログラムの出力ポート、７はデバッガプログラムの
出力ポートロを有するデバッガプログラムの表示装置で
あるディスプレイ５の表示制御手段、８はマイクロプロ
セッサ、９はこれらを接続するバスである。
る。第４図はこの従来のデバッグ装置の接続図を示すも
のであり、１はデバッグしたいシステムプログラムおよ
びデバッガプログラムを記憶しているメモリ、２はシス
テムプログラムの表示装置であるディスプレイ、３はシ
ステムプログラムの出力ポート、４はシステムプログラ
ムの出力ポート３を有するシステムプログラムの表示装
置であるディスプレイ２の表示制御手段、５はデバッガ
プログラムの表示装置であるディスプレイ、６はデバッ
ガプログラムの出力ポート、７はデバッガプログラムの
出力ポートロを有するデバッガプログラムの表示装置で
あるディスプレイ５の表示制御手段、８はマイクロプロ
セッサ、９はこれらを接続するバスである。
以上のように構成された従来のデバッグ装置においては
、デバッグしたいシステムプログラムおよびデバッガプ
ログラムを記憶しているメモリ１３ベーノ に記憶されているシステムプログラムがデータを表示す
るときには、システムプログラムの出力ポート３のアド
レスを指定することによって、マイクロプロセツサ７よ
りシステムプログラムの出方ポート３を有するシステム
プログラムの表示装置であるディスプレイ２の表示制御
手段４に信号が送られ、システムプログラムの表示装置
であるディスプレイ２にデータが表示される。一方、デ
バッグしたいシステムプログラムおよびデバッガプログ
ラムを記憶しているメモリ１に記憶されているデバッガ
プログラムがデータを表示するときには、デバッガプロ
グラムの出力ポートロのアドレスを指定することによっ
て、マイクロプロセツサ７よりデバッガプログラムの出
力ポートロを有するデバッガプログラムの表示装置であ
るディスプレイ５の表示制御手段に信号が送られ、デバ
ッガプログラムの表示装置であるディスプレイ５にデー
タが表示される。しかしながら上記のような構成では、
デバッガプログラムの表示装置であるディスプレイ５を
デバッガプログラム専用に準備しなければならないため
、デバッグ作業のために場所をと９コストもかかるとい
う問題を有していた。
、デバッグしたいシステムプログラムおよびデバッガプ
ログラムを記憶しているメモリ１３ベーノ に記憶されているシステムプログラムがデータを表示す
るときには、システムプログラムの出力ポート３のアド
レスを指定することによって、マイクロプロセツサ７よ
りシステムプログラムの出方ポート３を有するシステム
プログラムの表示装置であるディスプレイ２の表示制御
手段４に信号が送られ、システムプログラムの表示装置
であるディスプレイ２にデータが表示される。一方、デ
バッグしたいシステムプログラムおよびデバッガプログ
ラムを記憶しているメモリ１に記憶されているデバッガ
プログラムがデータを表示するときには、デバッガプロ
グラムの出力ポートロのアドレスを指定することによっ
て、マイクロプロセツサ７よりデバッガプログラムの出
力ポートロを有するデバッガプログラムの表示装置であ
るディスプレイ５の表示制御手段に信号が送られ、デバ
ッガプログラムの表示装置であるディスプレイ５にデー
タが表示される。しかしながら上記のような構成では、
デバッガプログラムの表示装置であるディスプレイ５を
デバッガプログラム専用に準備しなければならないため
、デバッグ作業のために場所をと９コストもかかるとい
う問題を有していた。
また、デバッガが使用する表示装置であるディスプレイ
５を一種類に限定しない場合には複数の表示装置に対応
しなければならないため、デバッガプログラムの開発に
コストがかかるという問題を有していた。
５を一種類に限定しない場合には複数の表示装置に対応
しなければならないため、デバッガプログラムの開発に
コストがかかるという問題を有していた。
本発明はかかる点に鑑み、デバッガプログラムの表示装
置としてシステムプログラムの表示装置を用いることに
よって、デバッガプログラム専用の表示装置を別途準備
しないでデバッガプログラムの表示機能を実現すること
ができるデバッグ装置を提供することを目的とする。
置としてシステムプログラムの表示装置を用いることに
よって、デバッガプログラム専用の表示装置を別途準備
しないでデバッガプログラムの表示機能を実現すること
ができるデバッグ装置を提供することを目的とする。
問題点を解決するだめの手段
本発明は、デバッグしたいシステムプログラムおよびデ
バッガプログラムを記憶しているメモリと、システムプ
ログラム専用の出力ポートを有した第一の表示制御手段
およびデバッガ専用の出力ポートを有した第二の表示制
御手段とを有した表５ペーノ 示装置を備えたデパック装置である。
バッガプログラムを記憶しているメモリと、システムプ
ログラム専用の出力ポートを有した第一の表示制御手段
およびデバッガ専用の出力ポートを有した第二の表示制
御手段とを有した表５ペーノ 示装置を備えたデパック装置である。
作用
本発明は前記した構成により、データを表示する際に、
システムプログラム専用の出力ポートのアドレスが指定
されたときは、第一の表示制御手段によりシステム画面
にデータが表示され、デバッガプログラム専用の出力ポ
ートのアドレスが指定されたときは、第二の表示制御手
段によりデバッガ画面にデータが表示される。
システムプログラム専用の出力ポートのアドレスが指定
されたときは、第一の表示制御手段によりシステム画面
にデータが表示され、デバッガプログラム専用の出力ポ
ートのアドレスが指定されたときは、第二の表示制御手
段によりデバッガ画面にデータが表示される。
実施例
第１図は本発明の第１の実施例におけるデバッグ装置の
接続図を示すものである。第１図において、１０はデバ
ッグしたいシステムプログラムおよびデバッガプログラ
ムを記憶しているメモリ、１１はコンピュータ機器の表
示装置であるビットマツプディスプレイ、１２ｕシステ
ムプログラム専用の出力ポート、１３はデバッガプログ
ラム専用の出力ポート、１４はマイクロプロセツサ、１
５はこれらを接続するバスである。
接続図を示すものである。第１図において、１０はデバ
ッグしたいシステムプログラムおよびデバッガプログラ
ムを記憶しているメモリ、１１はコンピュータ機器の表
示装置であるビットマツプディスプレイ、１２ｕシステ
ムプログラム専用の出力ポート、１３はデバッガプログ
ラム専用の出力ポート、１４はマイクロプロセツサ、１
５はこれらを接続するバスである。
第２図は本発明の第１の実施例におけるコンビ６ ヘ一
／゛ ユータ機器の表示装置の表示制御機能を示すものである
。第２図において、１６はビットマツプディスプレイ１
１におけるシステム画面の表示制御を行う第一の表示制
御手段、１７は第一の表示制御手段１６によって制御さ
れるシステム画面としてのビットマツプディスプレイの
画面、１８はビットマツプディスプレイ１１におけるデ
バッガ画面の表示制御を行う第二の表示制御手段、１９
は第二の表示制御手段１８によって制御されるデバッガ
画面としてのキャラクタウィンドウである。
／゛ ユータ機器の表示装置の表示制御機能を示すものである
。第２図において、１６はビットマツプディスプレイ１
１におけるシステム画面の表示制御を行う第一の表示制
御手段、１７は第一の表示制御手段１６によって制御さ
れるシステム画面としてのビットマツプディスプレイの
画面、１８はビットマツプディスプレイ１１におけるデ
バッガ画面の表示制御を行う第二の表示制御手段、１９
は第二の表示制御手段１８によって制御されるデバッガ
画面としてのキャラクタウィンドウである。
以上のように構成された本実施例のデバッグ装置につい
て、以下その動作を説明する。
て、以下その動作を説明する。
デバッグしたいシステムプログラムおよびデバッガプロ
グラムを記憶しているメモリ１０に記憶されているシス
テムプログラムがデータを表示するときには、システム
プログラム専用の出力ポート１２のアドレスを指定する
ことによって、マイクロプロセッサ１４より第一の表示
制御手段１６に信号が送られ、システム画面としてのビ
ットマツプディスプレイの画面１７にデータが表示され
７へ−ン る。一方、デバッグしたいシステムプログラムおよびデ
バッガプログラムを記憶しているメモリ１゜に記憶され
ているデバッガプログラムがデータを表示するときには
、デバッガプログラム専用の出力ポート１３のアドレス
を指定することによって、マイクロプロセッサ１４よシ
第二の表示制御手段１８に信号が送られ、デバッガ画面
としてのキャラクタウィンドウ１９が開かれそこにデー
タが表示される。
グラムを記憶しているメモリ１０に記憶されているシス
テムプログラムがデータを表示するときには、システム
プログラム専用の出力ポート１２のアドレスを指定する
ことによって、マイクロプロセッサ１４より第一の表示
制御手段１６に信号が送られ、システム画面としてのビ
ットマツプディスプレイの画面１７にデータが表示され
７へ−ン る。一方、デバッグしたいシステムプログラムおよびデ
バッガプログラムを記憶しているメモリ１゜に記憶され
ているデバッガプログラムがデータを表示するときには
、デバッガプログラム専用の出力ポート１３のアドレス
を指定することによって、マイクロプロセッサ１４よシ
第二の表示制御手段１８に信号が送られ、デバッガ画面
としてのキャラクタウィンドウ１９が開かれそこにデー
タが表示される。
以上のように本実施例によれば、コンピュータ機器の表
示装置にデバッガプログラム専用の出力ポートと、この
出力ポートを有する第二の表示制御手段と、それによっ
て制御されるキャラクタウィンドウとを設けることによ
り、デバッガプログラムの表示機能をコンピュータ機器
の表示装置であるビットマツプディスプレイの上で実現
できる。
示装置にデバッガプログラム専用の出力ポートと、この
出力ポートを有する第二の表示制御手段と、それによっ
て制御されるキャラクタウィンドウとを設けることによ
り、デバッガプログラムの表示機能をコンピュータ機器
の表示装置であるビットマツプディスプレイの上で実現
できる。
第３図は本発明の第２の実施例におけるデバッグ装置の
表示装置の表示制御機能を示すものである。第３図にお
いて、１６はビットマツプディスプレイ１１の第一の表
示制御手段、１７は第一の表示制御手段１６によって制
御されるシステム画面としてのビットマツプディスプレ
イの画面、１８はビットマツプディスプレイ１１の第二
の表示制御手段で、以上は第２図の構成と同様なもので
ある。第２図の構成と異なるのは、第二の表示制御手段
１８によって制御されるデバッガ画面として、ビットマ
ツプディスプレイ１１のモードにデバッガ専用のモード
２ｏを設けた点である。
表示装置の表示制御機能を示すものである。第３図にお
いて、１６はビットマツプディスプレイ１１の第一の表
示制御手段、１７は第一の表示制御手段１６によって制
御されるシステム画面としてのビットマツプディスプレ
イの画面、１８はビットマツプディスプレイ１１の第二
の表示制御手段で、以上は第２図の構成と同様なもので
ある。第２図の構成と異なるのは、第二の表示制御手段
１８によって制御されるデバッガ画面として、ビットマ
ツプディスプレイ１１のモードにデバッガ専用のモード
２ｏを設けた点である。
前記のように構成された第２の実施例のデバッグ装置に
ついて、以下その動作を説明する。
ついて、以下その動作を説明する。
デバッグしたいシステムプログラムおよびデバッガプロ
グラムを記憶しているメモリ１ｏに記憶されているデバ
ッガプログラムがデータを表示するときには、デバッガ
プログラム専用の出力ポート１３のアドレスを指定する
ことによって、マイクロプロセッサ１４より第二の表示
制御手段１８に信号が送られ、ビットマツプディスプレ
イ１１のモードは第二の表示制御手段１８によって制御
されるデバッガ専用のモード２ｏとなりそこにデータが
表示される。
グラムを記憶しているメモリ１ｏに記憶されているデバ
ッガプログラムがデータを表示するときには、デバッガ
プログラム専用の出力ポート１３のアドレスを指定する
ことによって、マイクロプロセッサ１４より第二の表示
制御手段１８に信号が送られ、ビットマツプディスプレ
イ１１のモードは第二の表示制御手段１８によって制御
されるデバッガ専用のモード２ｏとなりそこにデータが
表示される。
９ ベーン
以上のように本実施例によれば、コンピュータ機器の表
示装置にデバッガプログラム専用の出力ポートと、この
出力ポートを有する第二の表示制御手段と、それによっ
て制御されるデバッガ専用のモードとを設けることによ
り、デバッガプログラムの表示機能をコンピュータ機器
の表示装置であるビットマツプディスプレイの上で実現
でき、表示にビットマツプ機能を使用し使い勝手をよく
することができる。
示装置にデバッガプログラム専用の出力ポートと、この
出力ポートを有する第二の表示制御手段と、それによっ
て制御されるデバッガ専用のモードとを設けることによ
り、デバッガプログラムの表示機能をコンピュータ機器
の表示装置であるビットマツプディスプレイの上で実現
でき、表示にビットマツプ機能を使用し使い勝手をよく
することができる。
発明の詳細
な説明したように、本発明によれば、デバッガプログラ
ムの表示装置としてコンピュータ機器の表示装置を利用
することができ、その実用的効果は大きい。
ムの表示装置としてコンピュータ機器の表示装置を利用
することができ、その実用的効果は大きい。
第１図は本発明における一実施例のデパック装置の接続
図、第２図はその表示装置の構成図、第３図は本発明に
おける他の実施例のデパック装置の接続図、第４図は従
来のデパック装置の接続図である。 １ ｏベージ １ｏ・・・・・・メモリ、１１・・・・・・ビットマツ
プディスプレイ、１２・・・・・・システムプログラム
専用の出力ポート、１３・・・・・デバッガプログラム
専用の出力ポート、１４・・・・・・マイクロプロセッ
サ、１５・・・・・・バス、１６・・・・第一の表示制
御手段、１７・・・・・ビットマツプディスプレイの画
面、１８・・・・・・第二の表示制御手段、１９・・・
・・・キャラクタウィンドウ、２０・・・・・・デバッ
ガ専用のモード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 １寺開昭６３−２７８１５２ （４） 第３図 ７７画面 第４図
図、第２図はその表示装置の構成図、第３図は本発明に
おける他の実施例のデパック装置の接続図、第４図は従
来のデパック装置の接続図である。 １ ｏベージ １ｏ・・・・・・メモリ、１１・・・・・・ビットマツ
プディスプレイ、１２・・・・・・システムプログラム
専用の出力ポート、１３・・・・・デバッガプログラム
専用の出力ポート、１４・・・・・・マイクロプロセッ
サ、１５・・・・・・バス、１６・・・・第一の表示制
御手段、１７・・・・・ビットマツプディスプレイの画
面、１８・・・・・・第二の表示制御手段、１９・・・
・・・キャラクタウィンドウ、２０・・・・・・デバッ
ガ専用のモード。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 １寺開昭６３−２７８１５２ （４） 第３図 ７７画面 第４図
Claims (1)
- マイクロプロセッサと、デバッグしたいシステムプログ
ラムおよびデバッガプログラムを記憶しているメモリと
、表示装置と、これらを接続するバスとを備え、前記表
示装置は、システムプログラム専用の出力ポートを有し
た第一の表示制御手段および、デバッガプログラム専用
の出力ポートを有した第二の表示制御手段とを有し、前
記第一の表示制御手段によりシステム画面の表示制御を
行ない、前記第二の表示制御手段によりデバッガ画面の
表示制御を行うように構成したことを特徴とするデバッ
グ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62114101A JPS63278152A (ja) | 1987-05-11 | 1987-05-11 | デバッグ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62114101A JPS63278152A (ja) | 1987-05-11 | 1987-05-11 | デバッグ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63278152A true JPS63278152A (ja) | 1988-11-15 |
Family
ID=14629142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62114101A Pending JPS63278152A (ja) | 1987-05-11 | 1987-05-11 | デバッグ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63278152A (ja) |
-
1987
- 1987-05-11 JP JP62114101A patent/JPS63278152A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63278152A (ja) | デバッグ装置 | |
| JPS59183409A (ja) | 数値制御装置 | |
| JPS6170590A (ja) | 表示装置 | |
| JPS6126686B2 (ja) | ||
| JP3001205B2 (ja) | 情報処理装置 | |
| JPH02140859A (ja) | 計算機システムにおける画面制御方式 | |
| JP3134878B2 (ja) | プログラマブルコントローラ | |
| JP3326259B2 (ja) | 表示制御装置 | |
| JPS60188982A (ja) | 電子機器 | |
| JPS60225934A (ja) | 情報処理装置 | |
| JPS5852737A (ja) | 画面情報出力方式 | |
| JPH0344735U (ja) | ||
| JPH01595A (ja) | パ−ソナル・コンピュ−タ− | |
| JPS6182248A (ja) | メモリ内容のモニタ方法 | |
| JPH05341940A (ja) | 入出力動作表示方法 | |
| JPS63121083A (ja) | 表示装置 | |
| JPS62247453A (ja) | ワ−ドプロセツサ | |
| JPH0756652A (ja) | 表示装置 | |
| JPH02107184U (ja) | ||
| JPS6374698A (ja) | 図面処理装置 | |
| JPS63223855A (ja) | デ−タ処理装置 | |
| JPH01253044A (ja) | 入出力制御装置 | |
| JPS59163654A (ja) | デバツグ装置 | |
| JPS6368929A (ja) | 情報処理装置における使用言語の書式を表示する方式 | |
| JPS63140327A (ja) | ウインドウ制御方式 |