JPS6326537B2 - - Google Patents

Info

Publication number
JPS6326537B2
JPS6326537B2 JP53023042A JP2304278A JPS6326537B2 JP S6326537 B2 JPS6326537 B2 JP S6326537B2 JP 53023042 A JP53023042 A JP 53023042A JP 2304278 A JP2304278 A JP 2304278A JP S6326537 B2 JPS6326537 B2 JP S6326537B2
Authority
JP
Japan
Prior art keywords
etching
conductive layer
substrate
current
electrical wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53023042A
Other languages
English (en)
Other versions
JPS54116179A (en
Inventor
Kunihiko Kanda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2304278A priority Critical patent/JPS54116179A/ja
Publication of JPS54116179A publication Critical patent/JPS54116179A/ja
Publication of JPS6326537B2 publication Critical patent/JPS6326537B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

【発明の詳細な説明】 本発明は、基板上の導電層を、エツチング液を
用いたケミカルエツチングにより、電気配線を形
成するプロセスにおけるエツチング状態の監視方
法および電気配線の形成方法及びその装置に関す
る。
電気配線を形成するに際し、基板に付着された
導電層をエツチング液を用いて化学的にエツチン
グして、選択的に除去する方法が用いられている
が、これらエツチングのプロセスでその進行状態
を監視する適当な方法がなく、従来は目視と経験
により管理されてきた。
温度制御および時間管理を厳密に行えば、従来
の目視と経験による方法でもエツチングを遂行す
ることは可能である。しかしながら、回路素子の
集積度が上がるに伴い、電気配線の集積度も上が
り、基板上の配線は細く、かつ間隔は極度に狭く
なり、パターンは一層複雑、かつ高精度が要求さ
れるようになり、従来の方法では、熟練者であつ
ても人によるバラツキがでて、オーバエツチにな
つたり、エツチング不足が発生したりするなどの
欠陥がある。
また、導電層のエツチングに電解エツチングも
使用されている。電解エツチングは、直流電圧を
二極間に印加して、該二極間に強制的に電流を流
し、該電流によりエツチングを促進する方式であ
る。この電解エツチングにおいて、エツチングの
進行に伴い二極間に流れる電流が減少するので、
この作用を利用する方法もある。即ち、基板を含
む二極間に電圧を印加して、該二極間の電流から
エツチングの進行状態を認知するという方法であ
る。しかしこの方法は、直流電圧が必要であるこ
と、エツチングが急速に促進されるため微細な制
御が困難になること、複数枚の基板を同時にエツ
チングする時、電圧を印加している基板のエツチ
ングのみ進行してしまうこと、電圧を印加してか
ら電流が定まるまでの時間が長いので、電圧印加
時間を長くしなければならなくなる等、多くの欠
陥がある。
本発明は、上記欠陥を除去した新規な発明であ
つて、導電層と同種の材質の物体を該基板の導電
層に接触させて一方の極となし、前記導電層とは
異なる材質の導電物体を他の極となしてエツチン
グ液につけ、前記二極間に流れる電流を測定し
て、電気配線を形成することによつて達成され
る。
更に上記目的は本発明によれば基板に付着され
た導電層を選択的にケミカルエツチングし、該エ
ツチング状態を認知する装置を具備する電気配線
形成装置において; 該導電層と同種の材質の物体を該基板の導電層
に接触させた一方の極と;前記導電層とは異なる
材質の導電物体からなる他の極と;前記二つの極
をエツチング液につけて該二極間に流れる電流を
測定する手段と、該電流の初期電流I0に対しI0
2以下になつたことを検出する手段とを具備する
ことを特徴とする電気配線形成装置によつても達
成される。
本発明の目的は、人間の感覚に依存しない科学
的なエツチング状態の監視方法を提供することで
ある。
本発明の他の目的は、常に同一のエツチングを
実行することのできる方法を提供し、高品質の電
気配線形成方法を提供することである。
本発明のさらに他の目的は、チヤンバ等基板を
取り出して目視することが困難な所でエツチング
を行う時、そのエツチングの進行状態を外部より
容易に知ることの出来る手段を提供することであ
る。
本発明のさらに他の目的は、基板上の電気配線
の形成に影響を与えないエツチング状態の監視方
法を提供することである。
以下、本発明を半導体ウエハの電気配線を例に
とり、図面により詳細に説明する。
第1図は、本発明によるエツチング槽と電気回
路の構成図である。
1はエツチング槽、2はアルミニユームが蒸着
された基板、3はアルミニユーム線、4は基板2
の上に蒸着されたアルミニユームとアルミニユー
ム線3を接触させ、おさえるための樹脂製の保持
具、5は白金線、6は抵抗、7はリード線、8は
りん酸を主成分とするエツチング液、10は増幅
器、12はアナログデジタル変換器、13,14
はレジスタ、15は比較回路、16はフリツプフ
ロツプ、17はドライバ、18はブザ、19は制
御回路、20は初期サンプル信号線、21は監視
サンプル信号線である。
基板2にアルミニユームを蒸着し、フオトレジ
ストを付加した後、マスクをかけて感光させて現
像した後高温処理し、エツチング液8を用いてレ
ジストのついてない部分のアルミニユームを、選
択的に除去する。
エツチングの進行状態を監視するために、アル
ミニユーム線3を保持具4を用いて、基板2上の
アルミニユーム部分と接触させて一方の極とし、
白金線5を他方の極として、抵抗6をリード線7
で接続してエツチング液8の中に入れると、化学
変化による電池作用により白金線5を+極、アル
ミニユーム線3を一極として抵抗6に電流が流れ
る。
エツチング液8は濃度85%の燐酸が17体積比、
濃度63%の硝酸が1体積比、水2体積比の組成の
ものを使用する。このエツチング液を使用した
時、温度22℃でのエツチング速度は600Å/分で
あつた。
基板に接触させる物体は、基板上のエツチング
しようとする導電層と同種の材質の物体でなけれ
ばならない。異なる材質の物体の場合、基板2と
接触させた物体が共にエツチング液の中につかる
ので、そこで電池の短絡回路が形成され、接触部
分のエツチングが先に完了してしまい、他の導電
層との間が断線されるので、エツチング状態の正
しい監視ができなくなる。
また基板2に相対する極として、本説明では白
金線5を用いたが、基板2上のエツチングしよう
とする導電層と異なる材質の導電物体なら、何ん
でも電池作用が発生するので、本目的を達成でき
ることは言うまでもない。
抵抗6に流れる電流によつて生ずる電圧を増幅
器10で増幅し、アナログデジタル変換器12で
デジタル信号に変換する。
基板のエツチング初期の電流は、初期サンプル
信号線20によりレジスタ13にセツトされる。
その後は、所要時間例えば30秒ごとに監視サンプ
ル信号線21によりレジスタ14にセツトする。
レジスタ13とレジスタ14の内容は比較回路1
5で比較され、電流値が初期の電流の4分の1以
下になつた時、フリツプフロツプ16がセツトさ
れ、ドライバ17によりブザ18を鳴動させ、エ
ツチングの終了が間近であることを知らせる。ブ
ザだけでなく、インジケータによつて知らせると
いう方法もあることは言うまでもない。また、初
期電流との比率は1/4に限定されるものではな
く、1/2以下であれば好ましく3/4でも、
1/10でも実施可能であることは言うまでもな
い。
本実施例のように、初期の電流値を基準にする
方式にすれば、基板の大きさに応じた終点信号を
発生することができる特徴がある。
本説明では、アナログ信号をデジタル信号に変
換した後比較したが、エツチング初期の電流をコ
ンデンサに蓄電しホールドしたアナログ電圧を、
サンプルした電流と、アナログ信号の状態で比較
すすることもできることは言うまでもない。
また本説明では、初期の電流と比較して終点と
する場合について述べたが、初期の電流との比較
は行わず、電流値が十分小さな値になつた時終点
となす方法によつても、本発明を実現することが
できることは明らかである。
第2図は、基板2をエツチング液8につけ、エ
ツチングした時の電流値の時間的変化を示す図で
ある。
電流は露出されているアルミニユームの面積に
依存するから、終点近くでは電流値が急激に少く
なるので、本方式によれば、エツチングの終点を
容易に認知することができる。本実施例ではI1
I0/4になつた時、ブザを鳴動する場合について示 した。15分後には電流は基板の種類によつては
I0/10になる。
初期の電流I0を記憶して比較しなくとも、前に
も述べたように、電流がI1になつた時終点とする
ことも可能である。
さらに、エツチング槽1がチヤンバ等に入れら
れ、カバが付加されて、基板2が目視困難な状態
にあつても、エツチングの進行状態を知ることが
出来る。
第1図に示す回路を用いると極く少量イオン化
が促進される結果となる。従つて、多数枚の基板
を同時にエツチングする場合、そのうちの一枚の
ウエハを第1図の回路でモニタすると、そのモニ
タしているウエハのエツチングが先行してしまう
という欠陥が生ずる。
第3図は、電流効果を少くするための実施例で
ある。
22は第1図の制御回路19を改良した制御回
路、23はリレ、24はリレ23の接点である。
初期サンプル信号線20、監視サンプル信号線
21で電流値をレジスタ13および14にセツト
する直前にリレ23を動作させ、接点24を閉と
し、レジスタ13および14のセツトが完了した
ら、リレ23を非動作とし、接点24を開とする
ことにより、測定時の数ミリ秒のみ電流を流すよ
うにすれば、電流の効果は無視できるようにな
る。
本実施例では、リレを用いてスイツチングした
例について述べたが、トランジスタ等半導体を用
いてスイツチングすれば、より短時間ですむの
で、電流効果を更に少くすることができる。
なお、上記説明における基板は完全な絶縁物で
なくとも、導電層に比較して十分電気分解しにく
いものであれば、電流値に大きな違いがでてくる
ので、エツチングの終点を認知することが可能で
ある。
第4図はエツチングされる前の半導体の断面図
であり、第5図はエツチング後の半導体の断面図
である。
41は半導体のシリコンウエハ、42は二酸化
硅素等の絶縁膜、43は蒸着されたアルミニユー
ム層、44は電気配線パターンに従つたレジスト
である。
アルミニユーム層にアルミニユーム線3を接触
させてエツチングを行うと、第5図のように、レ
ジスト44が付加されていない部分のアルミニユ
ーム層は除去される。アルミニユーム層44の厚
さは厚いものでも3ミクロン程度なので、アルミ
ニユーム線3を、これより十分太い線例えば直径
0.1mmのものを使用すれば、アルミニユーム線3
が先にエツチングされて、切断されることはな
い。このようにレジスト44が付加されていない
アルミニウム層を除去した後、アルミニウム線4
をはずし、レジスト44を通常工程で除去し、所
定パターンの電気配線を得ることができる。
上記説明では、半導体ウエハの電気配線につい
て述べたが、本発明はこれに限定されるものでは
なく、他の電気配線の形成を含む精密エツチング
にも利用できることは言うまでもない。
基板に熱膨張が少く、吸湿性が少ないセラミツ
クやガラスを使用し、導電層として銅箔を用いた
電気配線板の場合、基板に接触させる物体として
銅線を用いれば、そのまま実施可能であることは
明らかである。
なお本発明の実施例ではエツチングの終点を特
に初期電流との比率について詳細に述べたが、二
極間に流れる電流が急速に低下し続ける場合の該
電流曲線の最大変化率を示す時に導電層のエツチ
ング終了時とすることも可能である。
以上説明したように本発明によれば、基板に付
着されたエツチングしようとする導電層と同種の
材質の物体を、該基板に接触させて一方の極とな
し、前記導電層とは異なる材質の導電物体を他の
極となして、エツチング液につけ、前記二極間に
流れる電流を測定してエツチングすることによつ
て、均質な再現性ある個人差の生じない、科学的
精密エツチングが可能となるので、歩止りのよい
高品質の電気配線を形成することができるように
なる。
【図面の簡単な説明】
第1図は本発明によるエツチング槽と電気回路
の構成図、第2図は基板2をエツチング液8につ
け、エツチングした時の電流値の時間的変化を示
す図、第3図は電流効果を少くするための実施例
第4図はエツチングされる前の半導体の断面図、
第5図はエツチング後の半導体の断面図である。 1はエツチング槽、2はアルミニユームが蒸着
された基板、3はアルミニユーム線、4は基板2
の上に蒸着されたアルミニユームとアルミニユー
ム線3を接触させ、おさえるための樹脂製の保持
具、5は白金線、6は抵抗、8はりん酸を主成分
とするエツチング液、10は増幅器、12はアナ
ログデジタル変換器、13,14はレジスタ、1
5は比較回路、18はブザ、19は制御回路、2
3はリレ、24はリレ23の接点である。

Claims (1)

  1. 【特許請求の範囲】 1 基板に付着された導電層を選択的に除去する
    ケミカルエツチングにおいて、該導電層と同種の
    材質の物体を該基板の導電層に接触させて一方の
    極となし、前記導電層とは異なる材質の導電物体
    を他の極となして、エツチング液につけ、前記二
    極間に流れる電流を測定して、前記導電層のエツ
    チング状態を認知することを特徴とする電気配線
    の形成方法。 2 前記二極間に流れる電流の初期電流をI0とし
    た場合、I0/2以下になつた時に導電層のエツチ
    ング終了時とすることを特徴とする特許請求の範
    囲第1項記載の方法。 3 前記I0/2以下がI0/4であることを特徴と
    する特許請求の範囲第2項記載の方法。 4 前記二極間に流れる電流が急速に低下し続け
    る場合の該電流曲線の最大変化率を示す時に導電
    層のエツチング終了時とすることを特徴とする特
    許請求の範囲第1項記載の方法。 5 基板に付着された導電層を選択的にケミカル
    エツチングし、該エツチング状態を認知する装置
    を具備する電気配線形成装置において; 該導電層と同種の材質の物体を該基板の導電層
    に接触させた一方の極と;前記導電層とは異なる
    材質の導電物体からなる他の極と;前記二つの極
    をエツチング液につけて該二極間に流れる電流を
    測定する手段と、該電流の初期電流I0に対しI0
    2以下になつたことを検出する手段とを具備する
    ことを特徴とする電気配線形成装置。
JP2304278A 1978-03-01 1978-03-01 Method of forming electric wire Granted JPS54116179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2304278A JPS54116179A (en) 1978-03-01 1978-03-01 Method of forming electric wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2304278A JPS54116179A (en) 1978-03-01 1978-03-01 Method of forming electric wire

Publications (2)

Publication Number Publication Date
JPS54116179A JPS54116179A (en) 1979-09-10
JPS6326537B2 true JPS6326537B2 (ja) 1988-05-30

Family

ID=12099392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2304278A Granted JPS54116179A (en) 1978-03-01 1978-03-01 Method of forming electric wire

Country Status (1)

Country Link
JP (1) JPS54116179A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012137489A1 (ja) 2011-04-05 2012-10-11 パナソニック株式会社 超音波流量計測装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5687327A (en) * 1979-12-19 1981-07-15 Sigma Gijutsu Kogyo Kk Method of connecting electrode
JPS58141531A (ja) * 1982-02-18 1983-08-22 Toshiba Corp 半導体素子用金属薄膜エツチング装置
JP4572993B1 (ja) 2009-09-04 2010-11-04 富士ゼロックス株式会社 梱包材

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5256854A (en) * 1975-11-05 1977-05-10 Nec Corp Production of porous silicon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5256854A (en) * 1975-11-05 1977-05-10 Nec Corp Production of porous silicon

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012137489A1 (ja) 2011-04-05 2012-10-11 パナソニック株式会社 超音波流量計測装置

Also Published As

Publication number Publication date
JPS54116179A (en) 1979-09-10

Similar Documents

Publication Publication Date Title
EP0032028A2 (en) Method and apparatus for forming electrical interconnections
JPS6326537B2 (ja)
US3384556A (en) Method of electrolytically detecting imperfections in oxide passivation layers
US4969973A (en) Method for etching an electrically conductive layer applied to a substrate
JPS6341049A (ja) ヴアイア接続を有する多層回路
JPS6326538B2 (ja)
JPH0233979B2 (ja) Yokyokusankaarumikanshitsumakunoseiho
JP2807679B2 (ja) シリコン基板の絶縁膜欠陥検出方法
JPS58118115A (ja) パタ−ンの形成方法
JP2608972B2 (ja) 半導体装置の欠陥検出方法
JPH0316776B2 (ja)
RU2068211C1 (ru) Способ изготовления полевых транзисторов с затвором шоттки из арсенида галлия
KR100872958B1 (ko) 구리 데코레이션 장치를 이용한 웨이퍼 결함 유무 판단시스템의 오류 검사 방법
JP3607070B2 (ja) 絶縁膜の欠陥検出方法
JPH07105428B2 (ja) 導体膜の膜質試験方法
JPH02140928A (ja) 半導体装置の製造方法
JPS6331390Y2 (ja)
JPS6057225B2 (ja) 半導体装置の試験方法
JPH0810195B2 (ja) ピンホールの検査方法
JP3653960B2 (ja) 半導体装置の製造方法
RU1450553C (ru) Способ изготовления тензодатчика
JPS6262459B2 (ja)
JPS6246530A (ja) 金属層のエツチング終点の検出方法
JPH0818374A (ja) 表面波デバイスおよびその製造方法
JPH0766170A (ja) 薄膜のエッチング方法