JPS6326538B2 - - Google Patents

Info

Publication number
JPS6326538B2
JPS6326538B2 JP53023043A JP2304378A JPS6326538B2 JP S6326538 B2 JPS6326538 B2 JP S6326538B2 JP 53023043 A JP53023043 A JP 53023043A JP 2304378 A JP2304378 A JP 2304378A JP S6326538 B2 JPS6326538 B2 JP S6326538B2
Authority
JP
Japan
Prior art keywords
etching
current
conductive layer
substrate
electrical wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53023043A
Other languages
English (en)
Other versions
JPS54116180A (en
Inventor
Kunihiko Kanda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to JP2304378A priority Critical patent/JPS54116180A/ja
Publication of JPS54116180A publication Critical patent/JPS54116180A/ja
Publication of JPS6326538B2 publication Critical patent/JPS6326538B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】 本発明は、基板上の導電層を、エツチングを用
いたケミカルエツチングにより、電気配線を形成
するプロセスにおけるエツチング状態の監視方法
および電気配線の形成方法及びその装置に関す
る。
電気配線を形成するに際し、基板に付着された
導電層をエツチング液を用いて化学的にエツチン
グして、選択的に除去する方法が用いられている
が、これらエツチングのプロセスでその進行状態
を監視する適当な方法がなく、従来は目視と経験
により管理されてきた。
温度制御および時間管理を厳密に行えば、従来
の目視と経験による方法でもエツチングを遂行す
ることは可能である。しかしながら、回路素子の
集積度が上がるに伴い、電気配線の集積度も上が
り、基板上の配線は細くかつ間隔は極度に狭くな
り、パターンは一層複雑かつ高精度が要求される
ようになり、従来の方法では、熟練者であつても
人によるバラツキがでて、オーバエツチになつた
り、エツチング不足が発生したりするなどの欠陥
がある。
また、導電層のエツチングに電解エツチングも
使用されている。電解エツチングは直流電圧を二
極間に印加して、該二極間に強制的に電流を流
し、該電流によりエツチングを促進する方式であ
る。この電解エツチングにおいて、エツチングの
進行に伴い二極間に流れる電流が減少するので、
この作用を利用する方法もある。即ち、基板を含
む二極間に電圧を印加して、該二極間の電流から
エツチングの進行状態を認知するという方法であ
る。しかしこの方法は、直流電圧が必要であるこ
と、エツチングが急速の促進されるため微細な制
御が困難になること、複数枚の基板を同時にエツ
チングする時、電圧を印加している基板のエツチ
ングのみ進行してしまうこと、電圧を印加してか
ら電流が定まるまでの時間が長いので、電圧印加
時間を長くしなければならなくなる等多くの欠陥
がある。
本発明は、上記欠陥を除去した新規な発明であ
つて、導電層と同種の材質の物体を該基板の導電
層に接触させて一方の極となし、前記導電層とは
異なる材質の導電層物体を他の極となして、エツ
チング液につけ、前記二極間に流れる電流の初期
電流I0に対しI0/2以下になつてから、さらに一
定時間エツチングを継続して電気配線を形成する
ことによつて達成される。
更に上記本発明の目的は基板に付着された導電
層を選択的にケミカルエツチングし、該エツチン
グ状態を認知する装置を具備する電気配線形成装
置において; 該導電層と同種の材質の物体を該基板の導電層
に接触させた一方の極と、前記導電層とは異なる
材質の導電物体からなる他の極と、前記二つの極
をエツチング液につけて該二極間に流れる電流を
測定する手段と、該電流の初期電流I0に対しI0
2以下になつたことを検出する電流検出手段と、
時間設定手段と、計時手段とを備え、前記電流検
出手段で電流が所定電流以下になつたことを検出
したのち、前記計時手段を前記時間設定手段で設
定された時間だけ動作させて、エツチングの状態
を認知するようにしたことを特徴とする電気配線
形成装置によつて達成される。
本発明の目的は、人間の感覚に依存しない科学
的なエツチング状態の監視方法を提供することで
ある。
本発明の他の目的は、常に同一のエツチングを
実行することのできる方法を提供し、高品質の電
気配線形成方法を提供することである。
本発明のさらに他の目的は、チヤンバ等基板を
取り出して目視することが困難な所でエツチング
を行う時、そのエツチングの進行状態を外部より
容易に知ることの出来る手段を提供することであ
る。
本発明のさらに他の目的は、基板上の電気配線
の形成に影響を与えないエツチング状態の監視方
法を提供することである。
本発明の更に他の目的は、基板上のパターンの
差を調整することのできるエツチング方法を提供
することである。
以下、本発明を半導体のウエハの電気配線を例
にとり、図面により詳細に説明する。
第1図は、本発明によるエツチング槽と電気回
路の構成図である。
1はエツチング槽、2はアルミニユームが蒸着
された基板、3はアルミニユーム線、4は基板2
の上に蒸着されたアルミニユームとアルミニユー
ム線3を接触させ、おさえるための樹脂製の保持
具、5は白金線、6は抵抗、7はリード線、8は
燐酸を主成分とするエツチング液、10は増幅
器、12はアナログデジタル変換器、13,14
はレジスタ、15は比較回路、16はフリツプフ
ロツプ、17はドライバ、18はブザ、19は制
御回路、2は初期サンプル信号線、21は監視サ
ンプル信号線、30はタイマ、31は時間設定ス
イツチ、32は比較回路、33はフリツプフロッ
プ、34はドライバ、35はブザ、36はフリツ
プフロツプ16のリセツト信号線である。
基板2にアルミニユームを蒸着し、フオトレジ
ストを付加した後、マスクをかけて感光させ現像
した後高温処理し、エツチング液8を用いて、レ
ジストのついてない部分のアルミニユームを選択
的に除去する。
エツチングの進行状態を監視するために、アル
ミニユーム線3を、保持具4を用いて、基板2の
上のアルミニユーム部分と接触させて一方の極と
し、白金線5を他方の極として、抵抗6をリード
線7で接続してエツチング液8の中に入れると、
化学変化による電池作用により白金線5を+極、
アルミニユーム線3を−極として抵抗6に電流が
流れる。
エツチング液8は濃度85%の燐酸が17体積比、
濃度63%の硝酸が1体積比、水2体積比の組成の
ものを使用する。このエツチング液を使用した
時、温度22℃でのエツチング速度はおよそ600
Å/分であつた。
基板に接触させる物体は、基板上のエツチング
しようとする導電層と同種の材質の物体でなけれ
ばならない。異なる材質の物体の場合、基板2と
接触させた物体が共にエツチング液の中につかる
ので、そこで電池の短絡回路が形成され、接触部
分のエツチングが先に完了してしまい、他の導電
層との間が断線されるので、エツチング状態の正
しい監視ができなくなる。
また、基板2に相対する極として、本説明では
白金線5を用いたが、基板2上のエツチングしよ
うとする導電層と異なる材質の導電物体なら、何
んでも電池作用が発生するので、本目的を達成で
きることは言うまでもない。
抵抗6に流れる電流によつて生ずる電圧を増幅
器10で増幅し、アナログデジタル変換器12で
デジタル信号に変換する。
基板のエツチング初期の電流は、初期サンプル
信号線20により、レジスタ13にセツトされ
る。その後は、所要時間例えば30秒ごとに監視サ
ンプル信号線21により、レジスタ14にセツト
する。レジスタ13とレジスタ14の内容は比較
回路15で比較され、電流値が初期の電流の4分
の1以下になつた時、フリツプフロツプ16がセ
ツトされ、ドライバ17によりブザ18を鳴動さ
せ、エツチングが終了間近であることを知られ
る。ブザだけでなく、インジケータによつて知ら
せるという方法もあることは言うまでもない。ま
た、初期電流との比率は1/4に限定されるもの
ではなく、1/2以下であれば終了点とすること
ができ、3/4でも1/10でも実施可能であるこ
とはいうまでもない。
本実施例のように、初期の電流値を基準にする
方式にすれば、基板の大きさに応じた終点信号を
発生することができる特徴がある。
本説明では、アナログ信号をデジタル信号に変
換した後比較したが、エツチング初期の電流をコ
ンデンサに蓄電しホールドしたアナログ電圧を、
サンプルした電流とアナログ信号の状態で比較す
ることもできることは言うまでもない。
また、本説明では、初期の電流と比較して終点
とする場合について述べたが、初期の電流との比
較は行わず、電流値が十分小さな値になつた時終
点となす方法によつても、本発明を実現すること
ができることは明らかである。
フリツプフロツプ16がセツトされると、タイ
マ30が始動し、数秒後にフリツプフロツプ16
はリセット信号線36によりセツトされ、ブサ1
8の鳴動は停止する。タイマ30は更に動作しつ
づけ、時間設定スイツチ31で設定した時間と比
較回路32で比較され、等しくなつた時、フリツ
プフロツプ33をセツトし、ドライバ34を通し
てブザ35を鳴動し、エツチングが終了したこと
を知らせる。
第2図は、基板2をエツチング液8につけ、エ
ツチングした時の電流値の時間的変化を示す図べ
ある。
電流は露出されているアルミニユームの面積に
依存するから、終点近くでは電流値が急激に少く
なるので、本方式によれば、エツチングの終点を
容易に認知することができる。本実施例ではI1
I0/4になつた時、ブザを鳴動する場合について示 した。15分後には電流は基板の種類によつてI0/10 程度になる。初期の電流I0を記憶して比較しなく
とも、前にも述べたように、電流がI1になつた
時、終点とすることも可能である。
さらにエツチング槽1がチヤンバ等に入れら
れ、カバが付加されて、基板2が目視困難な状態
にあつても、エツチングの進行状態を知ることが
できる。
第1図に示す回路を用いると極く少量イオン化
が促進されるので、エツチングも促進される結果
となる。従つて、多数枚の基板を同時にエツチン
グする場合、そのうちの一枚のウエハを第1図の
回路でモニタすると、そのモニタしているウエハ
のエツチングが先行してしまうという欠陥が生ず
る。
第3図は、電流効果を少くするための実施例で
ある。
22は第1図の制御回路19を改良した制御回
路、23はリレ、24はリレ23の接点である。
初期サンプル信号線20、監視サンプル信号線
21で電流値をレジスタ13、および14にセツ
トする直前にリレ23を動作させ、接点24を閉
とし、レジスタ13および14へのセツトが完了
したら、リレ23を非動作とし、接点24を開と
することにより、測定時の数ミリ秒のみ電流を流
すようにすれば、電流の効果は無視できるように
なる。
本実施例では、リレを用いてスイツチングした
例について述べたが、トランジスタ等半導体を用
いてスイツチングすれば、より短時間ですむの
で、電流効果を更に少くすることができる。
なお、上記説明における基板は、完全な絶縁物
でなくとも、導電層に比較して十分電気分解しに
くいものであれば、電流値に大きな違いがでてく
るので、エツチングの終点を認知することが可能
である。
第4図は、エツチングされる前の半導体の断面
図であり、第5図は、エツチング後の半導体の断
面図である。
41は半導体のシリコンウエハ、42は二酸化
硅素等の絶縁膜、43は蒸着されたアルミニユー
ム層、44は電気配線パターンに従つたレジスト
である。
アルミニユーム層にアルミニユーム線3を接触
させてエツチングを行うと、第5図のようにレジ
スト44が付加されていない部分のアルミニユー
ム層は除去される。アルミニユーム層44の厚さ
は厚いものでも3ミクロン程度なので、アルミニ
ユーム線3をこれより十分太い線例えば直径0.1
mmのものを使用すれば、アルミニユーム線3が先
にエツチングされて、切断されることはない。こ
のようにレジスト44が付加されていないアルミ
ニウム層を除去した後、アルミニウム線4をはず
し、レジスト44を通常工程で除去し、所定パタ
ーンの電気配線を得ることができる。
上記説明では、半導体ウエハの電気配線につい
て述べたが、本発明はこれに限定されるものでは
なく、他の電気配線の形成を含む精密エツチング
にも利用できることは言うまでもない。
基板に熱膨張が少く、吸湿性が少ないセラミツ
クやガラスを使用し、導電層として銅箔を用いた
電気配線板の場合、基板に接触させる物体として
銅線を用いれば、そのまま実施可能であることは
明らかである。
以上説明したように、本発明によれば、基板に
付着されたエツチングしようとする導電層と同種
の材質の物体を、該基板に接触させて一方の極と
なし、前記導電層とは異なる材質の導電物体を他
の極となしてエツチング液につけ、前記二極間に
流れる電流を測定して、エツチングすることによ
つて、均質な再現性ある個人差の生じない科学的
精密エツチングが可能となり、さらに基板のパタ
ーンや薬液の混合比等によるエツチングレベルの
微少な誤差を、時間設定スイツチ31で補正し
て、最終エツチングを行うことよつて、更に品質
向上させ、歩止りのよい高品質の電気配線を形成
することができるようになる。
【図面の簡単な説明】
第1図は本発明によるエツチング槽と電気回路
の構成図、第2図は基板2をエツチング液8につ
けエツチングした時の電流値の時間的変化を示す
図、第3図は電流効果を少なくするための実施
例、第4図はエツチングされる前の半導体の断面
図、第5図はエツチング後の半導体の断面図であ
る。 1はエツチング槽、2はアルミニユームが蒸着
された基板、3はアルミニユーム線、4は基板2
の上に蒸着されたアルミニユームとアルミニユー
ム線3を接触させおさえるための樹脂製の保持
具、5は白金線、6は抵抗、7はリード線、8は
燐酸を主成分とするエツチング液、10は増幅
器、12はアナログデジタル変換器、13,14
はレジスタ、15,32は比較回路、18,35
はブザ、23はリレ、24はリレ23の接点、3
0はタイマ、31は時間設定スイツチである。

Claims (1)

  1. 【特許請求の範囲】 1 基板に付着された導電層を選択的に除去する
    ケミカルエツチングにおいて、該導電層と同種の
    材質の物体を該基板の導電層に接触させて一方の
    極となし、前記導電層とは異なる材質の導電物体
    を他の極となしてエツチング液につけ、前記二極
    間に流れる電流の初期電流I0に対しI0/2以下に
    なつてから、さらに一定時間エツチングを継続し
    て、電気配線を形成するようになしたことを特徴
    とした電気配線の形成方法。 2 前記I0/2以下がI0/4であることを特徴と
    する特許請求の範囲第1項記載の方法。 3 基板に付着された導電層を選択的にケミカル
    エツチングし、該エツチング状態を認知する装置
    を具備する電気配線形成装置において; 該導電層と同種の材質の物体を該基板の導電層
    に接触させた一方の極と、前記導電層とは異なる
    材質の導電物体からなる他の極と、前記二つの極
    をエツチング液につけて該二極間に流れる電流を
    測定する手段と、該電流の初期電流I0に対しI0
    2以下になつたことを検出する電流検出手段と、
    時間設定手段と、計時手段とを備え、前記電流検
    出手段で電流が所定電流以下になつたことを検出
    したのち、前記計時手段を前記時間設定手段で設
    定された時間だけ動作させて、エツチングの状態
    を認知するようにしたことを特徴とする電気配線
    形成装置。
JP2304378A 1978-03-01 1978-03-01 Method of forming electric wire Granted JPS54116180A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2304378A JPS54116180A (en) 1978-03-01 1978-03-01 Method of forming electric wire

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2304378A JPS54116180A (en) 1978-03-01 1978-03-01 Method of forming electric wire

Publications (2)

Publication Number Publication Date
JPS54116180A JPS54116180A (en) 1979-09-10
JPS6326538B2 true JPS6326538B2 (ja) 1988-05-30

Family

ID=12099420

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2304378A Granted JPS54116180A (en) 1978-03-01 1978-03-01 Method of forming electric wire

Country Status (1)

Country Link
JP (1) JPS54116180A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58141531A (ja) * 1982-02-18 1983-08-22 Toshiba Corp 半導体素子用金属薄膜エツチング装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5256854A (en) * 1975-11-05 1977-05-10 Nec Corp Production of porous silicon

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5256854A (en) * 1975-11-05 1977-05-10 Nec Corp Production of porous silicon

Also Published As

Publication number Publication date
JPS54116180A (en) 1979-09-10

Similar Documents

Publication Publication Date Title
EP0032028A2 (en) Method and apparatus for forming electrical interconnections
JPH09219385A (ja) 半導体ウェハのウェット処理方法
JPS6326537B2 (ja)
JPS6326538B2 (ja)
US3384556A (en) Method of electrolytically detecting imperfections in oxide passivation layers
JPH0127572B2 (ja)
JP2807679B2 (ja) シリコン基板の絶縁膜欠陥検出方法
JPS58141531A (ja) 半導体素子用金属薄膜エツチング装置
US3388047A (en) Controlled electrolytic treatment of materials
JPS58118115A (ja) パタ−ンの形成方法
JP2608972B2 (ja) 半導体装置の欠陥検出方法
JPH04326518A (ja) 半導体装置の洗浄方法
JP3653960B2 (ja) 半導体装置の製造方法
JPS56152247A (en) Testing method for semiconductor device
KR100373459B1 (ko) 광전화학방법을 사용한 SiC산화와 식각 공정
JPH0810195B2 (ja) ピンホールの検査方法
JPS594027A (ja) 半導体装置の製造方法
JPS61112327A (ja) 半導体装置の製造方法
JP3651509B2 (ja) 酸化膜のエッチング方法および薄膜トランジスタの製造方法
RU2068211C1 (ru) Способ изготовления полевых транзисторов с затвором шоттки из арсенида галлия
RU1450553C (ru) Способ изготовления тензодатчика
KR20000044874A (ko) 강유전체 메모리 소자의 제조 방법
JPS6331390Y2 (ja)
JPS59123235A (ja) 金属配線形成用エツチング装置
JPS6262459B2 (ja)