KR20000044874A - 강유전체 메모리 소자의 제조 방법 - Google Patents
강유전체 메모리 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20000044874A KR20000044874A KR1019980061377A KR19980061377A KR20000044874A KR 20000044874 A KR20000044874 A KR 20000044874A KR 1019980061377 A KR1019980061377 A KR 1019980061377A KR 19980061377 A KR19980061377 A KR 19980061377A KR 20000044874 A KR20000044874 A KR 20000044874A
- Authority
- KR
- South Korea
- Prior art keywords
- memory device
- dielectric film
- lower electrode
- patterning
- ferroelectric memory
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 강유전체 메모리 소자의 제조 방법에 관한 것으로, 하부전극, 유전체막 및 상부전극으로 이루어지는 강유전체 메모리 소자의 제조 공정에서 하부전극 및 상부전극을 패터닝한 후에는 DI수를 사용하여 세정 공정을 실시하고, 유전체막을 패터닝한 후에는 NMP를 주성분으로 하는 화학용액을 사용하여 세정 공정을 실시하므로써 패터닝 공정시 생성되는 결정결함, 감광막 찌꺼기 및 폴리머가 효과적으로 제거되어 공정의 안정성 및 공정 마진이 향상될 수 있도록 한 강유전체 메모리 소자의 제조 방법이 개시된다.
Description
본 발명은 강유전체 메모리 소자의 제조 방법에 관한 것으로, 특히 패터닝 공정시 생성된 감광막 찌꺼기 및 폴리머(Polymer)를 효과적으로 제거할 수 있도록 한 강유전체 메모리 소자의 제조 방법에 관한 것이다.
일반적으로 FeDRAM과 같은 강유전체 메모리 소자는 하부전극, 유전체막 및 상부전극이 적층된 구조로 이루어진다. 그리고 상기 하부전극 및 상부 전극은 절연막에 형성되는 콘택홀(Contact Hole)을 통해 상기 메모리 셀의 상부에 형성되는 금속배선과 연결된다. 그러면 종래의 강유전체 메모리 소자의 제조 방법을 도 1 내지 3을통해 설명하면 다음과 같다.
도 1 내지 3은 강유전체 메모리 소자의 제조 방법을 설명하기 위한 단면 사시도로서,
도 1은 제 1 절연막(2)이 형성된 반도체 기판(1)상에 하부전극(3), 유전체막(4) 및 상부전극(5)을 순차적으로 형성한 후 상기 상부전극(5)을 패터닝하고 제 1 세정 공정을 실시한 상태의 단면 사시도로서, 상기 하부전극(3) 및 상부전극(5)은 백금(Pt)으로 형성되며, 상기 유전체막(4)은 SBT(SrBiTaO)와 같은 강유전체로 형성된다.
도 2는 상기 유전체막(4) 및 하부전극(3)을 순차적으로 패터닝한 후 제 2 세정 공정을 실시한 상태의 단면 사시도이다.
도 3은 전체 상부면에 제 2 절연막(6)을 형성한 후 상기 제 2 절연막(6) 및 유전체막(4)을 순차적으로 패터닝하여 상기 하부전극(3)의 소정 부분이 노출되도록 콘택홀(6)을 형성한 후 제 3 세정 공정을 실시한 상태의 단면 사시도이다.
상기와 같이 이루어지는 강유전 메모리 소자의 제조 공정에서 상기 제 1 내지 제 3 세정 공정은 각각의 패터닝 공정후 식각 마스크로 사용된 감광막을 제거하는 과정에서 생성되는 감광막 찌꺼기 및 폴리머를 제거하기 위하여 실시되어 지는 공정인데, 종래에는 상기 제 1 내지 제 3 세정 공정시 감광막 현상액으로 사용되는 NMP(N-Methylpyrrolidone)를 주성분으로 하는 화학용액을 세정액으로 사용한다. 그런데 백금(Pt)으로 이루어진 상기 하부전극(3) 및 상부전극(5)은 강한 이온 에너지에 의해 물리적으로 식각되기 때문에, 이때 생성되는 폴리머는 반응성이 적고 휘발성이 낮아 상기 세정액에 의해 쉽게 제거되지 않고 패터닝된 하부전극(3) 및 상부전극(5)의 측벽에 재증착된다. 따라서 상기 제 1 내지 제 3 세정 공정시에는 주변으로 부터 이동된 결정결함(Particle)과 감광막 찌꺼기만 제거될 뿐 폴리머는 제거되지 않고 그대로 잔류하게 된다. 그러므로 잔류된 폴리머에 의해 후속 공정의 진행이 어려워지거나, 불량이 발생되어 소자의 수율이 저하된다. 또한, 상기와 같은 종래의 방법을 이용하면 1회의 세정 공정시 120 ℓ의 세정액이 소모되므로 제조 원가가 상승되는 단점이 있다.
따라서 본 발명은 하부전극 및 상부전극을 패터닝한 후에는 DI수를 사용하여 세정 공정을 실시하고, 유전체막을 패터닝한 후에는 NMP를 주성분으로 하는 화학용액을 사용하여 세정 공정을 실시하므로써 상기한 단점을 해소할 수 있는 강유전체 메모리 소자의 제조 방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 제 1 절연막이 형성된 반도체 기판상에 하부전극, 유전체막 및 상부전극을 순차적으로 형성한 후 상기 상부전극을 패터닝하는 단계와, 상기 단계로부터 상기 상부전극을 패터닝하는 과정에서 생성된 감광막 찌꺼기 및 폴리머를 제거하기 위하여 DI수를 사용하여 제 1 세정 공정을 실시하는 단계와, 상기 단계로부터 상기 유전체막 및 하부전극을 순차적으로 패터닝한 후 상기 유전체막 및 하부전극을 패터닝하는 과정에서 생성된 감광막 찌꺼기 및 폴리머를 제거하기 위하여 DI수를 사용하여 제 2 세정 공정을 실시하는 단계와, 상기 단계로부터 전체 상부면에 제 2 절연막을 형성한 후 상기 제 2 절연막 및 유전체막을 순차적으로 패터닝하여 상기 하부전극의 소정 부분이 노출되도록 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 제 2 절연막 및 유전체막을 패터닝하는 과정에서 생성된 감광막 찌꺼기 및 폴리머를 제거하기 위하여 NMP를 주성분으로 하는 화학용액을 사용하여 제 3 세정 공정을 실시하는 단계로 이루어지는 것을 특징으로 하며, 상기 하부전극 및 상부전극은 백금(Pt)으로 형성되고, 상기 유전체막은 SBT로 이루어진 것을 특징으로 한다.
도 1 내지 3은 강유전체 메모리 소자의 제조 방법을 설명하기 위한 소자의 단면 사시도.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 기판 2: 제 1 절연막
3: 하부전극 4: 유전체막
5: 상부전극 6: 제 2 절연막
7: 콘택홀
이하, 상기 도 1 내지 3을 재 참조하여 본 발명을 상세히 설명하기로 한다.
본 발명은 강유전체 메모리 소자의 제조 공정에 포함되는 세정 공정시 발생되는 문제점을 해결하기 위하여 새롭게 고안되었는데, 본 발명에 따른 강유전체 메모리 소자의 제조 방법을 설명하면 다음과 같다.
먼저, 도 1에 도시된 바와 같이 제 1 절연막(2)이 형성된 반도체 기판(1)상에 하부전극(3), 유전체막(4) 및 상부전극(5)을 순차적으로 형성한 후 상기 상부전극(5)을 패터닝한다. 상기 상부전극(5)을 패터닝하는 과정에서 생성된 감광막 찌꺼기 및 폴리머를 제거하기 위하여 DI수(Deionized Water)를 사용하여 제 1 세정 공정을 실시한다.
상기 제 1 세정 공정이 완료되면 도 2에 도시된 바와 같이 상기 유전체막(4) 및 하부전극(3)을 순차적으로 패터닝하고, 상기 유전체막(4) 및 하부전극(3)을 패터닝하는 과정에서 생성된 감광막 찌꺼기 및 폴리머를 제거하기 위하여 DI수를 사용하여 제 2 세정 공정을 실시한다.
상기 제 2 세정 공정이 완료되면 도 3에 도시된 바와 같이 전체 상부면에 제 2 절연막(6)을 형성한 후 상기 제 2 절연막(6) 및 유전체막(4)을 순차적으로 패터닝하여 상기 하부전극(3)의 소정 부분이 노출되도록 콘택홀(6)을 형성한다. 그리고 상기 제 2 절연막(6) 및 유전체막(4)을 패터닝하는 과정에서 생성된 감광막 찌꺼기 및 폴리머를 제거하기 위하여 DI수 또는 NMP를 주성분으로 하는 화학용액을 사용하여 제 3 세정 공정을 실시한다.
여기서, 상기 제 1 및 제 2 세정 공정은 0 내지 100 ℃ 온도의 DI수를 사용하여 1분 내지 1시간동안 실시하며, 상기 제 3 세정 공정은 20 내지 120 ℃온도의 상기 NMP를 주성분으로 하는 화학용액을 사용하여 1분 내지 1시간동안 실시한다. 또한 상기 세정 공정은 스프레이(Spray)형 또는 욕조(Bath)형의 습식 세정조에서 실시한다.
상기와 같이 백금(Pt)으로 형성된 상기 하부전극(3) 및 상부전극(5)을 패터닝한 후 DI수를 이용하여 세정 공정을 실시하므로써 식각된 부분의 손실이 발생되지 않으며 전극의 측벽에 미세하게 형성되는 식각 장벽이 효과적으로 제거된다. 그러므로 주변으로부터 이동한 결정결함, 감광막 찌꺼기 및 폴리머가 효과적으로 제거된다.
실험적으로 본 발명을 이용하여 강유전체 메모리 소자를 제조한 후 잔류 분극을 측정한 결과 종래의 방법을 이용하는 경우보다 우수한 규격치 이상의 측정치를 얻었다.
또한, 종래에는 각 세정 공정에 1시간 정도가 소요되는 반면, 본 발명을 이용하면 각 세정 공정에 20분 정도가 소요되므로 공정 시간이 단축되고, 세정액의 소모도 종래의 1/3 정도로 감소되어 폐수 처리 비용의 감소 및 환경 개선의 효과도 얻을 수 있다.
상술한 바와 같이 본 발명에 의하면 하부전극, 유전체막 및 상부전극으로 이루어지는 강유전체 메모리 소자의 제조 공정에서, 하부전극 및 상부전극을 패터닝한 후에는 DI수를 사용하여 세정 공정을 실시하고, 유전체막을 패터닝한 후에는 NMP를 주성분으로 하는 화학용액을 사용하여 세정 공정을 실시하므로써 패터닝 공정시 생성되는 결정결함, 감광막 찌꺼기 및 폴리머가 효과적으로 제거된다. 따라서 공정의 안정성 및 공정 마진이 향상되어 소자의 수율이 증대될 수 있으며, 세정액의 소모가 감소되어 소자의 제조 단가가 감소될 수 있는 효과가 있다.
Claims (6)
- 강유전체 메모리 소자의 제조 방법에 있어서,제 1 절연막이 형성된 반도체 기판상에 하부전극, 유전체막 및 상부전극을 순차적으로 형성한 후 상기 상부전극을 패터닝하는 단계와,상기 단계로부터 상기 상부전극을 패터닝하는 과정에서 생성된 감광막 찌꺼기 및 폴리머를 제거하기 위하여 DI수를 사용하여 제 1 세정 공정을 실시하는 단계와,상기 단계로부터 상기 유전체막 및 하부전극을 순차적으로 패터닝한 후 상기 유전체막 및 하부전극을 패터닝하는 과정에서 생성된 감광막 찌꺼기 및 폴리머를 제거하기 위하여 DI수를 사용하여 제 2 세정 공정을 실시하는 단계와,상기 단계로부터 전체 상부면에 제 2 절연막을 형성한 후 상기 제 2 절연막 및 유전체막을 순차적으로 패터닝하여 상기 하부전극의 소정 부분이 노출되도록 콘택홀을 형성하는 단계와,상기 단계로부터 상기 제 2 절연막 및 유전체막을 패터닝하는 과정에서 생성된 감광막 찌꺼기 및 폴리머를 제거하기 위하여 NMP를 주성분으로 하는 화학용액을 사용하여 제 3 세정 공정을 실시하는 단계로 이루어지는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 하부전극 및 상부전극은 백금(Pt)으로 형성된 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 유전체막은 SBT로 이루어진 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 및 제 2 세정 공정에 사용되는 DI수의 온도는 0 내지 100 ℃인 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 3 세정 공정에 사용되는 화학용액의 온도는 20 내지 120 ℃인 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
- 제 1 항에 있어서,상기 제 1 내지 제 3 세정 공정은 스프레이형 세정조 및 욕조형 세정조중 어느 하나의 세정조에서 실시되는 것을 특징으로 하는 강유전체 메모리 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061377A KR20000044874A (ko) | 1998-12-30 | 1998-12-30 | 강유전체 메모리 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061377A KR20000044874A (ko) | 1998-12-30 | 1998-12-30 | 강유전체 메모리 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000044874A true KR20000044874A (ko) | 2000-07-15 |
Family
ID=19568129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061377A KR20000044874A (ko) | 1998-12-30 | 1998-12-30 | 강유전체 메모리 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000044874A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761378B1 (ko) * | 2004-07-30 | 2007-09-27 | 주식회사 하이닉스반도체 | 강유전체 메모리 장치 및 그 제조 방법 |
-
1998
- 1998-12-30 KR KR1019980061377A patent/KR20000044874A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100761378B1 (ko) * | 2004-07-30 | 2007-09-27 | 주식회사 하이닉스반도체 | 강유전체 메모리 장치 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20040002299A (ko) | 반도체소자 제조방법 | |
| CN109243971B (zh) | 一种半导体器件介质膜低角度蚀刻方法 | |
| CN107564803A (zh) | 刻蚀方法、工艺设备、薄膜晶体管器件及其制造方法 | |
| KR20000044874A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| US6720271B2 (en) | Process for removing polymers during the fabrication of semiconductor devices | |
| KR100255665B1 (ko) | 단일 반도체 기판에 상이한 두께의 게이트 산화막 구조를 갖는 반도체 장치의 제조방법 | |
| KR100338097B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR20050017142A (ko) | 린스 용액 및 이를 이용한 반도체 소자 세정 방법 | |
| KR100416657B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
| KR19980044194A (ko) | 반도체 소자의 금속배선 형성방법 | |
| US7892723B2 (en) | Method for forming patterned photoresist layer | |
| KR20000044875A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100513363B1 (ko) | 반도체소자의 전하저장전극 제조방법 | |
| KR100209637B1 (ko) | 백금 식각방법 | |
| KR100338814B1 (ko) | 반도체 소자의 제조방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100357190B1 (ko) | 반도체 소자의 제조방법 | |
| KR100691133B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100460801B1 (ko) | 반도체소자제조방법 | |
| JP2003332465A (ja) | 半導体メモリデバイスの製造方法 | |
| KR20000038807A (ko) | 반도체소자의 루테늄 전극 형성방법 | |
| KR20060077033A (ko) | 반도체 소자의 세정 방법 | |
| KR20050024010A (ko) | 반도체소자 제조방법 | |
| KR20020085227A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR19980045328A (ko) | 반도체 소자 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |