JPS63251164A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63251164A JPS63251164A JP62081753A JP8175387A JPS63251164A JP S63251164 A JPS63251164 A JP S63251164A JP 62081753 A JP62081753 A JP 62081753A JP 8175387 A JP8175387 A JP 8175387A JP S63251164 A JPS63251164 A JP S63251164A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polishing
- point sensing
- interlayer insulation
- end point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 238000001514 detection method Methods 0.000 claims description 21
- 238000005498 polishing Methods 0.000 abstract description 20
- 239000011229 interlayer Substances 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000000034 method Methods 0.000 description 23
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 235000020990 white meat Nutrition 0.000 description 1
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
以下の順序に従って本発明を説明する。
Ａ、産業上の利用分野
Ｂ４発明の概要
Ｃ０従来技術
り０発明が解決しようとする問題点
Ｅ８間連立を解決するための手段
Ｆ１作ｌ１ｌ
Ｇ、実ｈ’ｓ例〔第１図乃至第３図］
Ｈ９発明の効果
（Ａ、産業上の利用分野）
本発明は半導体装置の製造方法、特に凹凸のある面上に
表面が平坦な被膜を形成する半導体装置の製造方法に関
する。
表面が平坦な被膜を形成する半導体装置の製造方法に関
する。
（Ｂ、発明の概要）
本発明は、半導体装置の製造方法において、凹凸のある
面上に表面が平坦な被膜を形成するため、 被膜形成後詰被膜上に終点検出膜を形成し、その後被膜
表面を終点検出膜が完全に除去されるまでポリッシング
するものである。
面上に表面が平坦な被膜を形成するため、 被膜形成後詰被膜上に終点検出膜を形成し、その後被膜
表面を終点検出膜が完全に除去されるまでポリッシング
するものである。
（Ｃ，従来技術）
多層配線に必要な技術のなかで特に難しいものの一つに
平坦化技術がある。
平坦化技術がある。
従来の゛ト坦化技術としては、凹凸のある表面にレジス
ト膜を表面が平坦になるように塗布し、該レジスト膜を
エツチングするエッチバック法、半導体ウェハを高速回
転させ、その表面にガラスを塗布するＳＯＧ法等かあっ
た。
ト膜を表面が平坦になるように塗布し、該レジスト膜を
エツチングするエッチバック法、半導体ウェハを高速回
転させ、その表面にガラスを塗布するＳＯＧ法等かあっ
た。
（Ｄ、発明が解決しようとする問題点）ところで、上述
した従来の各・Ｙ担化技術は面倒であり、しかも、必ず
しも被膜の表面を完全に平坦化することかできなかった
。しかし、素子の高密度化とともに凹凸のアスペクト比
が高くなるにつれてより平坦度の高い表面を得る必要性
が高まり、また１つの半導体装置を得るために必要とな
る表面平坦化の回数が多くなる傾向にある。従って、よ
り簡単で且つより完全な平坦面が得られる平坦化技術が
要請されている。
した従来の各・Ｙ担化技術は面倒であり、しかも、必ず
しも被膜の表面を完全に平坦化することかできなかった
。しかし、素子の高密度化とともに凹凸のアスペクト比
が高くなるにつれてより平坦度の高い表面を得る必要性
が高まり、また１つの半導体装置を得るために必要とな
る表面平坦化の回数が多くなる傾向にある。従って、よ
り簡単で且つより完全な平坦面が得られる平坦化技術が
要請されている。
本発明はかかる要請に応えるべく為されたちので、簡単
で且つ完全な平坦面を得ることのできる半導体装置の製
造方法を提供することを目的とする。
で且つ完全な平坦面を得ることのできる半導体装置の製
造方法を提供することを目的とする。
（Ｅ、問題点を解決するための手段）
本発明半導体装置の製造方法は上記問題点を解決するた
め、凹凸のある面上に被１１Ｑを形成した後該被１１Ｑ
上に終点検出膜を形成し、その後被膜表面を終点検出膜
が完全に除去されるまでポリッシングすることを特徴と
する。
め、凹凸のある面上に被１１Ｑを形成した後該被１１Ｑ
上に終点検出膜を形成し、その後被膜表面を終点検出膜
が完全に除去されるまでポリッシングすることを特徴と
する。
（Ｆ、作用）
本発明半導体装置の製造方法によれば、ポリッシングに
より被膜の表面を平坦化するので非常に平坦度が高い面
が得られる。しかも、被膜の表面に終点検出膜を形成し
たうえで被膜の表面をポリッシングするので、終点検出
膜が完全に除去されるまでポリッシングしたとき表面に
凹凸の全くない被膜が得られることになり、終点検出を
容易に為し得る。
より被膜の表面を平坦化するので非常に平坦度が高い面
が得られる。しかも、被膜の表面に終点検出膜を形成し
たうえで被膜の表面をポリッシングするので、終点検出
膜が完全に除去されるまでポリッシングしたとき表面に
凹凸の全くない被膜が得られることになり、終点検出を
容易に為し得る。
そして、ポリッシング自身メカニカルな方法であれケミ
カルな方法であれ非常に簡単な方法である。しかして、
表面が平坦な被膜を簡単に得ることができる。
カルな方法であれ非常に簡単な方法である。しかして、
表面が平坦な被膜を簡単に得ることができる。
（Ｇ、実施例）［第１図乃至第３図］
以ド１本発明を導体装置の製造方法を図示実施例に従っ
て詳細に説明する。
て詳細に説明する。
第１図乃至第３図は本発明半導体装置の製造方法の一つ
の実施例を工程順に示す断面図である。
の実施例を工程順に示す断面図である。
（１）半導体基板１表面の酸化膜２上に例えばＡ２から
なる配線膜３．３、・・・を形成した後、５ｉｎ２から
なる層間絶縁＋１５４４を形成する。
なる配線膜３．３、・・・を形成した後、５ｉｎ２から
なる層間絶縁＋１５４４を形成する。
第１図は層間絶縁膜４形成（第１の工程）後の状態を示
す。
す。
（２）次に、上記層間絶縁膜４上に終点検出膜５を形成
する。終点検出膜５はＣＶＤあるいは蒸着法によりＡｌ
１等の金属であるいはアモルファスＳｉで形成する。第
２図は終点検出膜５形成（第２の工程）後の状態を示す
。
する。終点検出膜５はＣＶＤあるいは蒸着法によりＡｌ
１等の金属であるいはアモルファスＳｉで形成する。第
２図は終点検出膜５形成（第２の工程）後の状態を示す
。
（３）次に、層間絶縁膜４の表面をポリッシングする。
このポリッシングは終点検出膜５が完全、 に除去され
るまで（第２図の２点鎖線で示すライン６のところまで
）行う。このポリッシングの終了のタイミングは終点検
出１１Ｑ ５のポリッシングが終了したことを確認する
ことによって検知することができる。この終点検出膜５
のポリッシングの終了検知は、具体的には、ポリッシン
グ中に使う水等の中のＡ２等を電気的抵抗の測定あるい
は化学的ｆ法により検出するという方法によって行うこ
とができる。
るまで（第２図の２点鎖線で示すライン６のところまで
）行う。このポリッシングの終了のタイミングは終点検
出１１Ｑ ５のポリッシングが終了したことを確認する
ことによって検知することができる。この終点検出膜５
のポリッシングの終了検知は、具体的には、ポリッシン
グ中に使う水等の中のＡ２等を電気的抵抗の測定あるい
は化学的ｆ法により検出するという方法によって行うこ
とができる。
このポリッシングによって被膜４の表面を非常に！Ｙ坦
な而７にすることができる。第３図はポリッシング（第
３の工程）後の状態を示す。
な而７にすることができる。第３図はポリッシング（第
３の工程）後の状態を示す。
尚、このポリッシングは、削りとる厚さが非常に薄いこ
と、メカニカルポリッシングのみによるとウェハ全体の
平坦度が悪くなる虞れがあることに鑑みてメカニカルと
ケミカルの両方をミックスした方法で行うことが好まし
い。
と、メカニカルポリッシングのみによるとウェハ全体の
平坦度が悪くなる虞れがあることに鑑みてメカニカルと
ケミカルの両方をミックスした方法で行うことが好まし
い。
このような半導体装置の製造方法は被膜４形成後終点検
出膜５を形成し、ポリッシングするという簡Ｑ１な方法
で被膜４の表面の平坦度を非常に高くすることができる
。しかも、終点検出膜５をつけて終了検出をするように
したので被［４をポリッシングし過ぎたり、ポリッシン
グ不足になったりする虞れをなくすることができ、また
平坦度にバラツキが生じたり、層間絶縁膜４の膜厚にバ
ラツキが生じたりする虞れもなくすことができる。
出膜５を形成し、ポリッシングするという簡Ｑ１な方法
で被膜４の表面の平坦度を非常に高くすることができる
。しかも、終点検出膜５をつけて終了検出をするように
したので被［４をポリッシングし過ぎたり、ポリッシン
グ不足になったりする虞れをなくすることができ、また
平坦度にバラツキが生じたり、層間絶縁膜４の膜厚にバ
ラツキが生じたりする虞れもなくすことができる。
（Ｈ，発明の効果）
以上に述べたように、本発明半導体装置の製造方法は、
凹凸のある面−Ｌに全面的に被膜を形成し、上記被１漠
の表面に終点検出１摸を形成し、上記被膜を上記終点検
出膜が完全に除去されるまでポリッシングすることを特
徴とするものである。
凹凸のある面−Ｌに全面的に被膜を形成し、上記被１漠
の表面に終点検出１摸を形成し、上記被膜を上記終点検
出膜が完全に除去されるまでポリッシングすることを特
徴とするものである。
従って、本発明半導体装置の製造方法によれば、ポリッ
シングにより被！漠の表面を平坦化するので非常に平坦
度が高い面が得られる。しかも、被膜の表面に終点検出
膜を形成したうえで被膜の表面をポリッシングするので
、終点検出膜が完全に除去されるまでポリッシングした
とき表面に凹凸の全くない被膜が得られることになり、
終点検出を容易に為し得る。
シングにより被！漠の表面を平坦化するので非常に平坦
度が高い面が得られる。しかも、被膜の表面に終点検出
膜を形成したうえで被膜の表面をポリッシングするので
、終点検出膜が完全に除去されるまでポリッシングした
とき表面に凹凸の全くない被膜が得られることになり、
終点検出を容易に為し得る。
そして、ポリッシング白身はメカニカルな方゛法であれ
ケミカルな方法であり非常に簡計な方法である。しかし
て、表面が゛ド坦な被膜を筒中に得ることができる。
ケミカルな方法であり非常に簡計な方法である。しかし
て、表面が゛ド坦な被膜を筒中に得ることができる。
図面は本発明半導体装置の製造方法の一つの実施例を工
程順に示す断面図で、第１図は第１の工程を、第２図は
第２の工程を、第３図は第３の工程をそれぞれ示す。 符号の説明 ４・・・被膜、５・・・終点検出膜。
程順に示す断面図で、第１図は第１の工程を、第２図は
第２の工程を、第３図は第３の工程をそれぞれ示す。 符号の説明 ４・・・被膜、５・・・終点検出膜。
Claims (1)
- （１）凹凸のある面上に全面的に被膜を形成し、上記被
膜の表面に終点検出膜を形成し、上記被膜を上記終点検
出膜が完全に除去されるまでポリッシングする ことを特徴とする半導体装置の製造方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081753A JP2541214B2 (ja) | 1987-04-02 | 1987-04-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62081753A JP2541214B2 (ja) | 1987-04-02 | 1987-04-02 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63251164A true JPS63251164A (ja) | 1988-10-18 |
| JP2541214B2 JP2541214B2 (ja) | 1996-10-09 |
Family
ID=13755200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62081753A Expired - Fee Related JP2541214B2 (ja) | 1987-04-02 | 1987-04-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2541214B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0324730A (ja) * | 1989-06-22 | 1991-02-01 | Toshiba Corp | 絶縁膜の表面平坦化方法 |
| JPH0433336A (ja) * | 1990-05-29 | 1992-02-04 | Matsushita Electric Ind Co Ltd | ウェハーの研磨方法及び研磨装置 |
| JPH05218000A (ja) * | 1991-10-30 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | 半導体装置を平坦化する方法 |
| JPH07153726A (ja) * | 1993-09-29 | 1995-06-16 | Micron Semiconductor Inc | プレーナ化用絶縁層の化学−機械的研磨方法 |
| US6069081A (en) * | 1995-04-28 | 2000-05-30 | International Buiness Machines Corporation | Two-step chemical mechanical polish surface planarization technique |
| JP2010058196A (ja) * | 2008-09-02 | 2010-03-18 | Nikon Corp | 研磨方法および研磨装置 |
| JP2016225526A (ja) * | 2015-06-02 | 2016-12-28 | 株式会社東芝 | 半導体装置の製造方法 |
-
1987
- 1987-04-02 JP JP62081753A patent/JP2541214B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0324730A (ja) * | 1989-06-22 | 1991-02-01 | Toshiba Corp | 絶縁膜の表面平坦化方法 |
| JPH0433336A (ja) * | 1990-05-29 | 1992-02-04 | Matsushita Electric Ind Co Ltd | ウェハーの研磨方法及び研磨装置 |
| JPH05218000A (ja) * | 1991-10-30 | 1993-08-27 | Internatl Business Mach Corp <Ibm> | 半導体装置を平坦化する方法 |
| JPH07153726A (ja) * | 1993-09-29 | 1995-06-16 | Micron Semiconductor Inc | プレーナ化用絶縁層の化学−機械的研磨方法 |
| US6069081A (en) * | 1995-04-28 | 2000-05-30 | International Buiness Machines Corporation | Two-step chemical mechanical polish surface planarization technique |
| JP2010058196A (ja) * | 2008-09-02 | 2010-03-18 | Nikon Corp | 研磨方法および研磨装置 |
| JP2016225526A (ja) * | 2015-06-02 | 2016-12-28 | 株式会社東芝 | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2541214B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60502179A (ja) | 金属層を相互接続する方法 | |
| JPS63251164A (ja) | 半導体装置の製造方法 | |
| JPH01185947A (ja) | 半導体装置製造方法 | |
| JPS6376351A (ja) | 多層配線の形成方法 | |
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| KR920001913B1 (ko) | 패턴층을 이용한 반도체 제조방법 | |
| JPH04264728A (ja) | 半導体装置およびその製造方法 | |
| JP2000269328A (ja) | 半導体装置及びその製造方法 | |
| KR0179707B1 (ko) | 반도체 장치의 다층 배선구조 및 그 제조방법 | |
| JP3328430B2 (ja) | 半導体素子の多層配線形成方法 | |
| JPH022619A (ja) | 半導体装置の製造方法 | |
| JPS63226040A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0590261A (ja) | 多層配線の形成方法 | |
| JPH06224196A (ja) | 半導体集積回路装置 | |
| JPS63312658A (ja) | 半導体装置の製造方法 | |
| JPS60226141A (ja) | 半導体装置の製造方法 | |
| JPH01251641A (ja) | 半導体装置の製造方法 | |
| JPS62120029A (ja) | エツチバツク平坦化方法 | |
| JPS59114823A (ja) | 半導体装置の平坦化方法 | |
| JPH04333235A (ja) | 半導体集積回路の製造方法 | |
| JPH03212958A (ja) | 半導体装置の製造方法 | |
| JPH0322431A (ja) | 半導体集積回路 | |
| JPS62169349A (ja) | 半導体装置の製造方法 | |
| JPH0927492A (ja) | 半導体装置の製造方法 | |
| JPH04298039A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |