JPS63250686A - 表示制御装置 - Google Patents
表示制御装置Info
- Publication number
- JPS63250686A JPS63250686A JP62086011A JP8601187A JPS63250686A JP S63250686 A JPS63250686 A JP S63250686A JP 62086011 A JP62086011 A JP 62086011A JP 8601187 A JP8601187 A JP 8601187A JP S63250686 A JPS63250686 A JP S63250686A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image data
- display
- signal
- display period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims description 12
- 241000533901 Narcissus papyraceus Species 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、画像データの処理を行ない、特にペーパーホ
ワイト（白黒反転）表示を行なう場合の表示制御装置に
関するものである。
ワイト（白黒反転）表示を行なう場合の表示制御装置に
関するものである。
従来の技術
特にペーパーホワイト（白黒反転）表示を行なう場合、
表示領域の端部に文字などを表示させると、第７図に示
すように（ここでは６日”を例にとる）、文字の端部が
表示領域外に埋没してしまう。
表示領域の端部に文字などを表示させると、第７図に示
すように（ここでは６日”を例にとる）、文字の端部が
表示領域外に埋没してしまう。
これを避けるため、表示画面上で第８図に示すように画
像データの有効な表示領域の外側にさらに表示域を付随
させたい場合、第６図に示すように、表示画面に対応す
る画像メモリ上に、有効な画像データを書き込まない領
域（ハツチング部分）を設けて第５図のような表示とし
、これを実現することなどが行なわれる。
像データの有効な表示領域の外側にさらに表示域を付随
させたい場合、第６図に示すように、表示画面に対応す
る画像メモリ上に、有効な画像データを書き込まない領
域（ハツチング部分）を設けて第５図のような表示とし
、これを実現することなどが行なわれる。
発明が解決しようとする問題点
しかしながら上記のような方法では、画像メモリ中に使
用されない無駄な領域が余分に生じることによシ、また
ソフトウェア上の画像メモリ制御も煩雑になる。
用されない無駄な領域が余分に生じることによシ、また
ソフトウェア上の画像メモリ制御も煩雑になる。
本発明はかかる点に鑑み、簡易なハードウェアによって
表示領域の拡大を実現できる表示制御装置を提供するこ
とを目的とする。
表示領域の拡大を実現できる表示制御装置を提供するこ
とを目的とする。
問題点を解決するための手段
本発明は、上記問題点を解決するため、画像データとそ
の有効期間を示す表示期間信号とを生成する回路と、画
像データを論理反転する回路と、画像データを遅延する
回路と、表示期間信号を遅延する回路と、元の表示期間
信号と遅延した表示期間信号との論理和をとる回路と、
この論理和をとった信号とを遅延した画像データとの論
理積をとる回路とを備えた表示制御装置である。
の有効期間を示す表示期間信号とを生成する回路と、画
像データを論理反転する回路と、画像データを遅延する
回路と、表示期間信号を遅延する回路と、元の表示期間
信号と遅延した表示期間信号との論理和をとる回路と、
この論理和をとった信号とを遅延した画像データとの論
理積をとる回路とを備えた表示制御装置である。
作 用
上記の構成によシ、元の表示期間信号と遅延した表示期
間信号との論理和によって得られた信号は画像データの
有効領域よシも拡大された幅を持つようになシ、その範
囲内に画像データが含まれれば、所望の拡大された表示
領域が実現されることになる。
間信号との論理和によって得られた信号は画像データの
有効領域よシも拡大された幅を持つようになシ、その範
囲内に画像データが含まれれば、所望の拡大された表示
領域が実現されることになる。
実施例
第１図は、本発明の表示制御回路の第一の実施例を示す
ブロック図である。画像データと表示期間信号とを生成
する回路１０１は、互いに同期のとれた画像データ１０
２と表示期間信号１０７とを発生する。表示期間のみ画
像データを有効にする必要がある場合には論理積回路１
０３によシ両理積をとる。この信号１０４を論理反転回
路１０５によって論理反転（これによシペーパーホワイ
トになる）したものに遅延回路１０６によって遅延をか
け（または図１上部に示すように遅延をかけた後に論理
反転し）、論理積回路１１１に入力する。
ブロック図である。画像データと表示期間信号とを生成
する回路１０１は、互いに同期のとれた画像データ１０
２と表示期間信号１０７とを発生する。表示期間のみ画
像データを有効にする必要がある場合には論理積回路１
０３によシ両理積をとる。この信号１０４を論理反転回
路１０５によって論理反転（これによシペーパーホワイ
トになる）したものに遅延回路１０６によって遅延をか
け（または図１上部に示すように遅延をかけた後に論理
反転し）、論理積回路１１１に入力する。
一方表示期間信号に遅延回路１０８によって遅延をかけ
た信号１０９と元の表示期間信号との論理和を論理和回
路１１４によってとり、この信号１１０を論理積回路１
１１に入力する。論理積回路１１１の出力１１２は表示
データとして表示装置１１３に供給される。ここで有効
な画像データが全て表示されるためには、遅延回路１０
Ｂの遅延が遅延回路１０６よシも大きいことが必要であ
る。
た信号１０９と元の表示期間信号との論理和を論理和回
路１１４によってとり、この信号１１０を論理積回路１
１１に入力する。論理積回路１１１の出力１１２は表示
データとして表示装置１１３に供給される。ここで有効
な画像データが全て表示されるためには、遅延回路１０
Ｂの遅延が遅延回路１０６よシも大きいことが必要であ
る。
第２図は本発明の第二の実施例であって、遅延回路とし
て遅延素子２０１及び２０２を使用している。
て遅延素子２０１及び２０２を使用している。
第３図は本発明の第三の実施例であって、遅延回路とし
てフリップフロッグを使用している。この図では、画像
データについては１段（すなわち１クロツク）、表示期
間信号については２段（すなわち２クロツク）の７リツ
プフロツプによる遅延の場合のみ示しであるが、もちろ
んこれ以上の段数であっても構わない。また、各７リツ
プフロツプのクロックは共通でなくてもよい。
てフリップフロッグを使用している。この図では、画像
データについては１段（すなわち１クロツク）、表示期
間信号については２段（すなわち２クロツク）の７リツ
プフロツプによる遅延の場合のみ示しであるが、もちろ
んこれ以上の段数であっても構わない。また、各７リツ
プフロツプのクロックは共通でなくてもよい。
以下、代表して第３図の回路の動作を第４図を用いて説
明する。
明する。
画像データ・表示期間信号生成回路３０１は、画像デー
タ３０２２表示期間信号３ｏ９．及びクロック３１９を
生成する。画像データと表示期間信号は互いに同期して
おり、表示期間信号がアクティブな期間のみ画像データ
が表示用として有効であるとする。論理積回路３０３に
よって両者の論理積をとシ有効期間のみアクティブにな
った信号３０４は、論理反転回路３０６によって論理反
転された後、７リツグ７ｒ：Ｉツブ３０７によってマク
ロツク分遅延された信号３０８となる（フリップフロッ
プによって遅延した後に論理反転しても同様である）。
タ３０２２表示期間信号３ｏ９．及びクロック３１９を
生成する。画像データと表示期間信号は互いに同期して
おり、表示期間信号がアクティブな期間のみ画像データ
が表示用として有効であるとする。論理積回路３０３に
よって両者の論理積をとシ有効期間のみアクティブにな
った信号３０４は、論理反転回路３０６によって論理反
転された後、７リツグ７ｒ：Ｉツブ３０７によってマク
ロツク分遅延された信号３０８となる（フリップフロッ
プによって遅延した後に論理反転しても同様である）。
一方表示期間信号３０９は、２段のフリップフロップ３
１０と３１２によって２クロツク分遅延された信号３１
３．：４ｊ５、元の信号３０９との論理和をとった信号
３１６は遅延された画像データ３０Ｂに対して前後それ
ぞれ１クロツク分ずつ拡大された幅を持つことになる。
１０と３１２によって２クロツク分遅延された信号３１
３．：４ｊ５、元の信号３０９との論理和をとった信号
３１６は遅延された画像データ３０Ｂに対して前後それ
ぞれ１クロツク分ずつ拡大された幅を持つことになる。
その結果遅延された画像データ３０８と拡大された表示
期間信号３１６との論理積をとった表示データ３１７は
、白黒反転（”白”地に６黒”）された有効画像データ
の前後に“白”の領域が追加され、第５図、第８図に示
すような表示画面が実現する。
期間信号３１６との論理積をとった表示データ３１７は
、白黒反転（”白”地に６黒”）された有効画像データ
の前後に“白”の領域が追加され、第５図、第８図に示
すような表示画面が実現する。
発明の詳細
な説明したように、本発明によれば、簡易なハードウェ
アによって表示領域の拡大を実現でき、特にペーパーホ
ワイト表示を行なう場合に実用性が高い。
アによって表示領域の拡大を実現でき、特にペーパーホ
ワイト表示を行なう場合に実用性が高い。
第１図は本発明の第一の実施例における表示制御装置の
ブロック図、第２図は同第二の実施例における表示制御
装置のブロック図、第３図は同第三の実施例における表
示制御装置のブロック図、ある。 １０２．２０３．３０２−・−・画像データ、１０７゜
２０４．３０９・・・・・・表示期間信号、１０１，２
０５゜３０１・・・・・・画像データ・表示期間信号生
成回路、１０８．２０１．３０７・・・・・・画像デー
タ遅延回路、１０８．２０２．３１０，３１２・・・・
・・表示期間信号遅延回路、１１４，２０７，３１４・
・・・・・論理和回路、１１１．２０８，３１６・・・
・・論理積回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名簿
１１２ｆｆ 第２図 苓 ３ｒｉ１ 第 ４ 図 第５図 第６図
ブロック図、第２図は同第二の実施例における表示制御
装置のブロック図、第３図は同第三の実施例における表
示制御装置のブロック図、ある。 １０２．２０３．３０２−・−・画像データ、１０７゜
２０４．３０９・・・・・・表示期間信号、１０１，２
０５゜３０１・・・・・・画像データ・表示期間信号生
成回路、１０８．２０１．３０７・・・・・・画像デー
タ遅延回路、１０８．２０２．３１０，３１２・・・・
・・表示期間信号遅延回路、１１４，２０７，３１４・
・・・・・論理和回路、１１１．２０８，３１６・・・
・・論理積回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名簿
１１２ｆｆ 第２図 苓 ３ｒｉ１ 第 ４ 図 第５図 第６図
Claims (1)
- 画像データとその有効期間を示す表示期間信号とを生成
する回路と、画像データを論理反転する回路と、画像デ
ータを遅延する回路と、表示期間信号を遅延する回路と
、元の表示期間信号と遅延した表示期間信号との論理和
をとる回路と、この論理和をとった信号と遅延した画像
データとの論理積をとる回路とを備えた表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62086011A JPS63250686A (ja) | 1987-04-08 | 1987-04-08 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62086011A JPS63250686A (ja) | 1987-04-08 | 1987-04-08 | 表示制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63250686A true JPS63250686A (ja) | 1988-10-18 |
Family
ID=13874742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62086011A Pending JPS63250686A (ja) | 1987-04-08 | 1987-04-08 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63250686A (ja) |
-
1987
- 1987-04-08 JP JP62086011A patent/JPS63250686A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63250686A (ja) | 表示制御装置 | |
| JP2709356B2 (ja) | 画像処理方法 | |
| JPS6316711A (ja) | タイミング装置 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JPH05108748A (ja) | 論理回路シミユレーシヨン方式 | |
| JPH02171812A (ja) | ウエイトステイト機能を持たないプロセッサの高速化回路 | |
| JP2562824Y2 (ja) | 波形記憶装置 | |
| JPS6313195A (ja) | 高速メモリ装置 | |
| JPH04207218A (ja) | パルス選択回路 | |
| JPH02296293A (ja) | 画面表示装置 | |
| JPH0443596B2 (ja) | ||
| JPS6116588U (ja) | Ｃｒｔデイスプレイのドツト補正回路 | |
| JPS6074338U (ja) | クロツク発生回路 | |
| JPH03257610A (ja) | リセット回路 | |
| JPS61149988A (ja) | Ｃｒｔ表示における画面位置設定方式 | |
| JPH02153451A (ja) | バス制御方式 | |
| JPH047596A (ja) | 画像メモリ制御方式 | |
| JPH0336812A (ja) | 同期回路 | |
| JPH05313796A (ja) | インターフェース回路 | |
| JPS63145564A (ja) | 周辺装置制御インタフエ−ス | |
| JPS61190388A (ja) | 文字表示装置 | |
| JPS5953410U (ja) | シ−ケンス制御装置 | |
| JPH03276218A (ja) | 電子回路制御装置 | |
| JPH0210418A (ja) | 同期化論理回路 | |
| JPS6326884U (ja) |