JPS632423A - 集積論理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、第１及び第２電源端子間にあってデータ出力
端子を出力絶縁ゲート電界効果トランジスタの導電チャ
ンネルを経て２個の電源端子の一方に接続する出力回路
と、出力電界効果トランジスタのゲート電極に時間依存
制御電圧を発生する制御回路とを具える集積論理回路に
関するものである。

斯かる論理回路はｒｌＢＭ’ｓ　Ｔｅｃｈｎｉｃａｌ　
ＤｉｓｃｌｏｓｕｒｅＢｕｌｌｅｔｉｎ　Ｊ　ＶＯＩ、
２７．　　Ｎ（１１４，１９８４年６月、　ｐｐ１３〜
１４から既知であり、これには出力電界効果トランジス
タの制御電極の制御電圧を初めゆっくり増大させ、次い
で追加の電界効果トランジスタのスイッチオン後に急速
に増大させて出力電界効果トランジスタを短時間のうち
に完全に導通せしめるようにした出力回路が示されてい
る。

それにもかかわらず、この出力回路は特に制御電圧の急
増中に集積回路の電源端子に高すぎる誘導逆電圧ピーク
を依然として発生して回路の正しい動作を著しく妨害し
得るという欠点を有している。即ち、既知の回路はこの
欠点を緩和するのが目的であるが、データ出力端子がか
なり大きな容量で負荷されると、追加の電界効果トラン
ジスタがスイッチオンされるやいなや、データ出力端子
が放電されて集積回路の接続線から成るインダクタンス
の両端間に高い逆電圧ピークを発生する。

追加の電界効果トランジスタのスイッチオンを遅らせる
こともできるが、この場合には出力電圧の変化が緩慢に
なり、極めて不所望になる。

本発明の目的は、逆電圧ピークを予め定めた値に制限し
得ると共にデータ出力端子に接続される容量の値に無関
係にすることができ、且つ出力回路がデータ出力端子を
最大の速度で充放電し得る集積論理回路を提供すること
にある。

この目的のために、本発明集積論理回路においては、制
御回路を、その回路のスイッチオン後の少なくとも初期
期間中、時間の平方根に略々比例して変化する制御電圧
を発生するよう構成したことを特徴とする。

本発明は、データ出力端子を充電又は放電する必要があ
る出力電界効果トランジスタを制御する少なくとも初期
の期間中、この出力電界効果トランジスタは飽和すると
いう事実の認識に基づくものである。このことは、この
初期期間中のこのトランジスタの主電流は導電チャンネ
ル両端間の電圧と無関係で、制御電極の制御電圧と略々
二次の関係にあることを意味する。誘導逆電圧ピークの
値は単位時間当たりの電流の変化の大きさに比例するた
め、制御電極の制御電圧を少なくとも前記初期期間中略
々ルート状に変化させて主電流が初期値から直線的に増
大するようにし、この増大中に予め定めた制限された一
定の誘導逆電圧を発生するようにすることにより最適な
効果が達成される。

電圧の“ルート状”変化は時間のｎ乗根に−致し、記載
の便宜上この変化又は増大を以後“ルート状”と称す。

前述したように、出力電界効果トランジスタの制御電圧
は初期期間中非直線状に増大する。現在の慣例の電界効
果トランジスタ（チャンネル長駒２μｍ）では制御電圧
を前記初期期間後にもルート状曲線に従って増大させる
ことができ、これは前記トランジスタでは主電流と導電
チャンネルの両端間の電圧と制御電極の電圧との間の前
述の関係が前記制御電極の電圧が増大するときにも維持
されるためである。

しかし、現在−部で開発され使用されている或いは使用
されようとしている“短チャンネル゛電界効果トランジ
スタ（チャンネル長１〜１．２　μｍ以下）では、初期
期間後の制御電圧は時間の関数として“ルート状”に増
大させる必要はなく、もっと急速に（例えば−％−ｔｌ
／２の代わりにｔ３／４で）増大させて所期の目的、即
ち電流の時間の関数としての一定の増大を達成すること
ができる。トランジスタの幾何学形状に応じて、制御電
圧は初期期間後時間の３７４乗に従って又は時間の一時
間数に従って増大させる必要がある。従って、前記制御
電圧を発生する素子にとっては （ａ）常に“ルート状”曲線に従うか、或いは（ｂ）初
期期間中のみ“ルート状”に増大し、次いでもっと急速
に（ｔｚｔ３／４又は直線的に）増大する時間の関数と
しての制御電圧の変化が重要となる。後者の場合は電界
強度ＥがＩＶ／μｍより高くなる短チヤンネルトランジ
スタの場合にのみ必要とされる。

電気素子の正しい選択及び設計により逆電圧をデータ出
力端子に存在する容量値と無関係に制限することができ
る。更に、出力トランジスタを“−ト状”駆動するこの
方法は許容し得る（−定）逆電圧でデータ出力端子の可
能最大速度の充放電を提供することができる。

本発明集積回路においては、制御回路は制御電極と２個
の電源端子との間に存在する容量性負荷と、制御電極と
２個の電源端子の一方との間に接続した電流源とを具え
るものとすることができる。

この電流源はその容量性負荷を充電又は放電してルート
状制御電圧を発生することができる。この容量性負荷は
出力電界効果トランジスタの制御電極の内部容量のみで
構成することができるが、外部容量を付加してこの容量
性負荷の値が出力電界効果トランジスタの製造のバラツ
キに左右されないようにすることができる。更に、この
容量性負荷は、関連する電流源を容易に再現可能な素子
のみで構成して簡単に実現し得るように選定することが
できる。

電流源は、第１及び第２絶縁ゲート電界効果トランジス
タの導電チャンネルの直列接続から成る電流通路を具え
、第１電界効果トランジスタの制御電極と第２電界効果
トランジスタの導電チャンネルを出力電界効果トランジ
スタの制御電極に接続し、第１電界効果トランジスタの
導電チャンネルを２個の電源端子の一方に接続し、第２
電界効果トランジスタの制御電極を出力電界効果トラン
ジスタの駆動信号を受信する駆動入力端子に接続した構
成にする巳とができる。

駆動信号の受信後、少数の素子から成る前記電流通路は
電流源に対する最適な電流対電圧特性の良好な近似を提
供することができる。駆動信号がない場合、第２電界効
果トランジスタがカットオフされて前記制御電極の充電
又は放電を阻止する。

電流源は、更に、制御電極が駆動入力端子に接続され且
つ導電チャンネルが第１及び第２電界効果トランジスタ
の直列接続と並列に接続された第３絶縁ゲート電界効果
トランジスタを具えることができる。

この第３電界効果トランジスタの付加により電流源に対
する最適電圧−電流特性の一層良好な近似が得られると
共に出力トランジスタの制御電極を電源電圧の全電圧ま
で駆動することができるという重要な利点が得られる。

電流源は互いに異なるスイッチオフ電圧を有する複数個
の並列配置の電流通路を具えることができる。

これら複数の電流通路の使用により電流源に対する所望
電圧−電流特性の精密な近似が得られる。

出力電界効果トランジスタがｎチャンネル型の場合には
、容量性負荷は、主電極が正の方の電源電圧を受信する
電源端子に接続され且つ制御電極が出力電界効果トラン
ジスタの制御電極に接続されたｐチャンネル型の絶縁ゲ
ート電界効果トランジスタも具えることができる。

上述の全ての電流源は制御電圧が正電源電圧のレベルに
近づくと小さすぎる充電電流を発生しやすい。この影響
は上記のｐチャンネルトランジスタを用いて補償するこ
とができる。その理由はキャパシタとして接続されたこ
のトランジスタの導電チャンネルが、電源電圧と制御電
圧との差がこのトランジスタのしきい値電圧に達すると
同時に消失し、その結果としてそのキャパシタンスが著
しく減少するためである。この結果として、比較的大き
な電流が出力電界効果トランジスタの制御電極の充電に
得られるため、電流源により生ずる充電電流の減少が補
償される。この手段はｐチャンネル出力電界効果トラン
ジスタに対しても適用し得る。

図面につき本発明を説明する。

第１及び第３図に示すトランジスタは全てＮチャンネル
型である。

第１図は、データ出力端子の放電時における本発明集積
回路の出力回路の等価回路図を示し、この回路図には重
要な素子のみを示しである。集積回路２はデータ出力端
子１４と、第１及び第２電源端子ＶＤＤＩ及びＶＳＳＩ
を具え、その第１及び第２電源端子はそれぞれの誘導性
接続線し１及びし２を経て第１及び第２外部電源電圧Ｖ
ＤＯＥ及びｖＳＳεに接続される。データ出力端子１４
をキャパシタＣＬＩを経て第２外部電源電圧ＶＳＳＥに
接続して容量性出力負荷を記号的に示しである。出力回
路は、更に、電流源Ｓ１を経て第１電源端子ＶＤＤＩに
接続され且つキャパシタＣＴＩを経て第２電源端子ＶＳ
ＳＩに接続された内部接続点１６を具えている。キャパ
シタＣＴＩは接続点１６に接続された出力電界効果トラ
ンジスタ几の制御電極における容量性負荷を記号的に示
したもので、この負荷は制御電極の内部容量及び制御電
極と２個の電源端子ＶＤ旧及びＶＳＳＩとの間の容量の
和から成る。出力電界効果トランジスタＴしの導電チャ
ンネルがデータ出力端子１４を第２電源端子ｖＳＳｌに
接続する。電流源ＳｌはキャパシタＣＴＩを充電して制
御電圧を発生して出力電界効果トランジスタ几を導通さ
せ、キャパシタ［”Ｌｌを放電させる。

制御回路は、その導電チャンネルにより接続点１６を第
２電源端子ＶＳＳ［に接続すると共にその制御電極を駆
動信号を受信する駆動入力端子１８に接続した追加のト
ランジスタＴ１２を具えることができる。

入力端子１８の駆動信号が高レベルの場合、トランジス
タＴ１２が導通して接続点１６が低電圧になって出力ト
ランジスタＴしをカットオフする。入力端子１８の駆動
信号が低レベルの場合にはトランジスＴ１２がカットオ
フするため接続点１６が電流源Ｓ１により充電されて出
力トランジスタＴ２が導通状態になる。駆動信号は破線
で示すように電流源Ｓ１にも供給して駆動信号が高レベ
ルのとき電流源Ｓ１をスイッチオフして電力消費を低減
することもできる。

トランジスタＴ１２の導電率は小さく選択して出力トラ
ンジスタＴＬのスイッチオフが急激になりすぎないよう
にするのが好ましい。

第２ａ〜２ｄ図はこの出力回路のいくつかの時間−電圧
波形図を示すものである。第２ａ図はルート状に増大す
る制御電圧ｖｃを示す。第２ｂ図は第１図の放電電流１
．を示す。第２Ｃ図はデータ出力端子１４の電圧Ｖ。を
示し、第２ｄ図は第１図の接続線Ｌ２の両端間に生ずる
誘導逆電圧ＶＬを示す。これら４つの図の時間の原点ｔ
。は電流源Ｓ１が接続点１６を充電し始める瞬時に選ん
である。接続点１６にルート状に増大する電圧が与えら
れると、出力電界効果トランジスタＴＬを流れる放電電
流は直線的に増大する。その理由は、トランジスタＴＬ
が飽和され、その導電チャンネルを流れる電流Ｉ、が制
御電圧ｖｃの二次関数であるためである。

放電電流りが直線的に増大すると、キャパシタＣＬＩは
二次曲線に従って放電される。接続線Ｌ２の両端間に生
ずる逆電圧ＶＬは放電電流Ｉ、の増加率に比例し、放電
電流［ｄは曲線的に増大するためこの逆電圧ＶＬは一定
になる。放電電流りはその最終値まで増大し、瞬時１．
にこの値に達する。

瞬時１．後、キャパシタＣＬＩは一定電流りで放電され
、データ出力端子の電圧Ｖ。が直線的に減少すると共に
逆電圧Ｖ、が消失する。放電電流Ｉ、は、出力トランジ
スタ几がその線形動作領域になる程度までキャパシタＣ
ＬＩが放電されるまで一定に維持される。次いで放電電
流Ｉ、は略々指数関数に従って減少する（第２ａ〜２ｄ
図には示していない）。

この出力回路は、接続線し２の所定のインダクタンス値
及び逆電圧ｖしの規定の最大値から出発して、キャパシ
タＣＬＩのできるだけ速い放電を得ることができること
明らかである。また、キャパシタＣＬＩＯ値が逆電圧ｖ
しの値に何の影響も与えないこと明らかである。キャパ
シタＣＬＩの高い値はデータ出力端子１４の電圧Ｖ。が
ゆっくり減少する結果を生ずるだけである。

第３図はデータ出力端子１４の充電時における本発明集
積回路の出力回路の等価回路図である。第１図と同一の
素子は同一の符号で示しである。出力電界効果トランジ
スタＴＨは第１電源端子ＶＤＤＩをデータ出力端子１４
に接続する。この出力トランジスタＴｉｔの制御電極と
、電源端子ＶＤＤＩに接続された電流源Ｓ３を接続点３
６に接続する。キャパシタＣＴ３及びトランジスタＴ３
２は第１図のキャパシタＣＴＩ及びトランジスタＴ１２
と同一の機能を有する。トランジスタＴ３２の制御電極
は反転された駆動信号を受信するデータ入力端子３８に
接続する。反転駆動信号は電流源Ｓ３のスイッチオン及
びオフに用いることもでき、反転駆動信号が低レベルの
場合、及び従ってトランジスタＴ３２がカットオフする
場合に電流源Ｓ３をスイッチオンすることもできる。

第２図に示す図は第３図に示す回路図にも適用すること
ができ、この場合には第２ｄ図に示す逆電圧ＶＬは接続
線Ｌ２の代わりに接続線し１の両端間の逆電圧ｖＨを示
すとことになり、出力電圧Ｖ。は充電電流Ｉ、の影響の
下で、第２ｃ図のように高電圧から低電圧に減少する代
わりに低電圧から高電圧に増大することになる。

第２ａ図及び２ｂ図について述べたことは第３図に示す
回路にも言える。しかし、第３図の回路では逆電圧ＶＨ
の形成がデータ出力端子１４の電圧Ｖ。の出力トランジ
スタＴＨへの負帰還作用によっても抑えられる点に注意
されたい。しかし、この電圧Ｖ。

はキャパシタＣＬＩの値に依存し、この負帰還作用はＣ
ＬＩが大きくなるにつれ弱くなる。この出力回路の設計
は種々の仕様書に含まれるキャパシタＣＬＩの最大値に
対し行うことができるが、データ出力端子１４には実際
には任意の大きさのキャパシタＣＬが負荷され得る事実
から出発して設計することもできる。大きなキャパシタ
が負荷される場合、負帰還作用は充電電流Ｉ、の上昇中
無視し得るほど弱く、出力回路の設計はデータ出力端子
１４が第２電源電圧ｖＳＳεに短絡されるように設計す
る必要がある。

第４図は電流源Ｓに対するいくつかの可能な電圧−電流
特性を示す。

ＯＰＴで示す曲線はキャパシタンスＣＴＩ又はＣＴ３と
結合した電流源Ｓに対する理論的に最適な電圧−電流曲
線を示す。このグラフは次の方程式：ここで、ＶＬは誘
−導通電圧の目標値、Ｌは接続線のインダクタンスｌｄ
は出力電界効果トランジスタを流れる充電又は放電電流
； （Ｉｔ ここで、Ｉ、は電流源Ｓにより発生される電流、ＣＴは
接続点１６又は３６における容量性負荷、ＶＣは接続点
１６又は３６における制御電圧；（３）　　Ｌ　＝　Ｋ
（ＶＣ−Ｖｔ）２ここで、Ｋは出力電界効果トランジス
タの導電率、Ｖ、は出力電界効果トランジスタのしきい
値電圧；を用いて計算される。

式（３）の微分は 式（１）、　（２）及び（４）から、電流源Ｓにより供
給される電流Ｉ、は接続点１６又は３６の制御電圧の関
数として次式で表わされ、 これが第４図の理論的に最適な曲線ＯＰＴを示す。

曲線ＯＰＴは第５図に示す電流源Ｓ５を用いて近似する
ことができる。

第５図に示す電流源Ｓ５はｐチャンネル形の第１及び第
２トランジスタＴ４及びＴ６の導電チャンネルの直列接
続から成る電流通路を具え、第１トランジスタＴ４の制
御電極と第２トランジスタＴ６の導電チャンネルを内部
接続点１６又は３６に接続し、第１トランジスタＴ４の
導電チャンネルを第１電源端子ＶＤＤＩに接続し、第２
トランジスタＴ６の制御電極に駆動入力端子１８又は３
８の駆動信号を受信するようにしである。第２トランジ
スタＴ６がスイッチとして作動するため、電流源Ｓ５は
出力トランジスタが駆動されるときにのみ電流Ｉ、を発
生する。この電流源Ｓ５と関連する電流−電圧特性を第
４図に曲線Ｓ５で示しである。この電流■、は制御電圧
ｖｃが小さい間は曲線ＯＰＴによく近似するが、制御電
圧ｖｃの高い値に対しては本質的に低すぎる。尚、制御
電圧ＶＣは第１電源端子ＶＤＤＩの電圧から第１トラン
ジスタＴ４のしきい値電圧を引いた値より決して高くな
らなＣ）ため、出力電界効果トランジスタはその制御電
極に第１電源端子ＶＤＤＩの全電圧を決して受けること
ができない。

第６図に示す電流源Ｓ６は上述の欠点を緩和するもので
あり、この電流源では電流通路Ｔ４．　Ｔ６と並列にｐ
チャンネル形の第３トランジスタＴ８を接続し、その制
御電極を駆動入力端子１８又は３８に接続する。この電
流源Ｓ６と関連する電圧−電流特性を第４図に８６で示
しである。この電流は高い値の制御電圧ＶＣに対して曲
線ＯＰＴに良好に近似する。

曲線ＯＰＴへの最良の近似は互いに異なるスイッチオフ
電圧を有する種々の電流通路を並列に具える電流源によ
り得られる。

第７図は斯かる電流源Ｓ７の一例を示し、この例では第
６図の電流源Ｓ６から出発して、第４ｐチヤンネル形ト
ランジスタＤ１０（ダイオードとして接続しである）と
第５ｐチヤンネルトランジスタＴＩＯの導電チャンネル
の直列接続から成る別の電流通路を付加し、ダイオード
として接続した第４トランジスタ０１０の導電チャンネ
ルを第１電源端子に順方向に接続する。第５トランジス
タＴＩＯの制御電極を内部接続点１６又は３６に接続し
、その導電チャンネルを第１及び第２トランジスタＴ４
及びＴ６の共通接続点１０に接続する。トランジスタＴ
４を含む第１電流通路はｐチャンネルトランジスタのし
きい値電圧の１つ分に等しいスイッチオフ電圧を有する
が、トランジスタＴＩＯ及び０１０を含む第２電流通路
は斯かるしきい値電圧の２つ分に等しいスイッチオフ電
圧を有する。このようにすると、電流源Ｓ７は低い制御
電圧ｖｃに対して第２電流通路により追加の電流ＩＳを
発生することができる。

第４図の電圧−電流特性の中で３７で示す曲線は曲線Ｏ
ＰＴ　に最も良く近似する。このようにして、］吏用す
る電流源が複雑になるが曲線ＯＰＴへの任意所望の近似
を得ることができる。

第８図は電流源Ｓ６と、データ出力端子１４を放電する
ための出力電界効果トランジスタＴしとを具える集積回
路２を示す駆動回路は更にキャパシタとして接続したｐ
チャンネル型のトランジスタＴ１４を具え、このキャパ
シタはその主電極により第１電源端子ＶＤＤＩに接続す
ると共にその制御電極により内部接続点１６に接続する
。第４図に示す特性を有する電流源Ｓ５．　Ｓ６及びＳ
７は制御電圧ｖｅが第１電源端子１１００１の電圧に近
づぐと低すぎる電流ＩＳを発生する。この不所望な影響
はトランジスタＴ１４により補償することができる。こ
れは、そのキバシタンスが、制御電圧ＶＣが第１電源端
子ＶＤＯＩの電圧より１しきい値電圧分だけ低い値より
高くなると著しく減少するためであり、従って接続点１
６の容量性負荷が減少し、その結果として低電流入にも
かかわらず接続点１６の“ルート状”の充電が行われ得
るからである。

本発明はｐチャンネル型の出力電界効果トランジスタに
も適用し得ること明らかであり、この場合には電流源Ｓ
のトランジスタとキャパシタとして接続されるトランジ
スタＴ１４をＮチャンネル型にすると共に第２電源端子
ｖｓｓｒに接続する必要がある。また、この場合にはト
ランジスタＴ１２又はＴａ２をｐチャンネル型にし、こ
れにより接続点１６又は３６を第１電源端子ＶＤＤＩに
接続する必要がある。

これから明らかなように、出力回路はｐ型でもＮ型でも
どちらのタイプの出力電界効果トランジスタでも含むこ
とができ、またいわゆるＣＭＯ３回路において通常の如
く両タイプの組合せを含むこともできる。

【図面の簡単な説明】

第１図は本発明集積回路の、データ出力端子の放電時に
おける等価回路を示す回路図、第２ａ〜２ｄ図は本発明
集積回路の出力回路の種々の時間−電圧波形図、 第３図は本発明集積回路の、データ出力端子の充電時に
おける等価回路を示す回路図、第４図は電流源に対する
いくつかの電圧−電流特性を示す図、 第５図は電流源の可能な構成例の回路図、第６図は電流
源の他の可能な構成例の回路図、第７図は電流源の更に
他の可能な構成例の回路図、 第８図は本発明による駆動回路の好適例を有する集積回
路の回路図である。 ２．３２・・・集積回路 ＶＤＤＩ、ＶＳＳＩ　−・・電源端子 １４・・・データ出力端子 ＣＬＩ・・・負荷 ＶＤＤＥ、　ＶＳＳＥ・・・外部電源端子し１．シ２・
・・誘導性接続線 几、ＴＩ（・・・出力電界効果トランジスタ１６、３６
・・・内部接続点 Ｓｔ、　Ｓ３．　Ｓ５．　Ｓ６．　Ｓ７・・・電流源Ｃ
ＴＩ、　Ｃ７０・・・容量性負荷 Ｔ１２．　Ｔａ２・・・追加のトランジスタ１８、３８
・・・駆動信号入力端子 Ｆ１Ｇ４

Claims (1)

1. 【特許請求の範囲】 １、電源電圧を受信する第１及び第２電源端子と、少な
   くとも１個のデータ出力端子と、絶縁ゲート出力電界効
   果トランジスタの導電チャンネルにより前記データ出力
   端子を前記２個の電源端子の一方に接続する出力回路と
   を具え、該出力回路は更に前記出力電界効果トランジス
   タの制御電極に時間依存制御電圧を発生する制御回路を
   具えている集積論理回路において、前記制御回路は、そ
   のスイッチオン後の少なくとも初期期間中、時間の平方
   根に少なくとも略々比例して変化する制御電圧を発生す
   るようにしてあることを特徴とする集積論理回路。 ２、前記制御回路は前記出力電界効果トランジタの制御
   電極と前記２個の電源端子との間に依存する容量性負荷
   と、前記制御電極と前記２個の電源端子の一方との間に
   接続された電流源とを具えていることを特徴とする特許
   請求の範囲第１項記載の集積論理回路。 ３、前記電流源は第１及び第２絶縁ゲート電界効果トラ
   ンジスタの導電チャンネルの直列接続から成る電流通路
   を具え、その第１電界効果トランジスタの制御電極と第
   ２電界効果トランジスタの導電チャンネルを前記出力絶
   縁ゲート電界効果トランジスタの制御電極に接続すると
   共にその第１電界効果トランジスタの導電チャンネルを
   前記２個の電源端子の一方に接続し、且つその第２電界
   効果トランジスタの制御電極を前記出力電界効果トラン
   ジスタの駆動信号を受信する駆動入力端子に接続してあ
   ることを特徴とする特許請求の範囲第２項記載の集積論
   理回路。 ４、前記電流源は、制御電極が駆動入力端子に接続され
   且つ導電チャンネルが前記第１及び第２電界効果トラン
   ジスタの直列接続と並列に接続された第３絶縁ゲート電
   界効果トランジスタを具えていることを特徴とする特許
   請求の範囲第３項記載の集積論理回路。 ５、前記電流源は互いに異なるスイッチオフ電圧を有す
   る複数個の並列配置の電流通路を具えていることを特徴
   とする特許請求の範囲第３又は４項記載の集積論理回路
   。 ６、前記出力電界効果トランジスタ又はｎチャンネル型
   であり、且つ前記電流源内の電界効果トランジスタはｐ
   チャンネル型であり、前記電流源は２個の電源電圧の正
   の方の電圧を受信する電源端子に接続してあることを特
   徴とする特許請求の範囲第３、４又は５項記載の集積論
   理回路。 ７、前記容量性負荷は、主電極が２個の電源電圧の正の
   方の電圧を受信する電源端子に接続され且つ制御電極が
   前記出力電界効果トランジスタの制御電極に接続された
   ｐチャンネル絶縁ゲート電界効果トランジスタを具えて
   いることを特徴とする特許請求の範囲第６項記載の集積
   論理回路。 ８、前記出力電界効果トランジスタはｐチャンネル型で
   あり、且つ前記電流源内の電界効果トランジスタはＮチ
   ャイネル型であり、前記電流源は２個の電源電圧の負の
   方の電圧を受信する電源端子に接続してあることを特徴
   とする特許請求の範囲第３、４又は５項記載の集積論理
   回路。 ９、前記容量性負荷は、主電極が２個の電源電圧の負の
   方の電圧を受信する電源端子に接続され且つ制御電極が
   前記出力電界効果トランジスタの制御電極に接続された
   Ｎチャンネル絶縁ゲート電界効果トランジスタを具えて
   いることを特徴とする特許請求の範囲第８項記載の集積
   論理回路。