KR100199435B1 - 승압전압 공급회로 - Google Patents

승압전압 공급회로 Download PDF

Info

Publication number
KR100199435B1
KR100199435B1 KR1019960006759A KR19960006759A KR100199435B1 KR 100199435 B1 KR100199435 B1 KR 100199435B1 KR 1019960006759 A KR1019960006759 A KR 1019960006759A KR 19960006759 A KR19960006759 A KR 19960006759A KR 100199435 B1 KR100199435 B1 KR 100199435B1
Authority
KR
South Korea
Prior art keywords
voltage
transistor
field effect
insulated gate
boosted
Prior art date
Application number
KR1019960006759A
Other languages
English (en)
Other versions
KR970003197A (ko
Inventor
껜이찌 까와사끼
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR970003197A publication Critical patent/KR970003197A/ko
Application granted granted Critical
Publication of KR100199435B1 publication Critical patent/KR100199435B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

본 발명은 승압전원으로부터 출력되는 승압전압을 소정의 회로에 공급하기 위한 승압전압 공급회로에 관한 것이며, 부하방전용 트랜지스터의 핫 캐리어에 의한 열화방지를 도모하기 위해 설치되는 내압보상용 트랜지스터의 핫캐리어에 의한 열화방지를 도모하여 신뢰성을 확보한다.
nMOS 트랜지스터(19)(내압보상용 트랜지스터)는 채널폭을 nMOS 트랜지스터(11)(부하방전용 트랜지스터)보다 크게 하여, 즉 전류구동능력을 nMOS 트랜지스터(11)보다 크게 하여, nMOS트랜지스터(11)=온으로 된 경우에 노드(14)의 전압을 노드(15)의 전압에 추종하여 하강시켜서 nMOS 트랜지스터(19)의 드레인·소스간에 승압전압 SVC가 인가하지 않도록 한다.

Description

승압전압 공급회로
제1도는 본 발명의 제1실시예의 승압전압 공급회로를 부하와 더불어 나타낸 회로도.
제2도는 본 발명의 제1실시예의 승압전압 공급회로의 동작을 나타낸 타임차트.
제3도는 본 발명의 제2실시예의 승압전압 공급회로를 부하와 더불어 나타낸 회로도.
제4도는 본 발명의 제2실시예의 승압전압 공급회로의 동작을 나타낸 타임차트.
제5도는 본 발명의 제3실시예의 승압전압 공급회로를 부하와 더불어 나타낸 회로도.
제6도는 본 발명의 제4실시예의 승압전압 공급회로를 부하와 더불어 나타낸 회로도.
제7도는 종래의 DRAM이 갖추고 있는 승압전압 공급회로의 일례를 부하와 더불어 나타낸 회로도.
제8도는 제7도에 나타낸 종래의 승압전압 공급회로의 동작을 나타낸 타임차트.
본 발명은 승압전원으로부터 출력되는 전원전압을 승압한 승압전압을 소정의 회로에 공급하기 위한 승압전압 공급회로에 관한 것이다.
근년에 반도체장치의 미세화에 수반하여 장치내의 트랜지스터의 내압이 적어지고 있으므로, 핫 캐리어(hot carrier)에 의한 트랜지스터의 열화문제가 중요시되고 있다.
특히 다이나믹 랜덤 액세스 메모리(이하 DRAM이라 한다)에서는 메모리 셀에 대한 데이터의 기입시에 전원전압 이상의 높은 전압을 필요로 하므로 승압전압이 필요하게 되나, 이 승압전원으로부터 출력되는 승압전압을 소정의 회로에 공급하기 위한 승압전압 공급회로에서는 핫 캐리어에 의한 트랜지스터의 열화는 심각한 문제가 된다.
제7도는 종래의 DRAM이 갖추고 있는 승압전압 공급회로의 일례를 부하와 더불어 나타낸 회로도이다.
제7도중에서 SVC는 승압전원으로부터 출력되는 전원전압 VCC를 승압한 승압전압, CTL은 고 레벨을 전원전압 VCC, 저 레벨을 접지전압 VSS로 하는 제어신호, 1은 승압전압 공급회로, 2는 승압전압 공급회로(1)의 부하이다.
또 승압전압 공급회로(1)에서 3은 제어신호 CTL의 고레벨 전압을 승압전압 SVC로 레벨변환하는 레벨변환회로이며, 4, 5는 pMOS 트랜지스터 6, 7은 nMOS 트랜지스터, 8은 인버터이다.
또 9는 승압전압 SVC를 부하(2)에 출력하는 출력회로이며, 10은 레벨변환회로(3)의 출력에 의해 온(도통), 오프(비도통)가 제어되는 부하충전용의 pMOS 트랜지스터, 11은 레벨변환회로(3)의 출력에 의해 온·오프가 제어되는 부하방전용의 nMOS 트랜지스터이다.
또 12는 nMOS 트랜지스터(11)가 온으로 된 경우에 nMOS 트랜지스터(11)의 드레인·소스간에 가해지는 전압을 완화하고, nMOS 트랜지스터(11)의 핫 캐리어에 의한 열화방지를 도모하기 위한 내압보상용의 nMOS 트랜지스터이며, 게이트에 전원전압 VCC가 인가된다.
또 제8도는 승압전압 공급회로(1)의 동작을 나타낸 타임차트이며, 제어신호 CTL의 전압파형, 노드(13)의 전압변화(레벨변화회로(3)의 출력의 변화), 노드(14)의 전압변화(출력회로(9)의 출력의 변화), 노드(15)의 전압변화를 나타내고 있다.
즉 이 승압전압 공급회로(1)에서는 제어신호 CTL=접지전압 VSS로 되어 있는 경우에는 인버터(8)의 출력=전원전압 VCC, pMOS 트랜지스터(4)=오프, pMOS 트랜지스터(5)=온이 되어, 노드(13)의 전압=승압전압 SVC로 되어 있다.
그 결과, 출력회로(9)에서는 pMOS 트랜지스터(10)=오프, nMOS 트랜지스터(11)=온이 되어, 노드(14, 15)의 전압=접지전압 VSS로 되어 있다.
이 상태로부터 제어신호 CTL=전원전압 VCC로 되면 레벨변환회로(3)에서는 인버터(8)의 출력=접지전압 VSS, pMOS 트랜지스터(4)=온, pMOS 트랜지스터(5)=오프가 되고, 노드(13)의 전압=접지전압 VSS로 된다.
그 결과, 출력회로(9)에서는 pMOS 트랜지스터(10)=온, nMOS 트랜지스터(11)=오프로 되고, pMOS 트랜지스터(10)를 통해서 부하(2)에 승압전압 SVC가 공급되어, 노드(14)의 전압=승압전압 SVC, 노드(15)의 전압=SVC-VTH(nMOS 트랜지스터(12)의 임계치전압)로 된다.
이 상태로부터 제어신호 CTL=접지전압 VSS로 되면 레벨변환회로(3)에서는 인버터(8)의 출력=전원전압 VCC, pMOS 트랜지스터(4)=오프, pMOS 트랜지스터(5)=온이 되어, 노드(13)의 전압=SVC로 된다.
그 결과, 출력회로(9)에서는 pMOS 트랜지스터(10)=오프, nMOS 트랜지스터(11)=온으로 되고, 부하(2)에 축적되어 있던 전하가 nMOS 트랜지스터(12, 11)를 통해서 방전되어, 노드(14)의 전압은 승압전압 SVC로부터 접지전압 VSS로 하강하고, 노드(15)의 전압은 VCC-VTH로부터 접지전압 VSS로 하강한다.
이 승압전압 공급회로(1)에서는 nMOS 트랜지스터(11)=온으로 되었을 경우에, nMOS 트랜지스터(12, 11)간에 축적되어 있던 전하는 nMOS 트랜지스터(11)에 의해 방전되어, 노드(15)의 전압은 즉시 접지전압 VSS로 하강하나, 노드(14)의 전압은 부하(2)의 용량이 클 경우에는 쉽사리 접지전압 VSS로 하강하지 않는다.
이 때문에 제8도에 나타낸 시각 T1에서는 nMOS 트랜지스터(12)의 드레인·소스간에 거의 승압전압 SVC가 인가되므로, nMOS 트랜지스터(11)의 핫 캐리어에 의한 열화방지를 도모하기 위하여 설치한 nMOS 트랜지스터(12)가 핫 캐리어에 의해 열화해버리는 문제점이 있었다.
특히 동기식 DRAM(synchronous DRAM)과 같은 고속 DRAM에서는 nMOS 트랜지스터(12)의 핫 캐리어에 의한 열화문제는 심각하여, 그 대책이 급선무로 되어 있다.
본 발명은 이와 같은 점에 비추어 부하방전용 트랜지스터의 핫 캐리어에 의한 열화방지를 도모하기 위해 설치되는 내압보상용 트랜지스터의 핫 캐리어에 의한 열화방지를 도모하여 신뢰성을 확보할 수 있도록 한 승압전압 공급회로를 제공하는 것을 목적으로 한다.
본 발명에 의한 승압전압 공급회로는 제1의 음 전극(ohmic electrode)을 승압전원에 접속하고, 제2의 음 전극을 승압전압 출력단에 접속하여, 승압전압 출력시에 도통하고, 승압전압 비출력시에 도통하지 않는 부하충전용 트랜지스터와, 제1의 음 전극을 승압전압 출력단에 접속하여, 승압전압 출력시나 승압전압 비출력시를 불문하고 도통하는 내압보상용 트랜지스터와, 제1의 음 전극을 내압보상용 트랜지스터의 제2의 음 전극에 접속하고, 제2의 음 전극을 접지하여, 승압전압 비출력시에 도통하고, 승압전압 출력시에 도통하지 않는 부하방전용 트랜지스터를 갖는 승압전압공급회로에 있어서, 내압보상용 트랜지스터는 그 전류구동 능력을 부하방전용 트랜지스터보다 크게 한 것이다.
본 발명에서는 부하충전용 트랜지스터=온, 부하방전용 트랜지스터=오프로 되는 경우에는 부하에 대한 충전이 이루어져서 승압전압 출력단의 전압=승압전압으로 된다.
이 상태로부터 부하충전용 트랜지스터=오프, 부하방전용 트랜지스터=온으로 되는 경우에는 부하에 축적되어 있는 전하는 내압보상용 트랜지스터 및 부하방전용 트랜지스터를 통해서 방전되어, 승압전압 출력단의 전압=접지전압으로 된다.
이 경우에 내압보상용 트랜지스터는 그 전류구동능력이 부하방전용 트랜지스터보다 크게 되어 있으므로 내압보상용 트랜지스터의 제2의 음 전극의 전압은 비교적 완만하게 하강함과 동시에, 승압전압 출력단의 전압은 내압보상용 트랜지스터의 제2의 음 전극의 전압에 추종하여 하강하게 되어, 내압보상용 트랜지스터의 제1, 제2의 음 전극간에 승압전압이 인가되는 일은 없다.
[실시예]
이하, 제1도∼제6도를 참조하여 본 발명의 제1실시예∼제4실시예에 대해 설명한다. 그리고 제1도, 제3도, 제5도, 제6도에서 제7도에 대응하는 부분에는 동일 부호를 붙이고, 그 중복 설명은 생략한다.
제1실시예 ‥제1도, 제2도
제1도는 본 발명의 제1실시예의 승압전압 공급회로를 부하와 더불어 나타낸 회로도이며, 제1도중의 17은 제1실시예의 승압전압 공급회로이다.
이 제1실시예의 승압전압 공급회로(17)는 제7도에 나타낸 종래의 승압전압 공급회로(1)가 설치되는 출력회로(9)와 구성이 다른 출력회로(18)를 설치하고, 기타는 제7도에 나타낸 종래의 승압전압 공급회로(1)와 마찬가지로 구성한 것이다.
여기서 출력회로(18)는 nMOS 트랜지스터(11)의 핫 캐리어에 의한 열화방지를 도모하기 위한 내압보상용의 nMOS 트랜지스터로서, 소스·드레인의 대향 길이, 즉 채널 폭을 nMOS 트랜지스터(11)보다 크게 한 nMOS 트랜지스터(19)를 설치하고, 기타는 제7도에 나타낸 종래의 승압전압 공급회로(1)가 설치되는 출력회로(9)와 마찬가지로 구성한 것이다.
또 제2도는 제1실시예의 승압전압 공급회로(17)의 동작을 나타낸 타임차트이며, 제어신호 CTL의 전압파형, 노드(13)의 전압변화(레벨변환회로(3)의 출력의 변화), 노드(14)의 전압변화(출력회로(18)의 출력의 변화), 노드(15)의 전압변화를 나타내고 있다.
즉 이 제1실시예의 승압전압 공급회로(17)에서는 제어신호 CTL=접지전압 VSS로 되어 있는 경우에는 인버터(8)의 출력=전원전압 VCC, pMOS 트랜지스터(4)=오프, pMOS 트랜지스터(5)=온이 되어, 노드(13)의 전압=승압전압 SVC로 되어 있다.
그 결과, 출력회로(18)에서는 pMOS 트랜지스터(10)=오프, nMOS 트랜지스터(11)=온이 되어, 노드(14, 15)의 전압=접지전압 VSS로 되어 있다.
이 상태로부터 제어신호 CTL=전원전압 VCC로 되면 레벨변환회로(3)에서는 인버터(8)의 출력=접지전압 VSS, pMOS 트랜지스터(4)=온, pMOS 트랜지스터(5)=오프가 되어, 노드(13)의 전압=접지전압 VSS로 된다.
그 결과, 출력회로(18)에서는 pMOS 트랜지스터(10)=온, nMOS 트랜지스터(11)=오프로 되고, pMOS 트랜지스터(10)를 통해서 부하(2)에 승압전압 SVC가 공급되어, 노드(14)의 전압=승압전압 SVC, 노드(15)의 전압=SVC-VTH(nMOS 트랜지스터(19)의 임계치전압)로 된다.
이 상태로부터 제어신호 CTL=접지전압 VSS로 되면 레벨변환회로(3)에서는 인버터(8)의 출력=전원전압 VCC, pMOS 트랜지스터(4)=오프, pMOS 트랜지스터(5)=온이 되어, 노드(13)의 전압=승압전압 SVC로 된다.
그 결과, 출력회로(18)에서는 pMOS 트랜지스터(10)=오프, nMOS 트랜지스터(11)=온으로 되고, 부하(2)에 축적되어 있던 전하가 nMOS 트랜지스터(19, 11)를 통해서 방전되어, 노드(14)의 전압은 승압전압 SVC로부터 접지전압 VSS로 하강하고, 노드(15)의 전압은 VCC-VTH로부터 접지전압 VSS로 하강한다.
여기서 nMOS 트랜지스터(19)는 그 채널 폭을 nMOS 트랜지스터(11)보다 크게 하여, 그 전류구동능력을 nMOS 트랜지스터(11)보다 크게 하고 있으므로 nMOS 트랜지스터(11)=온으로 된 경우에 노드(15)에는 nMOS 트랜지스터(11)에 의해 접지측으로 빠져나가는 전하와 동등의 전하가 nMOS 트랜지스터(19)에 의해 공급된다.
그 결과, 노드(15)의 전압은 비교적 완만하게 하강함과 동시에 노드(14)의 전압은 노드(15)의 전압에 추종하여 하강하게 되어, nMOS 트랜지스터(19)의 드레인·소스간에 승압전압 SVC가 인가되는 일은 없다.
따라서 이 제1실시예의 승압전압 공급회로에 의하면 nMOS 트랜지스터(11)의 핫 캐리어에 의한 열화방지를 도모하기 위하여 설치되는 nMOS 트랜지스터(19)의 핫 캐리어에 의한에 의한 열화방지를 도모하여 신뢰성을 확보할 수가 있다.
제2실시예‥제3도, 제4도
제3도는 본 발명의 제2실시예의 승압전압 공급회로를 부하와 더불어 나타낸 회로도이며, 제3도중의 21은 제2실시예의 승압전압 공급회로이다.
이 제2실시예의 승압전압 공급회로(21)는 제7도에 나타낸 종래의 승압전압 공급회로(1)가 설치되는 출력회로(9)와 구성이 다른 출력회로(22)를 설치하고, 기타는 제7도에 나타낸 종래의 승압전압 공급회로(1)와 마찬가지로 구성한 것이다.
이 출력회로(22)는 부하방전용의 nMOS 트랜지스터로서 nMOS 트랜지스터(23, 24)를 설치함과 동시에 nMOS 트랜지스터(24)의 게이트전압을 제어하는 저항(25)를 설치하고, 기타는 제7도에 나타낸 종래의 승압전압 공급회로(1)가 설치되는 출력회로(9)와 마찬가지로 구성한 것이다.
여기서 nMOS 트랜지스터(23)는 그 채널 폭을 nMOS 트랜지스터(12)보다 작게 하여, 전류구동능력을 nMOS 트랜지스터(12)보다 작게하는 것이며, 드레인은 nMOS 트랜지스터(12)의 소스에 접속되고, 게이트는 노드(13)에 접속되고, 소스는 접지되어 있다.
또 nMOS 트랜지스터(24)는 그 채널 폭을 nMOS 트랜지스터(23)보다 크게 하여, 전류구동능력을 nMOS 트랜지스터(23)보다 크게하는 것이며, 드레인은 nMOS 트랜지스터(12)의 소스에 접속되고, 게이트는 저항(25)을 통해서 노드(13)에 접속되고, 소스는 접지되어 있다.
또 제4도는 제2실시예의 승압전압 공급회로(21)의 동작을 나타낸 타임차트이며, 제어신호 CTL의 전압파형, 노드(13)의 전압변화(레벨변환회로(3)의 출력의 변화), 노드(14)의 전압변화(출력회로(22)의 출력의 변화), 노드(15)의 전압변화를 나타내고 있다.
즉 이 제2실시예의 승압전압 공급회로(21)에서는 제어신호 CTL=접지전압 VSS로 되어 있는 경우에는 인버터(8)의 출력=전원전압 VCC, pMOS 트랜지스터(4)=오프, pMOS 트랜지스터(5)=온이 되어, 노드(13)의 전압=승압전압 SVC로 되어 있다.
그 결과, 출력회로(22)에서는 pMOS 트랜지스터(10)=오프, nMOS 트랜지스터(23, 24)=온이 되어, 노드(14, 15)의 전압=접지전압 VSS로 되어 있다.
이 상태로부터 제어신호 CTL=전원전압 VCC로 되면 레벨변환회로(3)에서는 인버터(8)의 출력=접지전압 VSS, pMOS 트랜지스터(4)=온, pMOS 트랜지스터(5)=오프가 되어, 노드(13)의 전압=접지전압 VSS로 된다.
그 결과, 출력회로(22)에서는 pMOS 트랜지스터(10)=온, nMOS 트랜지스터(23, 24)=오프로 되고, pMOS 트랜지스터(10)를 통해서 부하(2)에 승압전압 SVC가 공급되어, 노드(14)의 전압=승압전압 SVC, 노드(15)의 전압=VCC-VTH(nMOS 트랜지스터(12)의 임계치전압)로 된다.
이 상태로부터 제어신호 CTL=접지전압 VSS로 되면 레벨변환회로(3)에서는 인버터(8)의 출력=전원전압 VCC, pMOS 트랜지스터(4)=오프, pMOS 트랜지스터(5)=온이 되어, 노드(13)의 전압=승압전압 SVC로 된다.
이 노드(13)의 승압전압 SVC는 pMOS 트랜지스터(10) 및 nMOS 트랜지스터(23)의 게이트에는 즉시 인가되나, nMOS 트랜지스터(24)에는 저항(25)에 의해 지연되어 인가된다.
그 결과, 출력회로(22)에서는 우선 pMOS 트랜지스터(10)=오프, nMOS 트랜지스터(23)=온으로 되고, 부하(2)에 축적되어 있던 전하가 nMOS 트랜지스터(12, 23)를 통해서 방전되기 시작하여, 노드(14)의 전압은 승압전압 SVC로부터 접지전압 VSS를 향하여 하강하고, 노드(15)의 전압은 VCC-VTH로부터 접지전압 VSS를 향하여 하강한다.
그 후에 nMOS 트랜지스터(24)=온으로 되고, 부하(2)에 잔존하고 있는 전하가 nMOS 트랜지스터(12, 24)를 통해서 방전되어, 노드(14)의 전압은 접지전압 VSS로 하강하고, 노드(15)의 전압은 접지전압 VSS로 하강한다.
여기서 nMOS 트랜지스터(23)는 그 채널 폭을 nMOS 트랜지스터(12)보다 작게 하여, 그 전류구동능력을 nMOS 트랜지스터(12)보다 작게 하고 있으므로 nMOS 트랜지스터(23)=온으로 된 경우에 노드(15)에는 nMOS 트랜지스터(23)에 의해 접지측으로 빠져나가는 전하와 동등의 전하가 nMOS 트랜지스터(12)에 의해 공급된다.
그 결과, 노드(15)의 전압은 비교적 완만하게 하강함과 동시에 노드(14)의 전압은 노드(15)의 전압에 추종하여 하강하게 되어, nMOS 트랜지스터(12)의 드레인·소스간에 승압전압 SVC가 인가되는 일은 없다.
따라서 이 제2실시예의 승압전압 공급회로에 의하면 nMOS 트랜지스터(23)의 핫 캐리어에 의한 열화방지를 도모하기 위하여 설치되는 nMOS 트랜지스터(12)의 핫 캐리어에 의한 열화방지를 도모하여 신뢰성을 확보할 수가 있다.
여기서, nMOS 트랜지스터(23)는 그 채널 폭을 nMOS 트랜지스터(12)보다 작게 하여, 그 전류구동능력을 nMOS 트랜지스터(12)보다 작게 하고 있으므로, nMOS 트랜지스터(12, 23)에 의한 방전은 그 속도가 지연되게 된다.
그러나, nMOS 트랜지스터(24)는 그 채널 폭을 nMOS 트랜지스터(23)보다 크게 하여, 그 전류구동능력을 nMOS 트랜지스터(23)보다 크게 하고 있으므로, nMOS 트랜지스터(12, 24)에 의한 방전의 속도는 nMOS 트랜지스터(12, 23)에 의한 방전의 속도보다 빠르게 된다.
그리고 이 제2실시예의 승압전압 공급회로(21)에서는 방전시에는 우선 nMOS 트랜지스터(12, 23)에 의한 방전을 도중까지 시키고, 노드(14)의 전압이 어느 정도 내려간 후에 nMOS 트랜지스터(12, 24)에 의한 방전을 시키도록 하고 있으므로, 채널 폭을 nMOS 트랜지스터(12)보다 작게 하는 nMOS 트랜지스터(23)를 설치하는데 따른 방전시간의 지연을 짧게 할 수가 있다.
제3실시예‥제5도
제5도는 본 발명의 제3실시예의 승압전압 공급회로를 부하와 더불어 나타낸 회로도이며, 제5도중의 27은 제3실시예의 승압전압 공급회로이다.
이 제3실시예의 승압전압 공급회로(27)는 제7도에 나타낸 종래의 승압전압 공급회로(1)가 설치되는 출력회로(9)와 구성이 다른 출력회로(28)를 설치하고, 기타는 제7도에 나타낸 종래의 승압전압 공급회로(1)와 마찬가지로 구성한 것이다.
여기서 출력회로(28)는 승압전원과 VCC전원 사이에 승압전압 SVC를 분압하는 저항(29, 30)으로 된 분압회로를 설치하고, nMOS 트랜지스터(12)의 게이트에 승압전압 SVC보다 낮고, 전원전압 VCC보다 높은 전압을 공급하여, nMOS 트랜지스터(12)의 전류구동능력을 nMOS 트랜지스터(11)보다 크게 하도록 한 것이다.
그 결과, nMOS 트랜지스터(11)=온으로 된 경우에는 노드(15)의 전압은 완만하게 하강함과 동시에, 노드(14)의 전압은 노드(15)의 전압에 추종하여 하강하게 되어, nMOS 트랜지스터(12)의 드레인·소스간에 승압전압 SVC이 인가되는 일은 없다.
따라서 이 제3실시예의 승압전압 공급회로(27)에 의하면 nMOS 트랜지스터(11)의 핫 캐리어에 의한 열화방지를 도모하기 위해 설치되는 nMOS 트랜지스터(12)의 핫 캐리어에 의한 열화방지를 도모하여 신뢰성을 확보할 수가 있다.
그리고 이 제3실시예에서도 제2실시예의 경우와 같이 nMOS 트랜지스터(24) 및 저항(25)을 부가하여도 좋으며, 그렇게 하는 경우에는 방전시간의 단축을 도모할 수가 있다.
제4실시예‥제6도
제6도는 본 발명의 제4실시예의 승압전압 공급회로를 부하와 더불어 나타낸 회로도이며, 제6도중의 33은 제4실시예의 승압전압 공급회로이다.
이 제4실시예의 승압전압 공급회로(33)는 제7도에 나타낸 종래의 승압전압 공급회로(1)가 설치되는 출력회로(9)와 구성이 다른 출력회로(34)를 설치하고, 기타는 제7도에 나타낸 종래의 승압전압 공급회로(1)와 마찬가지로 구성한 것이다.
여기서 출력회로(34)는 nMOS 트랜지스터(11)의 게이트를 노드(13)에 접속하지 않고 인버터(8)의 출력단에 접속하며, 기타는 제7도에 나타낸 출력회로(9)와 마찬가지로 구성한 것이다.
이 제4실시예에서는 nMOS 트랜지스터(11)가 온이 되는 경우에는 nMOS 트랜지스터(11)의 게이트에 전원전압 VCC가 인가되므로, nMOS 트랜지스터(11)의 전류구동능력은 nMOS 트랜지스터(12)보다 적어진다.
그 결과, nMOS 트랜지스터(11)=온으로 된 경우에는 노드(15)의 전압은 완만하게 하강함과 동시에, 노드(14)의 전압은 노드(15)의 전압에 추종하여 하강하게 되어, nMOS 트랜지스터(12)의 드레인·소스간에 승압전압 SVC이 인가되는 일은 없다.
따라서 이 제4실시예의 승압전압 공급회로(33)에 의하면 nMOS 트랜지스터(11)의 핫 캐리어에 의한 열화방지를 도모하기 위해 설치되는 nMOS 트랜지스터(12)의 핫 캐리어에 의한 열화방지를 도모하여 신뢰성을 확보할 수가 있다.
그리고 이 제4실시예에서도 제2실시예의 경우와 같이 nMOS 트랜지스터(24) 및 저항(25)을 부가하여도 좋으며, 그렇게 하는 경우에는 방전시간의 단축을 도모할 수가 있다.
이상과 같이 본 발명에 의하면 내압보상용 트랜지스터의 전류구동능력을 부하방전용 트랜지스터보다 크게 함으로써 부하방전용 트랜지스터가 온으로 된 경우에 내압보상용 트랜지스터와 부하방전용 트랜지스터간의 접속점의 전압은 비교적 완만하게 하강함과 동시에, 승압전압 출력단의 전압은 내압보상용 트랜지스터와 부하방전용 트랜지스터간의 접속점의 전압에 추종하여 하강하게 되어, 내압보상용 트랜지스터의 제1, 제2의 음 전극간에 승압전압이 인가되는 일이 없으므로, 내압보상용 트랜지스터의 핫 캐리어에 의한 열화방지를 도모하여 신뢰성을 확보할 수가 있다.

Claims (12)

  1. 제1의 음 전극을 승압전압 출력단에 접속하고, 제2의 음 전극에 전원전압을 승압한 승압전압을 공급하여, 승압전압 출력시에 도통하고, 승압전압 비출력시에 도통하지 않는 부하충전용 트랜지스터와, 제1의 음 전극을 상기 승압전압 출력단에 접속하여, 승압전압 출력시나 승압전압 비출력시를 불문하고 도통하는 내압보상용 트랜지스터와, 제1의 음 전극을 상기 내압보상용 트랜지스터의 제2의 음전극에 접속하고, 제2의 음 전극을 접지하여, 승압전압 비출력시에 도통하고, 승압전압 출력시에 도통하지 않는 부하방전용 트랜지스터를 갖는 승압전압 공급회로에 있어서, 상기 내압보상용 트랜지스터는 그 전류구동능력을 상기 부하방전용 트랜지스터보다 크게 한 것을 특징으로 하는 승압전압 공급회로.
  2. 제1항에 있어서, 내압보상용 트랜지스터는 그 채널폭을 상기 부하방전용 트랜지스터보다 크게 한 것을 특징으로 하는 승압전압 공급회로.
  3. 제1항에 있어서, 상기 내압보상용 트랜지스터의 제어전극에 전원전압보다 높고, 승압전압보다 낮은 전압이 인가되는 것을 특징으로 하는 승압전압 공급회로.
  4. 제1항에 있어서, 상기 부하방전용 트랜지스터는 도통시에 제어전극에 전원전압이 인가됨으로써, 상기 내압보상용 트랜지스터는 그 전류구동능력을 상기 부하방전용 트랜지스터보다 크게 하는 것을 특징으로 하는 승압전압 공급회로.
  5. 제2항∼제4항중 어느 한항에 있어서, 제1의 음 전극을 상기 내압보상용 트랜지스터의 제2의 음 전극에 접속하고, 제2의 음 전극을 접지하여, 채널 폭을 상기 부하방전용 트랜지스터의 채널 폭보다 크게 하고, 상기 부하방전용 트랜지스터에 지연하여 부하방전동작을 시키도록 제어되는 부하방전용 트랜지스터를 부가한 것을 특징으로 하는 승압전압 공급회로.
  6. 제1항, 제2항, 또는 제3항에 있어서, 상기 부하충전용 트랜지스터는 제어전극에 접지전압 또는 승압전압이 인가되는 p채널절연게이트형 전계효과 트랜지스터이며, 상기 내압보상용 트랜지스터는 n채널절연게이트형 전계효과 트랜지스터이며, 상기 부하방전용 트랜지스터는 제어전극에 승압전압 또는 접지전압이 인가되는 n채널절연게이트형 전계효과 트랜지스터인 것을 특징으로 하는 승압전압 공급회로.
  7. 제4항에 있어서, 상기 부하충전용 트랜지스터는 제어전극에 접지전압 또는 승압전압이 인가되는 p채널절연게이트형 전계효과 트랜지스터이며, 상기 내압보상용 트랜지스터는 n채널절연게이트형 전계효과 트랜지스터이며, 상기 부하방전용 트랜지스터는 제어전극에 전원전압 또는 접지전압이 인가되는 n채널절연게이트형 전계효과 트랜지스터인 것을 특징으로 하는 승압전압 공급회로.
  8. 제5항에 있어서, 상기 부하충전용 트랜지스터는 제어전극에 접지전압 또는 승압전압이 인가되는 p채널절연게이트형 전계효과 트랜지스터이며, 상기 내압보상용 트랜지스터는 n채널절연게이트형 전계효과 트랜지스터이며, 상기 부하방전용 트랜지스터는 제어전극에 승압전압 또는 접지전압이 인가되는 n채널절연게이트형 전계효과 트랜지스터이며, 상기 부가된 부하방전용 트랜지스터는 제어전극에 승압전압 또는 접지전압이 인가되는 n채널절연게이트형 전계효과 트랜지스터인 것을 특징으로 하는 승압전압 공급회로.
  9. 제6항에 있어서, 고레벨을 전원전압, 저레벨을 접지전압으로 하는 제1의 제어신호를 고 레벨을 승앙전압, 저레벨을 접지전압으로 하는 제2의 제어신호로 레벨변환하는 레벨변환회로를 가지며, 상기 제2의 제어신호가 출력되는 상기 레벨변환회로의 제어신호 출력단을 상기 부하충전용 트랜지스터 및 상기 부하방전용 트랜지스터의 제어전극에 접속한 것을 특징으로 하는 승압전압 공급회로.
  10. 제7항에 있어서, 고 레벨을 전원전압, 저 레벨을 접지전압으로 하는 제1의 제어신호를 고 레벨을 승압전압, 저 레벨을 접지전압으로 하는 제2의 제어신호로 레벨변환하는 레벨변환회로를 가지며, 상기 제2의 제어신호가 출력되는 상기 레벨변환회로의 제어신호 출력단을 상기 부하충전용 트랜지스터에 접속함과 동시에, 상기 제1의 제어신호를 반전한 제3의 제어신호를 상기 부하방지용 트랜지스터의 제어전극에 인가하는 것을 특징으로 하는 승압전압 공급회로.
  11. 제8항에 있어서, 고 레벨을 전원전압, 저 레벨을 접지전압으로 하는 제1의 제어신호를 고 레벨을 승압전압, 저 레벨을 접지전압으로 하는 제2의 제어신호로 레벨변환하는 레벨변환회로를 가지며, 상기 제2의 제어신호가 출력되는 상기 레벨변환회로의 제어신호 출력단을 상기 부하충전용 트랜지스터 및 상기 부하방전용 트랜지스터의 제어전극에 접속함과 동시에, 상기 제어신호 출력단을 지연소자를 통해서 상기 부가된 부하방전용 트랜지스터에 접속한 것을 특징으로 하는 승압전압 공급회로.
  12. 제9항 또는 제10항 또는 제11항에 있어서, 상기 레벨변환회로는 제1의 음 전극에 승압전압이 인가되는 제1, 제2의 p채널절연게이트형 전계효과 트랜지스터와, 제1의 음 전극을 상기 제1의 p채널절연게이트형 전계효과 트랜지스터의 제2의 음 전극 및 상기 제2의 p채널절연게이트형 전계효과 트랜지스터의 제어전극에 접속하여, 제어전극에 전원전압이 인가되고, 제2의 음 전극에 상기 제1의 제어신호가 인가되는 제1의 n채널절연게이트형 전계효과 트랜지스터와, 제1의 음 전극을 상기 제2의 p채널절연게이트형 전계효과 트랜지스터의 제2의 음 전극 및 상기 상기 제1의 p채널절연게이트형 전계효과 트랜지스터의 제어전극에 접속하여, 제어전극에 전원전압이 인가되는 제2의 n채널절연게이트형 전계효과 트랜지스터와, 출력단을 상기 제2의 n채널절연게이트형 전계효과 트랜지스터의 제2의 음 전극에 접속하고, 입력단에 상기 제1의 제어신호가 인가되는 인버터를 가지며, 상기 제2의 p채널절연게이트형 전계효과 트랜지스터의 제2의 음 전극에서 상기 제2의 제어신호를 얻을 수 있게 되어 있는 것을 특징으로 하는 승압전압 공급회로.
KR1019960006759A 1995-06-19 1996-03-13 승압전압 공급회로 KR100199435B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP15122795A JP3890614B2 (ja) 1995-06-19 1995-06-19 昇圧電圧供給回路
JP95-151227 1995-06-19

Publications (2)

Publication Number Publication Date
KR970003197A KR970003197A (ko) 1997-01-28
KR100199435B1 true KR100199435B1 (ko) 1999-06-15

Family

ID=15514029

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006759A KR100199435B1 (ko) 1995-06-19 1996-03-13 승압전압 공급회로

Country Status (3)

Country Link
US (1) US5670909A (ko)
JP (1) JP3890614B2 (ko)
KR (1) KR100199435B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6025751A (en) * 1997-10-08 2000-02-15 Silicon Magic Corporation Self-bootstrapping word-line driver circuit and method
JP2001351383A (ja) 2000-06-07 2001-12-21 Mitsubishi Electric Corp 半導体集積回路装置
JP4421365B2 (ja) 2004-04-21 2010-02-24 富士通マイクロエレクトロニクス株式会社 レベル変換回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4570244A (en) * 1980-07-28 1986-02-11 Inmos Corporation Bootstrap driver for a static RAM
US4689496A (en) * 1985-03-27 1987-08-25 Ncr Corporation Two clock boot circuit
US4689495A (en) * 1985-06-17 1987-08-25 Advanced Micro Devices, Inc. CMOS high voltage switch
JPH0192992A (ja) * 1987-10-02 1989-04-12 Matsushita Electric Ind Co Ltd センスアンプ回路

Also Published As

Publication number Publication date
KR970003197A (ko) 1997-01-28
US5670909A (en) 1997-09-23
JP3890614B2 (ja) 2007-03-07
JPH097371A (ja) 1997-01-10

Similar Documents

Publication Publication Date Title
EP0284356B1 (en) A data output circuit
US4321661A (en) Apparatus for charging a capacitor
US4825099A (en) Feedback-controlled current output driver having reduced current surge
US4704547A (en) IGFET gating circuit having reduced electric field degradation
EP0382929A2 (en) Voltage regulator circuit
KR20010071855A (ko) 고전압 레벨 허용 트랜지스터 회로
US6266276B1 (en) Non-volatile semiconductor memory device and internal operation method for said non-volatile semiconductor memory device
US4443714A (en) Semiconductor buffer circuit having compensation for power source fluctuation
US3937983A (en) Mos buffer circuit
US5278798A (en) Semiconductor memory device
JP2704459B2 (ja) 半導体集積回路装置
KR0183489B1 (ko) 반도체 장치
EP0727869B1 (en) Booster
US5786723A (en) Voltage switching circuit for a semiconductor memory device
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
KR100199435B1 (ko) 승압전압 공급회로
US20210351177A1 (en) Semiconductor device
US6812774B2 (en) Method and apparatus for generating a high voltage
US5059816A (en) High speed booster circuit
CA1252520A (en) High reliability complementary logic
US5530672A (en) Integrated circuit for operation with plural supply voltages
JP4380846B2 (ja) 昇圧装置
JP5226474B2 (ja) 半導体出力回路
KR100432985B1 (ko) 상승된출력전압을발생시키기위한회로
EP0647944A2 (en) Output circuit for multibit-outputting memory circuit

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160218

Year of fee payment: 18

EXPY Expiration of term