JPS632421A

JPS632421A - 位相調整回路

Info

Publication number: JPS632421A
Application number: JP62150077A
Authority: JP
Inventors: ロベルト・ヴィスカルディ; シルヴァーノ・ゴルナーチ; シルヴァーノ・コッチェッチ
Original assignee: SGS Microelettronica SpA
Current assignee: STMicroelectronics SRL
Priority date: 1986-06-18
Filing date: 1987-06-16
Publication date: 1988-01-07
Also published as: GB2193399A; GB8713550D0; GB2193399B; IT8620837A0; FR2600472A1; DE3719876A1; DE3719876C2; US4837464A; IT1204395B; FR2600472B1

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、特にデータディスプレイにおける水平位相
調整のための位相調整回路に関するものである。

既知のように、コンピュータにより給送されるデータの
デイスプレィの分野において、垂直および水平の両方の
同期信号は異なる型式のコンピュータから生じ、そのた
めビデオ信号に関する同期信号の持続期間および位相に
関して統一された標準がない。

したがって、特定のデータディスプレイが異なる型式の
コンピュータと一致することが可能な装置を提供するこ
とが必要である。特に、この種の調整装置は、データデ
ィスプレイのスクリーン上で正確にセンタリングされた
フレーム画像を得るために、同期信号およびビデオ信号
の活性前面間の位相差を回復することが可能でなければ
ならない。特に、この位相差は、データディスプレイの
駆動エレメントの作用によりダイナミック構成要素を、
かつ同期信号とビデオ信号との間の固定された位相差を
回復するためのスタティック構成要素の両方を有する。

調整装置は既に知られていて、コンピュータとデータデ
ィスプレイとの間に挾まれ、この位相差を部分的に補償
することが可能である。特に、既知の位相調整装置は、
コンピュータにより発生される基準信号および同期信号
を受取り、かつ定常状態で外部同期信号と同期される三
角（鋸）波を発生することが可能な位相ロック段を含む
。回路は、三角波形を受取りかつデイスプレィの行駆動
システムに与えられた一連の矩形パルスを出力で与える
ことが可能な水平パルス形ブロックをさらに含む。典型
的にはトランジスタを含むこの駆動システムは順に電圧
を発生し、それは適当に四角形にされ、かつ駆動システ
ム自体により生じられる任意の位相シフトを補償するよ
うに、位相ロック段および第２の基準電圧により発生さ
れる三角信号もまた受取る位相比較器に与えられる。こ
の目的のために、位相比較器は方形波発生器により生じ
られるパルスに先行するように、それに給送される出力
信号を発生する。さらに、コンピュータにより与えられ
る同期信号とビデオ信号との間の任意のスタティック位
相差を回復するために、同期信号に関して出力パルスを
先行させまたは遅延させるように矩形波形発生器に作用
し、かつその基準電圧を変化させることが可能な電位差
計システムが提供される。既知のシステムのより詳細な
回路図は、第１図に例として例示される。

この既知の装置は現在、広範囲にわたって利用されるが
、しかしながら、存在する位相差が成るレベルを超える
ときそれを回復することが不可能であるために不利な点
がないわけではない。特に、実際、処理された信号の期
間のほぼ８分の１以上の位相差を回復することは不可能
になる。

したがってこの発明のねらいは、特に同期信号とビデオ
信号との間に広範囲にわたる位相調整を与え、かつ異な
る型式のコンピュータにより生じられるスタティック差
および用いられるデイスプレィの駆動構成要素に関連の
ダイナミックシフトの両方のために位相差を補償するこ
とが可能な、データディスプレイにおける水平位相調整
のための位相調整回路を提供することである。

この狙いの範囲内では、この発明の特定の目的は、確実
に動作し、かつ処理された信号期間の半分以上の高いス
タティック差に対してさえも優れたダイナミック位相補
償を常に確実にすることが可能な位相調整回路を提供す
ることである。

この発明のさらに他の目的は、概念的には簡単でありか
つ現在用いられる方法を用いて製造され得て、特に容易
に集積化されかつその価格が既知の装置と同じ範囲内に
ある位相調整回路を提供することである。

上記の狙いおよび目的は、この発明により、特にデータ
ディスプレイにおける水平位相調整のための位相調整回
路により達成され、それは以下のものを含む、すなわち
第１の基準信号および同期信号を入力で受取り、かつ前
記同期信号と位相相互関連の三角信号を出力で発生する
位相ロック段と、前記三角信号を入力で受取り、かつ矩
形波形信号を出力で与える矩形波形発生器と、前記矩形
波形信号を受取りかつ周期的制御信号を発生する駆動エ
レメントと、前記三角信号および前記周期的制御信号な
らびに第２の基準信号を入力で受取り、かつ前記駆動エ
レメントにより生じられるダイナミック位相差を補償す
るための補償信号を出力で発生する位相比較器とを含み
、前記補償信号は前記矩形波形発生器に給送され、前記
入力同期信号と前記周期的制御信号との間のスタティッ
ク位相差を補償するために、前記基準信号の少なくとも
１個がプリセット可能な最小値と最大値との間で可変的
であることを特徴とする。

さらなる特徴および利点は、添付の図面において非制限
的例としてのみ例示された２つの好ましいが排他的でな
い実施例の説明から明らかになる。

先行技術により特徴づけられる不利な点を解決するこの
発明および態様を理解するために、第１図に例示された
既知の調整器がまず述べられる。

この図面を参照すると、既知の位相調整器は一般に、位
相ロック段５０、矩形パルスシェーパまたは発生器３８
、位相比較器２８および駆動エレメント２２を含む。詳
細には、位相ロック段５゜は、１対の入力６および７、
ならびにたとえばコンピュータにより与えられる外部同
期信号５ＹＮＣを受取る可能化入力ＥＮを有する第１の
位相比較器１を含む。位相比較器ｌの正の入力６は、第
１の固定基準電圧Ｖ、ｌに接続され、またその負のまた
は反転入カフは電流制御発振器２の出力でライン５に接
続され、そのため同期信号が到達すると、位相比較器１
は入力６の基準信号を、入カフで与えられた三角または
側波形と比較し、がっ比較の結果により、その周波数を
変化させかつ外部コンピュータにより与えられた水平同
期信号で発振器２がロックされたままになるように、出
力３で与えられかつ構成要素８によりフィルタリングさ
れ、発振器２に与えられる信号を発生する。

出力５で与えられた三角信号はさらに、三角波形信号と
同期された矩形波形信号を、かつそれゆえに外部同期信
号を発生する水平パルスシェーバ３８に与えられ、この
矩形波形は、この場合誘導子２５に接続されたトランジ
スタ２２を含むデイスプレィ駆動システムに与えられる
。パルスシェーパ３８の矩形パルスは、駆動するために
所要のＯＮ（飽和）状態とＯＦＦ状態との間で交互にト
ランジスタ２２のスイッチングを生じる。その結果、ト
ランジスタ２２のコレクタはトランジスタ２２のスイッ
チング状態に相互関連の電圧信号を示す。

この信号（フライバック信号）は、トランジスタ２２の
異なる記憶時間のため、同期信号に関する位相差を有し
得る。これらの位相差を補償するために、トランジスタ
２２のコレクタ上でとられるフライバック信号はそれか
ら、その可能化入力ＥＮで第２の位相比較器２８に与え
られる。この比較器２８はさらに、反転入力２９で発振
器２により発生される三角波形信号を、かつ比較器の正
の入力３０に与えられる第２の固定基１＄電圧ＶＲ２を
受取る。したがって、比較器２８はフライバックパルス
を検出して、発振器２により発生される三角信号を固定
基準電圧ＶＲ２と比較し、かつコンデンサ３７により適
当にフィルタリングされ、こうして位相エラーを補償す
るのに適当な時間だけ、発生された矩形パルスを進める
かまたは遅延させるシェーバブロック３８の入力に与え
られる位相差に相互関連のエラー信号を出力で与える。

さらに、コンピュータにより発生される同期信号とビデ
オ信号との間の位相差によるスタティック位相エラーを
回復するために、スタティック調整もまた与えられ１．
それはシェーバ３８の入力で基準電圧を低下させるかま
たは高め、かつこうして同期信号に関して駆動パルスの
進みまたは遅延を達成するように、コンデンサ３７に向
かう正のまたは負の電流を注入するように電位差計３２
により得られる。

既知の装置の動作およびその限界をより良く理解するた
めに、第２図ないし第５図で例示された波形を参照する
べきである。詳細には、第２ａ図、第２ｂ図および第２
Ｃ図は、発振器２により発生された入力同期信号と三角
波形信号との間の３つの異なる位相関係における、比較
器１の出力で与えられた信号の作用を例示する。詳細に
は、工。

は発振器２により与えられる三角信号を示し、■８．は
比較器１の入力６で与えられる基準電圧を示し、５ＹＮ
Ｃはコンピュータにより与えられる外部パルスを示す。

第２ａ図の例では、比較器１を可能化する同期パルスが
受取られるとき、三角信号は基準電圧より大きく、その
ため構成要素８を介して、それ自体の周波数を増加させ
る発振器２に与えられるエラー電流を発生するように、
比較器１の出力での信号Ｉ２は負である。第２ｂ図の場
合、基準電圧ＶＲＩと工、との間の均等性は同期パルス
が到達すると生じ、発振器２により発生される三角信号
の周波数の変化を妨げる正の構成要素および負の構成要
素の両方を有する信号Ｉ′２を得る。逆に、第２Ｃ図の
例では、三角電流が基準電圧より低いとき５ＹＮＣパル
スが生じ、こうして発振器周波数の減少を生じる正の信
号■′２を得る。その結果、タイミング信号５ＹＮＣに
関するイソフリクエンシャリティ　（ｌ５ｏｆ　ｒｅｑ
ｕｅｎｔｌａｌＨｙ　）および所望の位相が達成される
まで、発振器２により発生される三角信号の周波数を変
更するように段５０が展開する。

このように同期状態にロックされた三角信号はそれから
、第２の位相比較器２８にも与えられる。

この比較器の動作に関連の波形は、第３図に例示され、
そこではｌ、が、発振器２により発生される三角波形を
再度示し、ＶＲ２が、正の入力で比較器２８に与えられ
る固定基準電圧を示し、またＩ、は、ライン２．７を介
してトランジスタ２２のコレクタからとられ、かつ比較
器２８の可能化入力ＥＮで給送されるフライバックパル
スを示す。

第１の比較器と同様に、第２の位相比較器２８は、この
場合フライバックパルスにより構成された到来する可能
化パルスにより可能化されるとき、三角波形を基準電圧
と比較する。比較に依存して、比較器２８はこうして、
三角信号とフライバックパルスとの間に存在する位相差
を引き起こす信号１、を出力で発生し、その信号は水平
発振器をフライバックパルスと同期（かつそれゆえに外
部同期状態に）するように、さらなる位相ロックシステ
ムを実際に得るように、その三角パルスをこのように進
めるかまたは遅延させるシェーパ３８に与えられる。第
３図は安定状態を例示し、そこでは信号Ｉ、が、以前到
達された同一の現存の位相関係を維持するように正の構
成要素および負の構成要素の両方を有する。

第４図は、フライバックパルス、水平同期パルスおよび
三角波形間の位相関係を示す波形を例示する。この位相
関係を調整するために、比較器２８は矩形パルスシェー
パ３８と協動し、それは図面で観察され得るように１対
の比較器９および１０ならびに論理ＮＡＮＤゲート２０
からなる。詳細には、比較器９はその負の入力１１が発
振器２の出力に接続され、かつその正の入力１２が、抵
抗器の両端部で固定電圧降下Δ■を生じる電流源１５に
より与えられる抵抗器１６の端子に接続される。抵抗器
１６の他方の端子は、比較器１０の負の入力で接続され
、かつその正の入力１３が発振器２の出力に接続される
。比較器９および１０はそのとき、それぞれの出力端子
１７および１８が、可能化信号に接続されたライン１９
とともに論理ＮＡＮＤゲート２０に与えられ、その出力
２１はトランジスタ２２のベースに与えられる。

シェーバ３８の動作は、第５図から明らかに推論でき、
それは発振器２により与えられる三角波形Ｉ、、比較器
９の入力１２および比較器１０の入力１４でそれぞれ与
えられる２個の比較電圧Ｖ８、およびｖ、４、ならびに
比較器の出力１７および１８に存在する出力信号Ｉ４お
よびＩ５を例示する。明らかなように、２個の基準電圧
Ｖ、□およびｖＲＡ間の差は、電流［１５により注入さ
れる電流により生じられる、抵抗器１６上の降下に全く
等しい。このように、外部同期信号（かつそれゆえにそ
れに相互関連の三角波形）と、ゲート２０により出力で
発生された信号Ｉ６に関連のフライバックパルスとの間
のスタティック位相制御を行なうために、電位差計３２
により２個の基準電圧ＶＲ３およびＶＲ４を変化させ、
その電圧差、かつそれゆえにパルスＩ６の持続期間をい
ずれにせよ一定のままに維持することが可能である。

実際、既知のシステムの電位差計は抵抗器３３および３
４により形成される分圧器を含み、そこでは抵抗器３４
が抵抗器３３上で移動可能なスライダ３６に接続される
。この態様では、比較器９および１０の基準電圧、かつ
それゆえにシェーパ３８の出力信号Ｉ、と外部同期信号
との間の位相差が同時にかつ等しく変化する。

実際わかるように、抵抗器３３のスライダを移動させる
ことにより、比較器９および１０の入力でより大きいま
たはより小さい電圧を発生するコンデンサ３７上に正の
または負の電流が注入される。その結果、位相シェーパ
３８により発生されるパルスおよびトランジスタ２２の
コレクタから得られるフライバックパルスが進むかまた
は遅延する。前記から、第３図に例示された波形に注意
すると、電流Ｉ、がすべて正またはすべて負になるのを
妨げるように（第３図で例示された均衡状態に関して）
その持続期間のわずか半分だけフライバックパルスが進
められるかまたは遅延され得ることが明らかである。実
際この場合、位相比較器２８を介するダイナミック位相
制御の可能性はない。利用する際にシステムにおいて、
フライバックパルスは典型的にはほぼ８μｓの持続期間
を有するので、スタティック位相差を補償するための最
大手動調整はほぼ±４μｓである。３６ｏ。

を介する偏向に対応する信号の期間は６４μｓに等しい
ので、実際±２２．５°の位相調整が得られ、それは成
る場合には制限されすぎる。

先行技術により、シェーパ回路からの出力での信号の、
かつそれゆえに三角波形１＋　　（第３図参照）に関す
るフライバックパルスのシフトを生じる、同期信号とビ
デオ信号との間のスタティック位相差を補償するための
調整がダイナミック調整の可能性に影響を及ぼし、その
ため４５°の全調整可能性を維持するが、この調整可能
性はパルスの遅延または進みに関して対称的ではなく、
２つの場合のうちの１つにおいても実際的に零になり得
ることがさらに注目されるべきである。

この発明による回路の実施例は、代わりに第６図で例示
される。この発明による調整器は第１図のものと同じ一
般的機構を有するので、先行技術に共通の構成要素に対
して同じ参照数字が用いられている。このように、第６
図に関してこの発明による位相調整器は再度、位相ロッ
ク段５０、水平パルスシェーパ３８および比較器２８を
含む。

位相ロック段は、シェーパ３８および比較器２８の両方
に与えられる三角信号をライン５上に発生するように、
上記のように接続された位相比較器１および電流制御発
振器２を含む。特に比較器１はハイのインピーダンスの
電流出力を有する型式、たとえば動作相互コンダクタン
ス増幅器０．　Ｔ。

Ａ、である。先行技術でのように、三角信号は比較器１
の負の入力に与えられるが、その正の入力６では、ここ
で類似によりＶＲ４で示された基準電圧が与えられる。

この基準電圧が（基準電圧Ｖ８□の場合のように）集積
分圧器により得られた先行技術に関して異なるように、
ここではこの第１の基準電圧が可変的であり、かつその
スライダ４６が入力６に接続される電位差計４５により
得られる。

先行技術でのように、パルスシェーパ３８は、負の入力
１１および正の入力１３でライン５にそれぞれ接続され
た１対の比較器９および１ｏを含むが、比較器９の正の
入力１２は抵抗器１６の一方の端子に接続され、その他
方の端子は比較器１０の負の入力１４に接続される。ま
たこの場合、抵抗器１６上に固定電圧降下ΔＶを生じる
電流源１５が設けられる。比較器９の出力１７および比
較器１０の出力１．８は、可能化信号ＥＮとともに、そ
の出力２１がベースで駆動システムのトランジスタ２２
を制御する論理ＮＡＮＤゲート２ｏに与えられる。この
トランジスタ２２は、そのコレクタが一方の側でデイス
プレィシステムの誘導子２５に接続され、かつ他方の側
で、抵抗器２６を含みかつ位相比較器２８の可能化入力
ＥＮに案内するライン２７に接続される。またこの場合
、比較器２８は、先行技術による例でのように、発振器
２により発生される三角信号を受取る負の入力２９、お
よびここでもまた予め設定された値の第２の基準電圧Ｖ
ＩＩ２に接続された正の入力３ｏを有する。先行技術と
は異なり、比較器２８の出力３１はもはや電位差計シス
テム３２を有さずフィルタコンデンサ３７のみを有し、
かつシェーバ３８に直接部られる。

位相比較器１の正の入力に可変的基準電圧を配置するこ
とにより、入力同期パルスを受けて発振器２により与え
られる三角信号と比較される基準電圧に直接作用するこ
とによりスタティック位相補償を行ない、この態様でよ
り大きい補償ダイナミックスを達成することがこのよう
に可能になる。

位相ロック段５０に関連の波形は、最大の、最小のまた
は典型的な基準電圧を得るようにスライダ４６の３つの
異なる調整に関連の第７ａ図、第７ｂ図および第７Ｃ図
に例示される。第７ａ図でわかるように、調整の最大可
能性は、最大基準電圧（Ｖ　　　　）が発振器２により
発生される三角Ｒ１）ＩＡＸ形の尖頭または頂点に最も近い場合に対応する。

この場合システムは、最大値基準電圧と三角信号の立ち
下り縁との間の交差点において同期パルスで表わされる
安定状態に到達するように展開し、かつ比較器１の出力
信号１２が第７ａ図で例示されるように同期インパルス
で得られる。代わりに第７ｂ図は、（図面においてＶ　
　　で示される）ＩＭＩＮ最小基準電圧値を得るように、電位差計４５が調整され
る場合を例示する。発振器２により発生される信号の最
小値に最も近いこの値は、図面で例示される同期パルス
５ＹＮＣと三角波形との間の位を目関係の基になる。ま
たこの場合、安定状態を達成した後、出力信号■２が図
面で例示される。

その代わり、例第７ｃ図は典型的調整を例示し、そこで
は基準電圧が、図面で例示される１１、同期信号５ＹＮ
Ｃおよび出力信号１２間の関係を有する値Ｖ　　　を仮
定する。この状態は同期信号ＩＴＹＰと三角形との間の零のスタティック位相差に対応し、ま
た第７ａ図の状態は位相差く一９０°に対応し、かつ第
７ｂ図の状態はスタティック位相差〉９０°に対応する
。

第８図は、変化し得る基準電圧がもはや位゛相比較器１
に給送される基準ＶＲ＋ではなく比較器２８に給送され
る基準ｖ、２である異なる実施例を例示する。

特に、第８図はそれが第１図と異なる詳細を例示するの
みである。第８図でわかるように、比較器２８はその負
の入力が発振器２の出力５に今までどおり接続され、ま
たその正の入力３０が電位差計６０のスライダ６１に接
続される。その他は、比較器２８の可能化入力ＥＮで、
フライバックパルスを搬送するライン２７が接続され、
またその出力３１は比較器１０の入力１４に案内する抵
抗器１６の一方の端子に直接部えられ、また抵抗器１６
の他方の端子はライン１２および電流源１５に接続され
る。フィルタコンデンサ３７が、さらに設けられる。

第８図の実施例が第１図の回路において与えられるとき
、位相調整器は第２ａ図ないし第２Ｃ図および第４図で
例示されるように位相ロックループ５０およびパルスシ
ェーバ３８に関して作用し、また第３図とは異なり、基
準電圧Ｖ２２は出力信号■、の立ち下り部分に沿って可
変的でありかつ移動可能である。その結果、構成要素９
の端子１２および構成要素１０の端子１４上の電圧が高
められるかまたは低下され、かつそれゆえにフライバッ
クパルスは進められるかまたは遅延される。

先行技術とは異なり、第３図のフライバックパルスの位
相シフトに、ＶＲ２とＩ、との交差点の対応するシフト
が伴い、こうして位相ロックループ５０を介するダイナ
ミック位相補償の可能性の問題をなくする。第８図の解
決では、第６図の解決に関する、より低いダイナミック
範囲がいずれにせよ達成される、なぜなら出力３１にお
ける電圧の変化は、■２．（比較器９の正の入力１２に
おける基準電圧）が三角波形Ｉ、の頂点を越えてはなら
ず、かつ他方で（比較器１０の負の入力１４で与えられ
た基準電圧に対応する）■、４がトランジスタ２２の駆
動パルスを変化させるのを避けるように、同じ三角波形
Ｉ＋　　（第５図の上部を参照すべきである）の最小レ
ベルよりも小さくはなり得ないという事実により制限さ
れるからである。

いずれにせよ、第８図の実施例でさえ、先行技術による
調整器に関して顕著な利得が達成される。

さらに、第６図の実施例を第８図の実施例と組合わせ、
位相比較器１の入力上の可変的基準電圧およ゛び位相比
較器２８の正の入力３０上の可変的基準電圧の両方を与
え、かつそれらを対立して変化させることが可能である
。

前の説明かられかるように、この発明は意図された狙い
を充分に達成する。実際に、許容された位相調整の可能
性を顕著に増加させるのを可能にする非常に簡単な構造
ををする位相調整器が設けられ、広い限界内で同期位相
とビデオ信号位相との間の調整を可能にする。

特に、比較器２８のダイナミック利得は、スタティック
補償にもかかわらずフライバックパルスが発振器２によ
り与えられる信号に常にロックされたままであるという
事実により従来のシステムにおいて生じられる次のスタ
ティック位相調整を変化させず、そのためスタティック
位相補償の存在は、用いられるトランジスタ２２の型式
およびそのエージングにより導入される遅延を引き起こ
すようにダイナミック補償も行なう可能性に影響を及ぼ
さない。

このように考えられるこの発明は、そのすべてが発明の
概念の範囲内にある多くの修正および変更が可能である
。

さらに、すべての詳細は他の技術的に均等なエレメント
と置換されてもよい。

【図面の簡単な説明】

第１図は、先行技術による位相調整器の簡単な回路図で
ある。第２ａ図、第２ｂ図、第２ｃ図、第３図、第４図および
第５図は、その動作を明白にするように第１図の回路に
関連の波形を例示する。第６図は、この発明による調整器の第１の実施例の簡単
な回路図である。第７ａ図ないし第７ｃ図は、この発明による第６図の回
路に関連の波形を例示する。第８図は、第６図の調整器の詳細の異なる実施例を示す
。図において、１．９，１０．２８は比較器、２は発振器
、１５は電流源、１６，２６，３３，３４は抵抗器、２
０はゲート、２２はトランジスタ、２５は誘導子、３２
，４５．６０は電位差計、３６．４６．６１はスライダ
、３７はコンデンサ、３８はシェーバまたは発生器、５
ｏは位相ロック段である。特許出願人　エッセ・ジ争エッセΦミクロエレット口二
一カーエッセーピーア

Claims

【特許請求の範囲】

（１）特にデータディスプレイにおける水平位相調整の
ための位相調整回路であって、第１の基準信号Ｖ＿Ｒ＿
１および同期信号（ＳＹＮＣ）を入力で受取り、かつ前
記同期信号に位相相互関連の三角信号（Ｉ＿１）を出力
で発生する位相ロック段（５０）と、前記三角信号（Ｉ
＿１）を入力で受取りかつ矩形波形信号（Ｉ＿６）を出
力で与える矩形波形発生器（３８）と、前記矩形波形信
号（Ｉ＿６）を受取りかつ周期的制御信号を発生する駆
動エレメント（２２）と、前記三角信号（Ｉ＿１）およ
び前記周期的制御信号、ならびに第２の基準信号（Ｖ＿
Ｒ＿２）を入力で受取り、かつ前記駆動エレメントによ
り生じられるダイナミック位相差を補償するための補償
信号を出力で発生する位相比較器（２８）とを含み、前
記補償信号は前記矩形波形発生器（３８）に給送され、
前記入力同期信号（ＳＹＮＣ）と前記周期的制御信号と
の間のスタティック位相差を補償するために、前記基準
信号（Ｖ＿Ｒ＿１、Ｖ＿Ｒ＿２）の少なくとも１個がプ
リセット可能な最小値および最大値間で可変的であるこ
とを特徴とする、位相調整回路。
（２）前記可変的基準信号が前記第１の基準信号（Ｖ＿
Ｒ＿１）であることを特徴とする、特許請求の範囲第１
項に記載の調整回路。
（３）移動可能スライダ（４６）が前記位相ロック段（
５０）に接続され、前記第１の基準信号を構成する可変
的基準電圧を与えるための電位差計（４５）を特徴とす
る、特許請求の範囲第１項または第２項に記載の調整回
路。
（４）前記可変的基準信号が前記第２の基準信号（Ｖ＿
Ｒ＿２）であることを特徴とする、特許請求の範囲第１
項に記載の調整回路。
（５）移動可能スライダ（６１）が前記位相比較器（２
８）に接続され、前記第２の基準信号（Ｖ＿Ｒ＿２）を
構成する可変的基準電圧を与えるための電位差計（６０
）を特徴とする、特許請求の範囲第１項および第４項に
記載の調整回路。