FR2600472A1 - Circuit de regulation de phase, notamment pour la regulation de la phase horizontale dans des ecrans de visualisation - Google Patents

Circuit de regulation de phase, notamment pour la regulation de la phase horizontale dans des ecrans de visualisation Download PDF

Info

Publication number
FR2600472A1
FR2600472A1 FR8708475A FR8708475A FR2600472A1 FR 2600472 A1 FR2600472 A1 FR 2600472A1 FR 8708475 A FR8708475 A FR 8708475A FR 8708475 A FR8708475 A FR 8708475A FR 2600472 A1 FR2600472 A1 FR 2600472A1
Authority
FR
France
Prior art keywords
signal
phase
comparator
triangular
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR8708475A
Other languages
English (en)
Other versions
FR2600472B1 (fr
Inventor
Roberto Viscardi
Silvano Gornati
Silvano Coccetti
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of FR2600472A1 publication Critical patent/FR2600472A1/fr
Application granted granted Critical
Publication of FR2600472B1 publication Critical patent/FR2600472B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12Synchronisation between the display unit and other units, e.g. other display units, video-disc players

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Synchronizing For Television (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Pulse Circuits (AREA)
  • Manipulation Of Pulses (AREA)
  • Details Of Television Scanning (AREA)

Abstract

CE CIRCUIT COMPORTE UN ETAGE DE BLOCAGE DE PHASE 50 RECEVANT A SON ENTREE UN SIGNAL DE REFERENCE V ET LE SIGNAL DE SYNCHRONISATION SYNC ET PRODUISANT A SA SORTIE UN SIGNAL TRIANGULAIRE I EN CORRELATION DE PHASE AVEC LE SIGNAL DE SYNCHRONISATION, UN GENERATEUR DE FORME D'ONDE RECTANGULAIRE 38 RECEVANT A SON ENTREE LE SIGNAL TRIANGULAIRE ET FOURNISSANT A SA SORTIE UN SIGNAL RECTANGULAIRE ET I, UN ELEMENT PILOTE 22 RECEVANT LE SIGNAL RECTANGULAIRE ET PRODUISANT UN SIGNAL DE COMMANDE PERIODIQUE, AINSI QU'UN COMPARATEUR DE PHASES 28 RECEVANT A SON ENTREE LE SIGNAL TRIANGULAIRE I ET LE SIGNAL TRIANGULAIRE I ET LE SIGNAL DE COMNANDE, AINSI QU'UN AUTRE SIGNAL DE REFERENCE V ET PRODUISANT A SA SORTIE UN SIGNAL D'ERREUR EN CORRELATION AVEC LE DEPHASAGE DE L'ELEMENT PILOTE ET AMENE AU GENERATEUR DE FORME D'ONDE RECTANGULAIRE. LE SIGNAL DE REFERENCE V, V AMENE A L'ETAGE DE BLOCAGE DE PHASE 50 OU AU COMPARATEUR DE PHASES 28 PEUT, DE FACON APPROPRIEE, VARIER A L'INTERIEUR DES LIMITES PRE-REGLEES GRACE A UN POTENTIOMETRE EXTERIEUR 45, 60.

Description

Circuit de régulation de phase, notamment pour la régulation de la phase
horizontale dans des écrans de visualisation La présente invention concerne un circuit de régulation de 5 phase, notamment pour la régulation de la phase horizontale
dans des écrans de visualisation.
Comme on le sait, dans le domaine de l'affichage des données en provenance d'ordinateurs, les signaux de synchronisation, 10 à la fois verticaux et horizontaux, proviennent d'ordinateurs
de types différents, pour lesquels il n'existe pas de normes unifiées quant à la durée et à la phase des signaux de synchronisation par rapport au signal vidéo.
En conséquence, il est nécessaire de procurer des dispositifs capables de rendre un écran de visualisation spécifique compatible avec les différents types d'ordinateurs. En particulier, un dispositif de régulation de ce type doit permettre de récupérer la différence de phase entre le front actif du 20 signal de synchronisation et le signal vidéo afin d'obtenir l'image complète exactement centrée sur l'écran de visualisation. En particulier, cette différence de phase a à la fois une composante dynamique, due au comportement des éléments pilotesde l'écran de visualisation, et une composante stati25 que pour récupérer une différence de phase fixe entre les
signaux de synchronisation et le signal vidéo.
On connaît déjà des dispositifs de régulation, interposés entre l'ordinateur et l'écran de visualisation, capables de compenser partiellement cette différence de phase. En particulier, un dispositif de régulation de phase connu comporte un étage de blocage de phase recevant un signal de référence et 5 le signal de synchronisation produit par l'ordinateur et capable de produire une onde triangulaire (en dents de scie) qui, en régime permanent, est synchronisée avec le signal de synchronisation externe. En outre, le circuit comporte un bloc de formation d'impulsions horizontales recevant la forme d'onde 10 triangulaire et capable de fournir à sa sortie une série d' impulsions rectangulaires fournies par le système pilote de ligne de l'affichage. Ce système, comportant de façon caractéristique un transistor, génère à son tour une tension qui, convenablement mise au carré, est amenée à un comparateur 15 de phases recevant également un signal triangulaire généré par l'étage de blocage de phase et une deuxième tension de référence, de façon à compenser tout déphasage causé par le système pilote lui-même. Dans ce but, le comparateur de phase génère un signal de sortie amené au générateur d'ondes carrées 20 de façon à avancer l'impulsion générée par ce dernier. En outre, pour récupérer toute différence de phase statique entre le signal de synchronisation fourni par l'ordinateur et le signal vidéo, on prévoit un système de potentiomètre, agissant sur le générateur de formes d'ondes rectangulaires et capable 25 de faire varier les tensions de référence de ce dernier de façon à avancer ou retarder l'impulsion de sortie par rapport au signal de synchronisation. Le schéma de circuit plus détaillé de ce système connu est représenté à titre d'exemple
sur la figure 1.
Quoi que largement utilisé, ce dispositif connu présente cependant des inconvénients, du fait de l'impossibilité de récupérer la différence de phase existante lorsque cette dernière dépasse une certaine valeur. En particulier, il est impossible 35 en pratique de récupérer des différences de phase supérieures
à environ 1/8e de la période du signal traité.
En conséquence, le but de la présente invention est de procurer un circuit de régulation de phase, notamment pour la régulation de la phase horizontale dans des écrans de visualisation, susceptible de procurer une large régulation de phase entre le signal de synchronisation et le signal vidéo, compensant ainsi des différences de phase dues à la fois à des différences statiques, provoquées par des ordinateurs de types différents et à des décalages dynamiques provenant des
composants pilotesdes écrans utilisés.
Un but particulier de la présente invention est de procurer un circuit de régulation de phase, susceptible de fonctionner de façon fiable, assurant toujours une bonne compensation
de phase dynamique, même pour des différences statiques éle15 vées, supérieures à la moitié de la période du signal traité.
Un autre but de la présente invention est de procurer un circuit de régulation de phase de conception simple et pouvant être fabriqué en utilisant les procédés couramment en usage, 20 notamment susceptibles d'une intégration aisée et dont les
coûts de production soient du même ordre que pour les dispositifs connus.
Les buts précités sont atteints par un circuit de régulation 25 de phase, notamment pour la régulation de la phase horizontale dans les écrans de visualisation, comportant un étage de blocage de phase recevant à ses entrées un premier signal de référence et un signal de synchronisation et générant à sa sortie un signal triangulaire en corrélation de phase avec 30 le signal de synchronisation, un générateur de formes d'ondes rectangulaires recevant à ses entrées ce signal triangulaire et fournissant à sa sortie un signal de formes d'ondes rectangulaires, un élément pilote recevant ce signal de forme d'onde rectangulaire et générant un signal de commande périodi35 que, ainsi qu'un comparateur de phases recevant à son entrée
ce signal triangulaire et ce signal de commande périodique, ainsi qu'un deuxième signal de référence et générant à sa sortie un signal de compensation pour compenser les diffé-
rences de phases dynamiques produites par l'élément pilote, ce signal de compensation étant amené au générateur de formes d'ondes rectangulaires, caractérisé en ce que, pour compenser les différences de phases statiques entre le signal de synS chronisation d'entrée et le signal de-commande périodique, au moins l'un des signaux de référence peut varier entre
une valeur minimale et une valeur maximale pouvant être préalablement réglées.
L'invention sera mieux comprise à la lecture de la description détaillée suivante, donnée seulement à titre d'exemple
non limitatif, de deux réalisations préférées, en liaison avec les dessins joints sur lesquels: - la figure 1 est un schéma de circuit simplifié du régulateur de phase selon la technique antérieure; - les figures 2a, 2b, 2c, 3, 4 et 5 montrent des formes d'on- des correspondant au circuit de la figure 1, pour expliquer 20 son fonctionnement; - la figure 6 est un schéma de circuit simplifié d'une première réalisation du régulateur, selon l'invention; - les figures 7a à 7c illustrent des formes d'ondes correspondant au circuit selon l'invention de la figure 6; et - la figure 8 montre une réalisation différente d'un détail
du régulateur de la figure 6.
Pour comprendre l'invention et la manière dont elle élimine les inconvénients de la technique antérieure, on va d'abord
décrire le régulateur connu représenté sur la figure 1.
En se reportant à cette figure, le régulateur de phase connu comprend de façon générale un étage de blocage de phase 50, unformeur ou générateur d'impulsions rectangulaires 38, un comparateur de phases 28 et un élément pilote 22. De façon détaillée, l'étage de blocage de phase 50 comporte un'premier comparateur de phases 1 avec deux entrées 6 et 7 et une entrée de commande EN recevant le signal de synchronisation
extérieur SYNC en provenance, par exemple, d'un ordinateur.
L'entrée positive 6 du comparateur de phases 1 est reliée à une première tension de référence fixe VR1, tandis que son entrée négative ou inversante 7 est reliée au conducteur au niveau de la sortie de l'oscillateur commandé par le courant 2 de telle sorte que, lorsqu'arrive le signal de syn10 chronisation, le comparateur de phasesl compare le signal de référence au niveau de l'entrée 6 avec la forme d'onde triangulaire ou en dents de scie arrivant à l'entrée 7; en fonction du résultat de la comparaison, le comparateur 1 produit un signal qui, fourni à la sortie 3 et filtré par les 15 composants 8, est amené à l'oscillateur 2 pour faire varier sa fréquence et pour maintenir l'oscillateur 2 verrouillé par les signaux de synchronisation horizontale procurés par l'ordinateur extérieur. Le signal triangulaire fourni au niveau de la sortie 5 est en outre envoyé au formeur d'lmpulsions horizontales 38, qui génère un signal de forme d'onde rectangulaire synchronisé avec le signal de forme d'onde triangulaire et, en conséquence,avec'le signal de synchronisation extérieure, cette forme d'onde rectangulaire étant envoyée au système pilote d'affichage, comportant dans ce cas le tran25 sistor 22 relié à l'inducteur 25. L'impulsion rectangulaire du formeur d'impulsions 38 provoque la commutation alternative du transistor 22 entre l'état conducteur (saturation) et l'état bloqué exigé pour le pilotage. En conséquence, le collecteur du transistor 22 montre un signal de tension en corrélation avec l'état de commutation de ce transistor. Ce signal (signal de retour horizontal) peut avoir une différence de phase par rapport au signal de synchronisation du fait des temps de stockage différents du transistor 22. Afin de compenser ces
différences de phases, le signal de retour horizontal, prélevé 35 sur le collecteur du transistor 22, est ensuite amené à l'entrée de commande EN d'un deuxième comparateur de phases28.
Ce dernier reçoit en outre le signal de forme d'onde triangulaire généré par l'oscillateur 2 à son entrée d'inversion 29 ainsi qu'à une deuxième tension de référence fixe VR2 amenée à l'entrée positive 30 du comparateur. En conséquence, lors de la détection de l'impulsion de retour horizontal, le comparateur 28 compare le signal triangulaire généré par l'oscillateur 2 avec la tension de référence fixe VR2 et fournit à sa sortie un signal d'erreur en corrélation avec la différence de phases qui, filtré de façon appropriée par le condensateur 37,est amené à l'entrée du bloc formeur d'impulsions 38 qui, de ce fait, avance ou retarde l'impulsion rectangulaire produite de la durée appropriée pour compenser l'erreur de phase. En outre, pour récupérer les erreurs de phases statiques dues à la différence de phases entre le signal de synchronisation et le signal vidéo généré par l'ordinateur, on prévoit également une régulation statique, obtenue 15 au moyen du potentiomètre 32 de façon à injecter un courant
positif ou négatif en direction du condensateur 37 pour dimi*nuer ou augmenter la tension de référence au niveau de l'entrée du formeur d'impulsions 38 et ainsi avancer ou retarder l'impulsion de pilotage par rapport au signal de synchronisa20 tion.
Afin de mieux comprendre le fonctionnement du dispositif connu et ses limites, on se reportera aux formes d'ondes représentées sur les figures 2 à 5. De façon plus détaillée, 25 les figures 2a, 2b et 2c illustrent le comportement du signal fourni à la sortie du comparateur 1 pour trois relations de phases différentes entre le signal de synchronisation d'entrée et le signal de forme d'onde triangulaire généré par l'oscillateur 2. I1 indique le signal triangulaire fourni 30 par l'oscillateur 2, VR1 indique la tension de référence fournie à l'entrée 6 du comparateur 2, SYNC indique l'impulsion extérieure fournie par l'ordinateur. Dans le cas de la figure 2a, lorsque l'impulsion de synchronisation qui valide le comparateur 1 est reçue,le signal triangulaire est 35 plus grand que la tension de référence de sorte que le signal I2, à la sortie du comparateur 1, est négatif de façon à produire par l'intermédiaire des composants 8 un courant d'erreur amené à l'oscillateur 2 pour augmenter la fréquence de l'oscillateur lui-même. Dans le cas de la figure 2b, il y a égalité entre la tension de référence VR1 et Il au moment de l'arrivée de l'impulsion de synchronisation, d'o l'on obtient le signal I'2 ayant à la fois une composante positive et une composante négative de façon à empêcher la variation de la fréquence du signal triangulaire généré par l'oscillateur 2. Au contraire, dans l'exemple de la figure 2c, l'impulsion de synchronisation survient lorsque le courant triangulaire est inférieur à la tension de référence; on obtient 10 ainsi le signal positif I"2 qui provoque une réduction de'la
fréquence de l'oscillateur. En conséquence, l'étage 50 évolue de façon à modifier la fréquence du signal triangulaire généré par l'oscillateur 2 jusqu'à obtenir une égalité de fréquence et la phase désirée, par rapport au signal de synchronisa15 tion SYNC.
Le signal triangulaire ainsi verrouillé à la synchronisation est ensuite également amené au deuxième comparateur de phases 28. Les formes d'ondes relatives au fonctionnement de ce com20 parateur sont illustrées sur la figure 3, sur laquelle I1 indique à nouveau la forme d'onde triangulaire générée par l'oscillateur 2, VR2 indique la tension de référence fixe amenée à l'entrée positive du comparateur 28, tandis que IF indique l'impulsion de retour horizontal prélevée par l'in25 termédiaire de la ligne 27 sur le collecteur du transistor 22 et amenée à l'entrée de commande EN du comparateur 28. Comme dans le cas du premier comparateur, le deuxième comparateur de phases 28 compare la forme d'onde triangulaire à la tension de référence, lorsqu'il est commandé par une impulsion 30 de commande qui lui arrive, constituée dans ce cas, par l'impulsion de retour horizontal. En fonction de la comparaison, le comparateur 28 génère ainsi à sa sortie un signal 13 qui tient compte de la différence de phases existant entre le signal triangulaire et l'impulsion de retour horizontal, ce 35 signal 13 étant amené au.formeur d'impulsions38 qui avance ou retarde ainsi son impulsion triangulaire de façon à former en pratique un système de blocage de phase pour synchroniser l'oscillateur horizontal (et par conséquence la synchronisation extérieure) avec l'impulsion de retour horizontal. La figure 3 illustre la situation stable, dans laquelle le signal 13 a à la fois une composante positive et une composante
négative de façon à obtenir la même relation de phases existante obtenue précédemment.
S La figure 4 illustre des formes d'ondes représentant la relation de phases entre l'impulsion de retour horizontal, l'impulsion de synchronisation horizontale et la forme d'onde triangulaire. Pour régler cette relation de phases, le com10 parateur 28 coopère avec le formeur d'impulsionsrectangulaires 38 qui, comme on peut l'observer sur cette figure, est constitué par deux comparateurs 9 et 10 et par une porte NONET logique 20. De façon détaillée, l'entrée négative 11 du comparateur 9 est reliée à la sortie de l'oscillateur 2 et son en15 trée positive 12 est reliée à une borne d'une résistance 16 alimentée par une source de courant 15 de façon à provoquer, aux extrémités de la résistance, une chute de tension fixe A V. L'autre borne de la résistance 16 est reliée à l'entrée négative du comparateur 10, dont l'entrée positive 13 est re20 liée à la sortie de l'oscillateur 2. Les bornes de sortie respectives 17 et 18 des comparateurs 9 et 10, ainsi que la ligne 19 reliée à un signal de commande, sont reliées-à la porte logique NON-ET 20, dont la sortie 21 est reliée à la base du
transistor 22.
Le fonctionnement du formeur d'impulsions 38 se déduit aisément de la figure 5, représentant la forme d'onde triangulaire I1 fournie par l'oscillateur 2, les deux tensions de comparaison VR3 et VR4 amenées respectivement à l'entrée 12 30 et à l'entrée 14 des comparateurs 9 et 10, ainsi que les signaux de sortie 14 et 15 présents aux sorties 17 et 18 des comparateurs. Comme on le voit, la différence entre les deux tensions de référence VR3 et VR4 est exactement égale à la chute de tension sur la résistance 16 provoquée par le courant 35 injecté par la source 15. Ainsi, afin d'effectuer une commande de phase statique entre le signal de synchronisation
extérieur (et par conséquent avec la forme d'onde triangulaire en corrélation avec lui) et l'impulsion de retour hori-
zontal correspondant au signal 16 généré à la source par la porte 20, au moyen du potentiomètre 32, il est possible de faire varier les deux tensions de référence VR3 et VR4, conservant en tout cas constantes leurs différences de tension et par voie de conséquence la durée de l'impulsion 16. En pratique, le potentiomètre du système connu comporte un diviseur de tension formé par les résistances 33 et 34, la résistance 34 étant reliée au curseur 36 mobile sur la résistance 33. De cette manière, il y a variation égale et simultanée 10 des tensions de référence des comparateurs 9 et 10 et en
conséquence de la différence de phasesentre le signal de sortie 16 du formeur d'impulsions38 et la synchronisation extérieure.
En pratique, comme on peut le voir, en déplaçant le curseur de la résistance 33, on injecte un courant positif ou négatif sur le condensateur 37 de façon à produire une tension plus grande ou plus petite au niveau de l'entrée des comparateurs 9 et 10. En conséquence, il y a avance ou retard de l'impul20 sion produite par le forme d'impulsions 38 ainsi que de l'impulsion de retour horizontal obtenue du collecteur du transistor 22. En conservant à l'esprit les formes d'ondes représentées sur la figure 3, il résulte de ce qui précède que l'impulsion de retour horizontal peut être avancée ou retardée seulement de la moitié de sa durée (par rapport à la situation d'équilibre représentée sur la figure 3) pour empêcher le courant I3 de devenir positif ou négatif. En fait, dans ce cas, il y aurait impossibilité de commande de phase dynamique par le comparateur de phases 28. Du fait que, dans les 30 systèmes utilisés, l'impulsion de retour horizontal a, de façon caractéristique, une durée d'environ 8 ps, le réglage manuel maximal pour compenser les différences de phases statiques est sensiblement + 4 jus. Du fait que la période du signal correspondant à une déviation de 360 est égale à 64 ps, en pratique, on obtient une régulation de phase de
+ 22,5 , qui en tout cas est trop limitée.
On doit en outre noter que, dans la technique antérieure, la r&gulation pour compenser les différences de phases statiques entre le signal de synchronisation et le signal vidéo qui provoquent un décalage du signal à la sortie du circuit formeur d'impulsionset en conséquence de l'impulsion de retour hori5 zontaklpar rapport à la forme d'onde triangulaire Il (voir figure 3), affecte la possibilité de régulationdynamique de sorte que, bien que - maintenant une possibilité de réglage global de 45 , cette possibilité de régulation n'est pas symétrique en ce qui concerne le retard ou l'avance de l'impulsion, 10 mais peut également être pratiquement nulle dans l'un des
deux cas.
Au contraire, la figure 6 représente une réalisation du circuit selon l'invention. Du fait que le régulateur selon l'in15 vention a un schéma général similaire à celui de la figure 1, on utilisera les mêmes repères pour les composants communs avec les systèmes antérieurs. Ainsi, en se reportant à la figure 6, le régulateur de phase selon l'invention comporte à nouveau un étage de blocage de phase 50, un formeur d'im20 pulsions horizontales 38 et un comparateur 28. L'étage de blocage de phase comporte le comparateur de phases 1 et l'oscillateur commandé par le courant 2 est monté comme décrit précédemment pour envoyer sur la ligne 5 un signal triangulaire fourni à la fois au formeur d'impulsions 38 et au comparateur 28. En particulier, le comparateur 1 est du type comportant une sortie de courant à impédance élevée, par exemple un amplificateur de transconductance opérationnelle O.T.A. Comme dans la technique antérieure, le signal triangulaire est amené à l'entrée négative du comparateur 1, tandis 30 qu'à l'entrée positive 6 est fournie une tension de référence indiquée ici par analogie par VR1. A la différence de la technique antérieure, dans laquelle cette tension de référence était obtenue par des diviseurs de tension intégrés (comme dans le cas de la tension de référence VR2), ici, cette pre35 mière tension de référence est variable et est obtenue au moyen d'un potentiomètre 45 dont le curseur 46 est relié à
l'entrée 6.
Comme dans la technique antérieure, le formeur d'impulsions 38 comporte deux comparateurs 9 et 10; l'entrée négative 11 du comparateur 9 et l'entrée positive 13 du comparateur 10 sont reliées à la ligne 5, tandis que l'entrée positive 12 du comparateur 9 est reliée à une première borne de la résistance 16 dont l'autre borne est reliée à l'entrée négative 14 du comparateur 10. Il est également prévu dans ce cas une source de courant 15 provoquant une chute de tension fixe AV sur la résistance 16. Les sorties 17 et 18 des comparateurs respec10 tifs 9 et 10 sont amenées, avec un signal de commande EN, à la porte logique NON-ET 20, dont la sortie est reliée à la base du transistor 22 du système pilote.. Le collecteur du transistor 22 est relié, d'une part à l'inducteur 25 du système de visualisation et d'autre part à la ligne 27 qui contient la
résistance 26 et conduit à l'entrée de commande EN du comparateur de phases 28. Egalement dans ce cas, l'entrée négative du comparateur 28 reçoit le signal triangulaire produit par l'oscillateur 2 et son entrée positive 30 est reliée à une deuxième tension de référence VR2, ici également d'une valeur pré20 déterminée, comme dans l'exemple de la technique antérieure.
Toutefois, à la différence de cette technique, la sortie 31 du comparateur 28 ne comporte plus le système de potentiomètre 32,mais seulement le condensateur de filtrage 37 et elle est reliée directement au formeur d'impulsions 38. 25 Du fait de la présence d'une tension de référence variable au niveau de l'entrée positive du comparateur de phases 1, il devient ainsi possible d'effectuer une compensation de phase statique en agissant directement sur la tension de
référence comparée au signal triangulaire fourni par l'oscillateur 2 à la réception d'une impulsion de synchronisation.
d'entrée, ce qui permet de cette manière d'obtenir une dynamique de compensation plus grande.
Les formes d'ondes relatives à l'étage de blocage de phase
sont représentées sur la figure 7a, 7b et 7c, correspon-
dant à trois réglages différents du curseur 46 de façon à obtenir la tension de référence maximale, minimale ou nominale. Comme on peut le voir sur la figure 7a, la possibilité maximale de réglage correspond au cas dans lequel la tension de référence maximale (VR1MX) est proche du sommet de la forme triangulaire produite par l'oscillateur 2. Dans ce cas, le système évolue pour atteindre la situation stable représentée par l'impulsion de synchronisation à l'intersection entre la tension de référence de valeur maxi10 male et le bord arrière du signal triangulaire, et on obtient un signal de sortie 12 du comparateur 1 représenté sur la figure 7a à l'impulsion de synchronisation. Au contraire, la figure 7b illustre le cas dans lequel le potentiomètre 45 a été réglé de façon à obtenir la valeur de tension de référen15 ce minimale (indiquée sur la figure par VR1MIN). Cette valeur qui est proche de la valeur minimale du signal produit par l'oscillateur 2 donne lieu à la relation de phases entre l'impulsion de synchronisation SYNC et la forme d'onde triangulaire illustrée sur la figure. Egalement dans ce cas, après 20 obtention d'un régime permanent, le signal de sortie 12 est celui représenté sur la figure. Enfin, l'exemple 7c illustre la régulation nominale dans laquelle la tension de référence prend la valeur VRiTYP avec la relation entre I1, le signal de synchronisation SYNC et le signal de sortie 12 représentée 25 sur la figure. Cette situation correspond à une différence de phase statique nulle entre le signal de synchronisation et la forme triangulaire,tandis que la situation de la figure 7a correspond à une différence de phases <-90 et la figure 7b a une différence de phases statiques > 90 . 30 La figure 8 montre une réalisation différente selon laquelle la tension de référence qui peut varier n'est plus la tension de reférence VR1 amenée au comparateur de phases 1,mais la tension de référence VR2 amenée au comparateur 28. 35 De façon particulière, la figure 8 ne montre que le détail
par lequel elle diffère de la figure 1. Comme on peut le voir sur la figure 8, l'entrée négative du comparateur 28 est tou-
jours reliée à l'entrée 5 de l'oscillateur 2, tandis que son entrée positive 30 est reliée au curseur 61 d'un potentiomètre 60. Pour le reste, l'entrée de commande EN du comparateur 28 est reliée à la ligne 27 transportant les impulsions de retour horizontal, tandis que sa sortie 31 est amenée directement à une borne de la résistance 16 conduisant à l'entrée 14 du comparateur 10, tandis que l'autre borne de la résistance 16 est reliée à la ligne 12 et à la source 15. Le
condensateur de filtrage 37 est également prévu.
Lorsque la réalisation de la figure 8 est impliquée dans le circuit de la figure 1, le régulateur de phases se conduit, en ce qui concerne la boucle de blocage de phase 50 et le formeur d'impulsions 38, comme il est représenté dans les figures 15 2 a à 2c et 4, tandis que, à la différence de la figure 3, la tension de référence VR2 est variable et mobile le long de la portion arrière du signal de sortie I1. En conséquence, la tension aux bornes 12 et 14 des comparateurs 9 et 10 est augmentée ou diminuée et, en conséquence, l'impulsion de re20 tour horizontal est avancée ou retardée. A la différence de la technique antérieure, le déphasage de l'impulsion de retour horizontal de la figure 3 est accompagné par un décalage correspondant du point de croisement de VR2 avec I1, éliminant ainsi le problème de la possibilité de compensation de phase 25 dynamique par l'intermédiaire de la boucle de blocage de phase 50. Dans la solution de la figure 8, on obtiendra dans tous les cas, une dynamique inférieure par rapport à la solution de la figure 6, du fait que la variation de la tension à la sortie 31 est limitée par le fait que VR3 (tension 30 de référence à l'entrée positive 12 du comparateur 9) ne doit pas dépasser le sommet de la forme d'onde triangulaire I1 et que, d'autre part, VR4 (correspondant à la tension de référence amenée à l'entrée négative 14 du comparateur 10) ne peut pas être plus petite que la valeur minimale de la même 35 forme d'onde triangulaire I1 (on doit se reporter à la figure 5, en haut de celle-ci) pour éviter de faire varier les impulsions de pilotage du transistor 22. En tout cas, même
dans la réalisation de la figure 8, on obtient un gain remar-
quable par rapport aux régulateurs selon la technique antérieure.
En outre, il est possible de combiner la réalisation de la fi5 gure 6 avec celle de la figure 8, procurant ainsi à la fois une tension de référence variable sur l'entrée du comparateur de phases I et une tension de référence variable sur l'entrée positive 30 du comparateur de phases 28 et les faisant
varier en opposition.
Comme on peut le voir d'après la description précédente, l'invention atteint complètement les buts qu'elle se propose. En
fait, elle procure un régulateur de phase ayant une structure très simple qui permet d'augmenter remarquablement la possi15 bilité de régulation de phase, permettant une régulation entre la phase de synchronisation et la phase du signal vidéo
à l'intérieur de larges marges.
En particulier, le gain dynamique du comparateur 28 ne modifie 20 pas larégulation de phase statique suivante comme celà arrive dans le système conventionnel, du fait que indépendamment de la compensation statique, l'impulsion de retour horizontal reste toujours verrouillée au signal fourni par l'oscillateur 2 de sorte que la présence d'une compensation de 25 phase statique n'affecte pas la possibilité d'effectuer également une compensation dynamique pour tenir compte des retards introduits par le type de transistor 22 utilisé et
par son vieillissement.
L'invention ainsi conçue est susceptible de nombreuses modifications et variantes, dont toutes se trouvent à l'intérieur
de la portée du concept inventif.
En outre, tous les détails peuvent être remplacés par d'au35 tres éléments techniquement équivalents.

Claims (4)

Revendications
1. - Système de régulation de phase, notamment pour la régulation de la phase horizontale dans des écrans de visualisation, comprenant un étage de blocage de phase (50) recevant à ses entrées un premier signal de référence (VR1) ainsi qu'un signal de synchronisation (SYNC) et produisant à sa sortie un signal triangulaire (I1) en corrélation de phase avec le signal de synchronisation, un générateur de forme d'onde rectangulaire (38) recevant à ses entrées le signal triangu10 laire (I1) et fournissant à sa sortie un signal de forme d'onde rectangulaire (I6), un élément pilote (22) recevant ce signal de forme d'onde rectangulaire (I6) et produisant un signal de commande périodique, ainsi qu'un comparateur de phases (28) recevant à son entrée le signal triangulaire 15 (I1) et le signal de commande périodique, ainsi qu'un deuxième signal de référence (VR2), et produisant à sa sortie un signal de compensation pour compenser les différences de phases dynamiques produites par l'élément pilote, ce signal de compensation étant amené au générateur de forme d'onde 20 rectangulaire (38), caractérisé en ce que, pour compenser des différences de phases statiques entre le signal de synchronisation d'entrée (SYNC) et le signal de commande périodique, au moins l'un des signaux de référence, (VR1,VR2)
peut varier entre des valeurs minimales et maximales pouvant 25 être préalablement réglés.
2. - Circuit de régulation selon la revendication 1, caractérisé en ce que le signal de référence variable est le premier signal de référence (VR1).
3. - Circuit de régulation selon la revendication 1 ou 2, caractérisé en ce qu'un potentiomètre 45 a un curseur mobile (46) relié à l'étage de blocage de phase (50) pour fournir
une tension de référence variable constituant le premier 35 signal de référence.
4. - Circuit de régulation selon la revendication 1, caractérisé en ce que le signal de référence variable est le deuxième signal de référence (VR2).
S 5. - Circuit de régulation selon les revendications 1 et 4, caractérisé en ce qu'un potentiomètre (60) a un curseur mobile (61) relié au comparateur de phases (28) pour fournir une tension de référence variable constituant le deuxième signal de référence (VR2).
FR878708475A 1986-06-18 1987-06-17 Circuit de regulation de phase, notamment pour la regulation de la phase horizontale dans des ecrans de visualisation Expired - Lifetime FR2600472B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT20837/86A IT1204395B (it) 1986-06-18 1986-06-18 Circuito regolatore di fase,in particolare di fase orizzontale per visualizzatori di dati

Publications (2)

Publication Number Publication Date
FR2600472A1 true FR2600472A1 (fr) 1987-12-24
FR2600472B1 FR2600472B1 (fr) 1992-02-07

Family

ID=11172790

Family Applications (1)

Application Number Title Priority Date Filing Date
FR878708475A Expired - Lifetime FR2600472B1 (fr) 1986-06-18 1987-06-17 Circuit de regulation de phase, notamment pour la regulation de la phase horizontale dans des ecrans de visualisation

Country Status (6)

Country Link
US (1) US4837464A (fr)
JP (1) JPS632421A (fr)
DE (1) DE3719876C2 (fr)
FR (1) FR2600472B1 (fr)
GB (1) GB2193399B (fr)
IT (1) IT1204395B (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5157277A (en) * 1990-12-28 1992-10-20 Compaq Computer Corporation Clock buffer with adjustable delay and fixed duty cycle output
JPH05207327A (ja) * 1992-01-27 1993-08-13 Mitsubishi Electric Corp 水平同期回路
DE4432755A1 (de) * 1994-04-04 1995-10-05 Hitachi Ltd Einstellbare Bildröhren-Anzeigevorrichtung und phasensynchrone Schaltung zur Verwendung in einer Anzeigevorrichtung
JP3123358B2 (ja) * 1994-09-02 2001-01-09 株式会社日立製作所 ディスプレイ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3891800A (en) * 1971-03-16 1975-06-24 Philips Corp Line time base in a television receiver
US3992648A (en) * 1975-02-11 1976-11-16 Rca Corporation Drive pulse generator for a television deflection circuit
EP0091719A1 (fr) * 1982-04-13 1983-10-19 Koninklijke Philips Electronics N.V. Circuit de synchronisation ligne dans un dispositif de reproduction d'images et dispositif de reproduction d'images avec un tel circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3863080A (en) * 1973-10-18 1975-01-28 Rca Corp Current output frequency and phase comparator
JPS5310416B2 (fr) * 1974-11-21 1978-04-13
US4547710A (en) * 1983-01-26 1985-10-15 International Business Corporation Cathode ray tube display horizontal deflection system with delay compensation
JPS6094527A (ja) * 1983-09-30 1985-05-27 テクトロニツクス・インコーポレイテツド 矩形波パルス発生器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3891800A (en) * 1971-03-16 1975-06-24 Philips Corp Line time base in a television receiver
US3992648A (en) * 1975-02-11 1976-11-16 Rca Corporation Drive pulse generator for a television deflection circuit
EP0091719A1 (fr) * 1982-04-13 1983-10-19 Koninklijke Philips Electronics N.V. Circuit de synchronisation ligne dans un dispositif de reproduction d'images et dispositif de reproduction d'images avec un tel circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 23, no. 3, août 1980, pages 1244-1245, New York, US; E.D. ANWYL: "Reduction of phase-locked loop noise susceptability" *

Also Published As

Publication number Publication date
IT8620837A0 (it) 1986-06-18
GB2193399A (en) 1988-02-03
IT1204395B (it) 1989-03-01
DE3719876A1 (de) 1987-12-23
FR2600472B1 (fr) 1992-02-07
GB2193399B (en) 1990-03-28
US4837464A (en) 1989-06-06
JPS632421A (ja) 1988-01-07
DE3719876C2 (de) 1998-08-13
GB8713550D0 (en) 1987-07-15

Similar Documents

Publication Publication Date Title
FR2882871A1 (fr) Oscillateur commande en tension a multiphase realignee et boucle a phase asservie associee
EP0115234B1 (fr) Procédé et circuit d&#39;asservissement en fréquence et en phase d&#39;un oscillateur local en télévision
EP0562904A1 (fr) Procédé et dispositif de réglage de retard à plusieurs gammes
FR2476420A1 (fr) Appareil de reproduction de signaux d&#39;information
EP0014628A1 (fr) Filtre suiveur à commutation
FR2473816A1 (fr) Systeme a blocage de boucle
FR2937203A1 (fr) Dispositif de reconstitution de l&#39;horloge d&#39;un signal nrz et systeme de transmissoin associe.
CH625053A5 (fr)
FR2728118A1 (fr) Comparateur de phase entre un signal numerique et un signal d&#39;horloge, et boucle a verrouillage de phase correspondante
CA2027721C (fr) Horloge synchronisee
CH615789A5 (fr)
EP0033172A1 (fr) Circuit de correction des écarts de phase entre les signaux de commande de balayage et les signaux de synchronisation dans un récepteur de télévision
FR2600472A1 (fr) Circuit de regulation de phase, notamment pour la regulation de la phase horizontale dans des ecrans de visualisation
EP0065901A1 (fr) Système potentiométrique perfectionné
EP0302562B1 (fr) Synthétiseur de fréquences présentant un dispositif indicateur d&#39;accord
FR2480549A1 (fr) Generateur de signal de trame couleur
FR2488760A1 (fr) Systeme d&#39;annulation d&#39;image fantome de television
EP0071505B1 (fr) Procédé et dispositif pour l&#39;échantillonnage d&#39;un signal sinusoidal par un signal de fréquence multiple
FR2515902A1 (fr) Dispositif numerique de synchronisation d&#39;horloge et son application aux reseaux de connexion
FR2462832A1 (fr) Circuit de commande automatique du niveau de chrominance
EP0647018A1 (fr) Comparateur de phase numérique
EP0526359A1 (fr) Procédé et dispositif de synchronisation d&#39;un signal
FR2936118A1 (fr) Compteur analogique et imageur incorporant un tel compteur.
FR2474788A1 (fr) Circuit repeteur de courant dans un amplificateur differentiel
EP0289385A1 (fr) Dispositif de référence de temps à stabilité sensiblement constante pour la mesure de temps à court et á long terme

Legal Events

Date Code Title Description
D6 Patent endorsed licences of rights