JPS5927513B2 - 信号発生器 - Google Patents
信号発生器Info
- Publication number
- JPS5927513B2 JPS5927513B2 JP51133528A JP13352876A JPS5927513B2 JP S5927513 B2 JPS5927513 B2 JP S5927513B2 JP 51133528 A JP51133528 A JP 51133528A JP 13352876 A JP13352876 A JP 13352876A JP S5927513 B2 JPS5927513 B2 JP S5927513B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- counter
- phase
- clock pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001360 synchronised effect Effects 0.000 claims description 9
- 230000011664 signaling Effects 0.000 claims 2
- 230000000630 rising effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/89—Time-base error compensation
- H04N9/896—Time-base error compensation using a digital memory with independent write-in and read-out clock generators
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】
本発明は信号発生器に関するもので、特にれ仕方式のタ
イム・ベース・コレクタにおけるメモリーのアドレス信
号発生器に用いて最適なものである。
イム・ベース・コレクタにおけるメモリーのアドレス信
号発生器に用いて最適なものである。
従来よりタイム・ベース・コレクタとして第1図に示す
ものが知られている。
ものが知られている。
この第1図は、書込みの場合を示すもので、外部から供
給される映像信号をA/D変換器1によつてデジタル信
号に変換してメモリー2に記憶する状態を示している。
この場合メモリー2は所謂RAM(RandomAcc
e−ssMemory)であつてよい。この書込み時の
メモリー2に対する書込み用アドレス信号は次のように
して得られる。
給される映像信号をA/D変換器1によつてデジタル信
号に変換してメモリー2に記憶する状態を示している。
この場合メモリー2は所謂RAM(RandomAcc
e−ssMemory)であつてよい。この書込み時の
メモリー2に対する書込み用アドレス信号は次のように
して得られる。
即ち、外部から供給されるバースト信号からロツクドオ
シレータ3によつてバースト信号に同期した信号(周波
数は後述するnfc)を得て、この信号をカウンタ4に
よつて分周することにより上記書込み用アドレス信号を
得ている。また読み出し時には、読み出し用アドレス信
号を適宜与えるようにして(図示せず)、上述の如くに
してメモリー2に記憶された信号を読み出すようにして
いる。
シレータ3によつてバースト信号に同期した信号(周波
数は後述するnfc)を得て、この信号をカウンタ4に
よつて分周することにより上記書込み用アドレス信号を
得ている。また読み出し時には、読み出し用アドレス信
号を適宜与えるようにして(図示せず)、上述の如くに
してメモリー2に記憶された信号を読み出すようにして
いる。
そして書き込み用アドレス信号及び読み出し用アドレス
信号の与え方を時間的に調整して、映像信号の時間軸の
修正をするようにしている。この第1図に示すようなタ
イム・ベース・コレクタでは、各水平走査線で同期がと
れるように、水平同期信号Hをリセット信号としてカウ
ンタ4に供給するようにしている。
信号の与え方を時間的に調整して、映像信号の時間軸の
修正をするようにしている。この第1図に示すようなタ
イム・ベース・コレクタでは、各水平走査線で同期がと
れるように、水平同期信号Hをリセット信号としてカウ
ンタ4に供給するようにしている。
しかしこのようなタイム・ベース・コレクタをPAL方
式の送受系統に用いた場合には、次に述べるような不都
合を生ずる。即ち、PAL方式では、副搬送波周波数f
c(fc−4.43361875Mll2)と水平同期
周波数fH(fH■15.625KH2)との間に、次
式(1)のような関係がある。
式の送受系統に用いた場合には、次に述べるような不都
合を生ずる。即ち、PAL方式では、副搬送波周波数f
c(fc−4.43361875Mll2)と水平同期
周波数fH(fH■15.625KH2)との間に、次
式(1)のような関係がある。
fc−(284−1/ 4 )fH+ 25H2・・・
(1)即ち、PAL方式の副搬送波周波数fcは水平同
期周波数fHの非整数倍である。
(1)即ち、PAL方式の副搬送波周波数fcは水平同
期周波数fHの非整数倍である。
第1図の庄ノクドオシレータ3ではバースト信号に同期
させて副搬送波周波数の整数倍のクロックパルス(nf
c)例えば3fc、4fc等)を形成している。なおこ
のクロックパルスの位相はバースト軸(U3Vベクトル
平面の+1350及び−1350の中間位相)に対して
所定の角度で形成されてよい。このクロックパルスはA
/D変換器1のサンプリングパルスとして用いられると
共に、カウンタ4で計数されてメモリー2への書込みア
ドレス信号となる。従つて水平同期信号Hに対して上記
クロックパルス(nfc)の位相は、第1式の非整数倍
要素である1/ 4fH及び25H2で定まる所定の周
期で連続的に変化している。第1図のカウンタ4はりセ
ツトパルスとしての水平同期信号Hの到来(立下り)に
よつてクロツクパルスの立上りエツジでりセツトがかか
るようなクロツク同期式のカウンタである。
させて副搬送波周波数の整数倍のクロックパルス(nf
c)例えば3fc、4fc等)を形成している。なおこ
のクロックパルスの位相はバースト軸(U3Vベクトル
平面の+1350及び−1350の中間位相)に対して
所定の角度で形成されてよい。このクロックパルスはA
/D変換器1のサンプリングパルスとして用いられると
共に、カウンタ4で計数されてメモリー2への書込みア
ドレス信号となる。従つて水平同期信号Hに対して上記
クロックパルス(nfc)の位相は、第1式の非整数倍
要素である1/ 4fH及び25H2で定まる所定の周
期で連続的に変化している。第1図のカウンタ4はりセ
ツトパルスとしての水平同期信号Hの到来(立下り)に
よつてクロツクパルスの立上りエツジでりセツトがかか
るようなクロツク同期式のカウンタである。
従つて水平同期信号に対してクロツクパルス(Nfc)
の位相が連続的に変化していると、水平同期信号の立下
りエツジとクロツクパルスの立上りエツジとの位相が周
期的に近接したり離れたりする。夫々の位相が近接して
いる場合に、水平同期信号の立下りエツジがクロツクパ
ルスの立上りエツジより時間的に早ければ、上記クロツ
クパルスの立上りエツジでカウンタ4がりセツトされる
。また水平同期信号の立下りエツジがクロツクパルスの
立土りエツジよりも少しでも遅れると、次のクロツクパ
ルスの立上りまでのほぼクロツク1周期の期間だけカウ
ンタ4のりセツトが遅れる。従つてカウンタ4の出力か
ら得られる書込みアドレス信号の特定位置は、水平同期
信号の立下りエツジを時間軸の原点とすると、周期的に
1クロツク分だけ急激に変化する。この変化はロツクド
オシレータ3の出力Nfcが固定周波数であれば第1式
の非整数倍要素で定まる規則性を有している。
の位相が連続的に変化していると、水平同期信号の立下
りエツジとクロツクパルスの立上りエツジとの位相が周
期的に近接したり離れたりする。夫々の位相が近接して
いる場合に、水平同期信号の立下りエツジがクロツクパ
ルスの立上りエツジより時間的に早ければ、上記クロツ
クパルスの立上りエツジでカウンタ4がりセツトされる
。また水平同期信号の立下りエツジがクロツクパルスの
立土りエツジよりも少しでも遅れると、次のクロツクパ
ルスの立上りまでのほぼクロツク1周期の期間だけカウ
ンタ4のりセツトが遅れる。従つてカウンタ4の出力か
ら得られる書込みアドレス信号の特定位置は、水平同期
信号の立下りエツジを時間軸の原点とすると、周期的に
1クロツク分だけ急激に変化する。この変化はロツクド
オシレータ3の出力Nfcが固定周波数であれば第1式
の非整数倍要素で定まる規則性を有している。
従つてメモリー2から信号を読み出すときに固定周波数
を分周して形成される読出しアドレス信号が上記と同じ
規則性を備えていれば、何らの支障なく読み出しが行わ
れる。しかしながら第1図のタイムベースコレクタで処
理される映像信号は主としてビデオテープレコーダ等の
出力であつて、この信号は時間軸変動(ジツタ一)成分
を含んでいる。このため映像信号中のバースト信号に同
期して形成される上記クロツクパルス(Nfc)もジツ
タ一(位相変動)を有している。またビデオテープレコ
ーダから再生された水平同期信号についても位相歪及び
振巾歪を有しているから、その立下りエツジも位相変動
している。従つて水平同期信号の立下りエツジを時間軸
の原点とした書込みアドレス信号の特定位置は、何らの
規則性を持たずに水平走査周期ごと若しくは水平走査の
数周期ごとに1クロツク分だけ急激に変化する。故にこ
のような書込みアドレス信号を用いてメモリー2に書き
込んだ映像信号を、固定周波数を分周して得られる読出
しアドレス信号でもつて読み出した場合には、上記書込
みアドレス信号の位置変化の不規則性が読み出された映
像信号のカラー位相に影響を及ぼし、モニタ画面上で色
相ずれを起こす。
を分周して形成される読出しアドレス信号が上記と同じ
規則性を備えていれば、何らの支障なく読み出しが行わ
れる。しかしながら第1図のタイムベースコレクタで処
理される映像信号は主としてビデオテープレコーダ等の
出力であつて、この信号は時間軸変動(ジツタ一)成分
を含んでいる。このため映像信号中のバースト信号に同
期して形成される上記クロツクパルス(Nfc)もジツ
タ一(位相変動)を有している。またビデオテープレコ
ーダから再生された水平同期信号についても位相歪及び
振巾歪を有しているから、その立下りエツジも位相変動
している。従つて水平同期信号の立下りエツジを時間軸
の原点とした書込みアドレス信号の特定位置は、何らの
規則性を持たずに水平走査周期ごと若しくは水平走査の
数周期ごとに1クロツク分だけ急激に変化する。故にこ
のような書込みアドレス信号を用いてメモリー2に書き
込んだ映像信号を、固定周波数を分周して得られる読出
しアドレス信号でもつて読み出した場合には、上記書込
みアドレス信号の位置変化の不規則性が読み出された映
像信号のカラー位相に影響を及ぼし、モニタ画面上で色
相ずれを起こす。
またはなはだしい場合には、本来垂直な直線をテレビ画
面に画く映像信号を書き込んだとしても、読み出された
ときにはジグザグ模様を画く映像信号になつてしまうと
いう不都合が生ずるO本発明は上述の問題点に鑑みて発
明されたもので、第1の信号を遅延させ得られかつこの
遅延量を制御され得る遅延回路と、上記第1の信号を計
数してその計数出力に基づいて上記遅延回路の上記遅延
量の制御を行うためのカウンタとを具備し、上記第1の
信号と非整数倍の関係にある第2の信号に実質的に同期
する第3の信号を上記遅延回路の出力として得るように
構成されている。
面に画く映像信号を書き込んだとしても、読み出された
ときにはジグザグ模様を画く映像信号になつてしまうと
いう不都合が生ずるO本発明は上述の問題点に鑑みて発
明されたもので、第1の信号を遅延させ得られかつこの
遅延量を制御され得る遅延回路と、上記第1の信号を計
数してその計数出力に基づいて上記遅延回路の上記遅延
量の制御を行うためのカウンタとを具備し、上記第1の
信号と非整数倍の関係にある第2の信号に実質的に同期
する第3の信号を上記遅延回路の出力として得るように
構成されている。
このように構成することによつて、非整数倍の関係にあ
る信号の一方を基にして、他方に同期する第3の信号を
比較的簡単な回路構成で得ることができるようにしてい
る。以下本発明を実施例により、第2図と共に説明する
。
る信号の一方を基にして、他方に同期する第3の信号を
比較的簡単な回路構成で得ることができるようにしてい
る。以下本発明を実施例により、第2図と共に説明する
。
なお第1図に示す場合と同一機能を有するものには、同
一名称及び符号を附してその説明を省略する。第2図に
おいて、外部から供給される水平同期信号Hは、固定さ
れた遅延量を有するデイレーライン5を介してラインセ
レクタ6及びデイレーライン15に供給される。
一名称及び符号を附してその説明を省略する。第2図に
おいて、外部から供給される水平同期信号Hは、固定さ
れた遅延量を有するデイレーライン5を介してラインセ
レクタ6及びデイレーライン15に供給される。
このデイレーライン5は、後述するカウンタ23及びメ
モリー24における切換動作時間を見込んで、水平同期
信号Hを遅延するもので、その遅延量は、例えば1μS
であつてよい。次にデイレーライン15〜21について
述べると、副搬送波信号Sの周期(1/Fc)をTcと
した場合、デイレーライン15,16はそれぞれ′r−
Q,?の遅延量を有している。
モリー24における切換動作時間を見込んで、水平同期
信号Hを遅延するもので、その遅延量は、例えば1μS
であつてよい。次にデイレーライン15〜21について
述べると、副搬送波信号Sの周期(1/Fc)をTcと
した場合、デイレーライン15,16はそれぞれ′r−
Q,?の遅延量を有している。
同様にデイレ一2′4ライン17,18,19,20,
21はそれぞれ?????の遅延量を有している2′
4′ 8′16′32゛ 0またライン
セレクタ6,7,8,9,10,11,12はその端子
Sに供給される信号に応じて端子Yを端子A側のライン
に接続するか、或いは端子B側のラインに接続するかを
選択するものである。
21はそれぞれ?????の遅延量を有している2′
4′ 8′16′32゛ 0またライン
セレクタ6,7,8,9,10,11,12はその端子
Sに供給される信号に応じて端子Yを端子A側のライン
に接続するか、或いは端子B側のラインに接続するかを
選択するものである。
上述したデイレーライン15〜21はそれぞれラインセ
レクタ6〜12の端子Aと端子Bとの間に設けられてい
る。ラインセレクタ6及び7はカウンタ23の出力によ
つて切換え制御される。
レクタ6〜12の端子Aと端子Bとの間に設けられてい
る。ラインセレクタ6及び7はカウンタ23の出力によ
つて切換え制御される。
このカウンタ23は水平同期信号を分周して1/2出力
及び1/4出力を得て、これらの出力をラインセレクタ
6及び7の端子Sにそれぞれ供給するようにしている。
ラインセレクタ8〜12はメモリー24の出力によつて
切換え制御される。メモリー24は所謂ROM(Rea
dOnlyMemOry)であつてよく、後述するよう
に各走査線に必要となる遅延量を定める情報をメモリー
している。このメモリー24にはアドレス信号としてカ
ウンタ25の出力が供給される。カウンタ25は水平同
期信号Hを分周するもので、PAL方式の走査線本数に
合わせて625進カウンタであつてよい。なおこのカウ
ンタ25には、1フレーム毎のりセツト信号として垂直
同期信号を1/2分周した信号が供給される。次に以上
で述べた構成による動作について説明する。前述した等
式(1)において、FHが15.625KHzであるこ
とを使つて等式(1)を変形すると、次の等式(2)が
得られる。
及び1/4出力を得て、これらの出力をラインセレクタ
6及び7の端子Sにそれぞれ供給するようにしている。
ラインセレクタ8〜12はメモリー24の出力によつて
切換え制御される。メモリー24は所謂ROM(Rea
dOnlyMemOry)であつてよく、後述するよう
に各走査線に必要となる遅延量を定める情報をメモリー
している。このメモリー24にはアドレス信号としてカ
ウンタ25の出力が供給される。カウンタ25は水平同
期信号Hを分周するもので、PAL方式の走査線本数に
合わせて625進カウンタであつてよい。なおこのカウ
ンタ25には、1フレーム毎のりセツト信号として垂直
同期信号を1/2分周した信号が供給される。次に以上
で述べた構成による動作について説明する。前述した等
式(1)において、FHが15.625KHzであるこ
とを使つて等式(1)を変形すると、次の等式(2)が
得られる。
AT百 PT百
この等式(2)は次のことを意味している。
A項十B項を補正して、副搬送波周波数Fcの見かけ上
整数分の一の周波数FH′(換言すれば、FcがFH/
の整数倍である周波数FH′)を有する信号仔が得られ
たならば、この信号汀は副搬送波信号Sに同期した信号
である。即ち、信号汀(りセツトパルス)は副搬送波信
号S若しくはバースト信号の例えば00の位相で必ず形
成される。一方ロツクドオシレータ3の出力のクロツク
パルス(Nfc)はバースト信号に同期してバースト軸
に対して所定の角度位置に形成されている。従つて信号
仔の立下りエツジとクロツクパルスの立上りエツジとは
いつも一定の位相差を有していて互に近接したり、離れ
たりすることはない。このためクロツクパルス及び信号
仔にジツタ一(位相変動)があつても両者の時間的な前
後関係には影響しない。即ち、信号汀の立下りエツジと
クロツクパルスの立上リエツジとで定まるカウンタ4の
りセツト位相はジツタ一によつて変動することがなく、
その出力の書込みアドレス信号の特定位置は信号仔を基
準にすると不変である。従つて読み出し時に、固定周波
数のクロツクパルスをカウンタで分周しかつ書き込み時
と同じようにして形成された信号汀でこのカウンタをり
セツトして形成される読出しアドレス信号でもつて、メ
モリー2から映像信号を読み出すことにより、書込みと
読出しとの間でカラー位相が変化しない映像信号を得る
ことができる。
整数分の一の周波数FH′(換言すれば、FcがFH/
の整数倍である周波数FH′)を有する信号仔が得られ
たならば、この信号汀は副搬送波信号Sに同期した信号
である。即ち、信号汀(りセツトパルス)は副搬送波信
号S若しくはバースト信号の例えば00の位相で必ず形
成される。一方ロツクドオシレータ3の出力のクロツク
パルス(Nfc)はバースト信号に同期してバースト軸
に対して所定の角度位置に形成されている。従つて信号
仔の立下りエツジとクロツクパルスの立上りエツジとは
いつも一定の位相差を有していて互に近接したり、離れ
たりすることはない。このためクロツクパルス及び信号
仔にジツタ一(位相変動)があつても両者の時間的な前
後関係には影響しない。即ち、信号汀の立下りエツジと
クロツクパルスの立上リエツジとで定まるカウンタ4の
りセツト位相はジツタ一によつて変動することがなく、
その出力の書込みアドレス信号の特定位置は信号仔を基
準にすると不変である。従つて読み出し時に、固定周波
数のクロツクパルスをカウンタで分周しかつ書き込み時
と同じようにして形成された信号汀でこのカウンタをり
セツトして形成される読出しアドレス信号でもつて、メ
モリー2から映像信号を読み出すことにより、書込みと
読出しとの間でカラー位相が変化しない映像信号を得る
ことができる。
なおタイムベースコレクタの機能として、読み出しが固
定周波数のクロツクパルスで行われるから、読み出され
た映像信号の時間軸変動は修正されている。第2図に示
す本発明の実施例では、上述した等式(2)のA項及び
B項を、デイレーラインを使用して補正することにより
、信号仔を得るようにしている。
定周波数のクロツクパルスで行われるから、読み出され
た映像信号の時間軸変動は修正されている。第2図に示
す本発明の実施例では、上述した等式(2)のA項及び
B項を、デイレーラインを使用して補正することにより
、信号仔を得るようにしている。
次に等式(2)におけるA項及びB項の補正がデイレー
ラインを使用してどのように行われるかを次に示す第1
表と共に説明する。なお第1表は等式(2)を変形した
等式(3)によつて考察されてよい。また次に示す等式
(3)は、周期TC(TC=r)及びTH(TH−五)
を使つて等式(2)を書き直したものである。今、ある
時刻T。
ラインを使用してどのように行われるかを次に示す第1
表と共に説明する。なお第1表は等式(2)を変形した
等式(3)によつて考察されてよい。また次に示す等式
(3)は、周期TC(TC=r)及びTH(TH−五)
を使つて等式(2)を書き直したものである。今、ある
時刻T。
において、副搬送波信号Sの位相をθsとし、また水平
同期信号Hの位相をθHとする。この場合、時刻T。か
ら一水平走査時間後の時刻T,においても、時刻T。の
ときと同一の位相、即ち位相θs及びθHを保持するに
は、等式(1)又は(2)から信号Sに対し信号Hの位
相をA項についてLだけ進め、かつB項について上だけ
遅れさせる補正をすればよい。A項の補正について信号
Hの位相を亙だけ進めることは、−j−TCだけ遅れさ
せることと等価である。そこで第2図に示す回路では、
信号Hにデイレーラ, 3イン15及び16
を通過させるようにして、−Tcゝ4の遅延量を得てい
る。
同期信号Hの位相をθHとする。この場合、時刻T。か
ら一水平走査時間後の時刻T,においても、時刻T。の
ときと同一の位相、即ち位相θs及びθHを保持するに
は、等式(1)又は(2)から信号Sに対し信号Hの位
相をA項についてLだけ進め、かつB項について上だけ
遅れさせる補正をすればよい。A項の補正について信号
Hの位相を亙だけ進めることは、−j−TCだけ遅れさ
せることと等価である。そこで第2図に示す回路では、
信号Hにデイレーラ, 3イン15及び16
を通過させるようにして、−Tcゝ4の遅延量を得てい
る。
またB項の補正については理論上は」DLだけの遅延量
が必要となるが、この遅延量が微少値なので、これに近
似させてOの遅延量となるようにしている。このとき見
かけ上の周波数FH′はFcに対しFc.′284fH
′となる。以後時刻T2〜T625においても、上述の
場合と同様の考えにより、第1表に示すようなそれぞれ
の遅延量を得ている。第2図に示すカウンタ23,25
及びメモリー24は、この第1表に示す遅延量が得られ
るようにラインセレクタ6〜12をそれぞれ制御するよ
うにしている。このようにして等式(2)のA項及びB
項を補正することにより、副搬送波周波数Fcの見かけ
上整数分の一の周波数FH′を有する信号汀がラインセ
レクタ12の端子Yから得られる。
が必要となるが、この遅延量が微少値なので、これに近
似させてOの遅延量となるようにしている。このとき見
かけ上の周波数FH′はFcに対しFc.′284fH
′となる。以後時刻T2〜T625においても、上述の
場合と同様の考えにより、第1表に示すようなそれぞれ
の遅延量を得ている。第2図に示すカウンタ23,25
及びメモリー24は、この第1表に示す遅延量が得られ
るようにラインセレクタ6〜12をそれぞれ制御するよ
うにしている。このようにして等式(2)のA項及びB
項を補正することにより、副搬送波周波数Fcの見かけ
上整数分の一の周波数FH′を有する信号汀がラインセ
レクタ12の端子Yから得られる。
この信号仔は副搬送波信号及びクロツクパルス(Nfc
)に実質的に同期した信号である。以上本発明を実施例
に基づいて説明したが、本発明の技術的思想により更に
変形が可能である。
)に実質的に同期した信号である。以上本発明を実施例
に基づいて説明したが、本発明の技術的思想により更に
変形が可能である。
例えば、上述した実施例ではラインセレクタ6,7をカ
ウンタ23の出力により制御するようにしているが、こ
のカウンタ23の代りにラインセレクタ8〜12と同様
にしてメモリー24の出力によつて制御するようにして
もよい。さらに、ラインセレクタ8〜12の制御信号と
してメモリー24の出力を利用するようにしているが、
制御信号を得るには必ずしもメモリーを利用する必要は
なく、例えばカウンタと演算回路とを組合せることによ
つて或いはカウンタだけで得るようにしてもよい。以上
本発明によれば、第2の信号と非整数倍の関係にある第
1の信号を、遅延させることによつて、第2の信号と同
期する第3の信号を得るようにしたので、第1の信号か
ら第3の信号を比較的簡単な回路構成で得ることが可能
となる。
ウンタ23の出力により制御するようにしているが、こ
のカウンタ23の代りにラインセレクタ8〜12と同様
にしてメモリー24の出力によつて制御するようにして
もよい。さらに、ラインセレクタ8〜12の制御信号と
してメモリー24の出力を利用するようにしているが、
制御信号を得るには必ずしもメモリーを利用する必要は
なく、例えばカウンタと演算回路とを組合せることによ
つて或いはカウンタだけで得るようにしてもよい。以上
本発明によれば、第2の信号と非整数倍の関係にある第
1の信号を、遅延させることによつて、第2の信号と同
期する第3の信号を得るようにしたので、第1の信号か
ら第3の信号を比較的簡単な回路構成で得ることが可能
となる。
第1図(ま従来のタイム・ベース・コレクタを示すプロ
ツク図、第2図は本発明の実施例としてのタイム・ベー
ス・コレクタを示すプロツク図である。 なお図面に用いられている符号において、15,16,
17,18,19,20,21はデイレーライン、23
,25はカウンタである。
ツク図、第2図は本発明の実施例としてのタイム・ベー
ス・コレクタを示すプロツク図である。 なお図面に用いられている符号において、15,16,
17,18,19,20,21はデイレーライン、23
,25はカウンタである。
Claims (1)
- 1 第1の信号を遅延させ得られかつこの遅延量を制御
され得る遅延回路と、上記第1の信号を計数してその計
数出力に基づいて上記遅延回路の上記遅延量の制御を行
うためのカウンタとを具備し、上記第1の信号と非整数
倍の関係にある第2の信号に実質的に同期する第3の信
号を上記遅延回路の出力として得るようにした信号発生
器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51133528A JPS5927513B2 (ja) | 1976-11-05 | 1976-11-05 | 信号発生器 |
GB45240/77A GB1593087A (en) | 1976-11-05 | 1977-10-31 | Video signal processing apparatuses |
US05/847,536 US4178607A (en) | 1976-11-05 | 1977-11-01 | PAL color television signal generator for control of time base corrector |
DE2749493A DE2749493C2 (de) | 1976-11-05 | 1977-11-04 | Signalgenerator |
NL7712256A NL7712256A (nl) | 1976-11-05 | 1977-11-07 | Signaalgenerator. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP51133528A JPS5927513B2 (ja) | 1976-11-05 | 1976-11-05 | 信号発生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5357919A JPS5357919A (en) | 1978-05-25 |
JPS5927513B2 true JPS5927513B2 (ja) | 1984-07-06 |
Family
ID=15106889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51133528A Expired JPS5927513B2 (ja) | 1976-11-05 | 1976-11-05 | 信号発生器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4178607A (ja) |
JP (1) | JPS5927513B2 (ja) |
DE (1) | DE2749493C2 (ja) |
GB (1) | GB1593087A (ja) |
NL (1) | NL7712256A (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6033034B2 (ja) * | 1978-12-19 | 1985-07-31 | ソニー株式会社 | Apc形色同期回路 |
GB2059107B (en) * | 1979-07-12 | 1983-06-02 | Universal Pioneer Corp | Tangential servo control signal generating device |
JPS5614787A (en) * | 1979-07-18 | 1981-02-13 | Sony Corp | Video signal reproduction system |
CH646287A5 (de) * | 1979-09-28 | 1984-11-15 | Siemens Ag Albis | Schaltungsanordnung zur zeitlichen verschiebung von impulsen. |
DE3165323D1 (en) * | 1981-03-06 | 1984-09-13 | Itt Ind Gmbh Deutsche | Delay circuit with integrated insulated-layer field-effect transistor for digital signals, and application of the same to colour television receivers |
US4481616A (en) * | 1981-09-30 | 1984-11-06 | Rca Corporation | Scanning capacitance microscope |
JPS60123189A (ja) * | 1983-12-06 | 1985-07-01 | Fujitsu General Ltd | デイスクプレ−ヤにおけるジツタ−補正装置 |
JPH0636614B2 (ja) * | 1985-05-21 | 1994-05-11 | ソニー株式会社 | 時間軸誤差補正装置 |
DE3533703A1 (de) * | 1985-09-21 | 1987-03-26 | Bosch Gmbh Robert | Videosignalprozessor |
DE3851779T2 (de) * | 1987-05-20 | 1995-04-27 | Sanyo Electric Co | Gerät zum Wiedergeben von Videosignalen. |
US4797731A (en) * | 1987-06-09 | 1989-01-10 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for compatibly locking horizontal sync to the PAL subcarrier |
US4951143A (en) * | 1989-05-24 | 1990-08-21 | American Dynamics Corporation | Memory configuration for unsynchronized input and output data streams |
JPH0440783A (ja) * | 1990-06-07 | 1992-02-12 | Pioneer Electron Corp | 時間軸補正装置 |
EP0568743A1 (en) * | 1992-05-08 | 1993-11-10 | International Business Machines Corporation | PAL video signal processing apparatus |
US6836295B1 (en) | 1995-12-07 | 2004-12-28 | J. Carl Cooper | Audio to video timing measurement for MPEG type television systems |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3297953A (en) * | 1965-02-01 | 1967-01-10 | Gordon Engineering Corp | Frequency synthesizer |
GB1240361A (en) * | 1969-04-23 | 1971-07-21 | Pye Ltd | Synchronising arrangements for television systems |
US3755748A (en) * | 1972-03-06 | 1973-08-28 | Motorola Inc | Digital phase shifter/synchronizer and method of shifting |
JPS5320169B2 (ja) * | 1972-04-24 | 1978-06-24 | ||
US3860952B2 (en) * | 1973-07-23 | 1996-05-07 | Harris Corp | Video time base corrector |
US3932888A (en) * | 1974-06-10 | 1976-01-13 | Eastman Technology, Inc. | Apparatus for modifying the time base of signals |
US4018990A (en) * | 1975-02-13 | 1977-04-19 | Consolidated Video Systems, Inc. | Digital video synchronizer |
US4074307A (en) * | 1975-08-14 | 1978-02-14 | Rca Corporation | Signal processor using charge-coupled devices |
-
1976
- 1976-11-05 JP JP51133528A patent/JPS5927513B2/ja not_active Expired
-
1977
- 1977-10-31 GB GB45240/77A patent/GB1593087A/en not_active Expired
- 1977-11-01 US US05/847,536 patent/US4178607A/en not_active Expired - Lifetime
- 1977-11-04 DE DE2749493A patent/DE2749493C2/de not_active Expired
- 1977-11-07 NL NL7712256A patent/NL7712256A/xx not_active Application Discontinuation
Also Published As
Publication number | Publication date |
---|---|
GB1593087A (en) | 1981-07-15 |
US4178607A (en) | 1979-12-11 |
NL7712256A (nl) | 1978-05-09 |
DE2749493A1 (de) | 1978-05-11 |
JPS5357919A (en) | 1978-05-25 |
DE2749493C2 (de) | 1984-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5927513B2 (ja) | 信号発生器 | |
JPS5923517B2 (ja) | テレビジヨン信号同期装置 | |
JPS5825773A (ja) | 同期回路 | |
JPH04227391A (ja) | 直交する出力クロックを持つデジタルテレビジョン信号処理回路 | |
JP2995923B2 (ja) | 同期クロック発生回路 | |
US4467357A (en) | System for digitizing and processing video signals and a television signal receiver comprising such a system | |
US4977445A (en) | Sync-signal reproducing circuit for use in television receiver | |
JPH05130448A (ja) | 水平afc回路 | |
US4768103A (en) | Write clock generator for time base corrector including frequency fluctuation and write clock difference signal reduction | |
EP0290183B1 (en) | Pal video signal processing device | |
JP2525883B2 (ja) | 同期変換装置 | |
JP2808981B2 (ja) | 映像信号処理装置と映像信号の時間軸補正装置 | |
JP2687484B2 (ja) | 自動周波数制御回路 | |
JP3541628B2 (ja) | スーパーインポーズ装置 | |
JP2508435B2 (ja) | 映像信号処理装置 | |
JPS5855718B2 (ja) | 時間軸補正装置 | |
JP2711142B2 (ja) | 時間伸長回路 | |
JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
JP2514184B2 (ja) | デイジタルコンバ−ゼンス補正装置 | |
JPS5843325Y2 (ja) | 同期信号発生器 | |
JP2711392B2 (ja) | テレビジョン信号の時間軸圧縮装置 | |
JPH02284592A (ja) | 時間ずれ検出回路 | |
JPH03133265A (ja) | テレビジョン受像機 | |
JPH11187358A (ja) | 時間軸補正装置 | |
JPH05316383A (ja) | フエーズロツクドループ回路 |