JPS6033034B2

JPS6033034B2 - Ａｐｃ形色同期回路

Info

Publication number: JPS6033034B2
Application number: JP53157130A
Authority: JP
Inventors: 加一立沢
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1978-12-19
Filing date: 1978-12-19
Publication date: 1985-07-31
Also published as: DE2950973C2; BR7908347A; NL7909154A; US4318119A; AU5375379A; JPS5582581A; AT383715B; GB2039446B; DE2950973A1; ATA794779A; AU530182B2; GB2039446A

Description

【発明の詳細な説明】本発明はＶＴＲより再生されたカラー映像信号の時間軸
変動を補正する時間軸誤差補正装置の書込みクロック信
号発生装置に適用して好適なＡＰＣ形色同期回路に関し
、特にＰＡＬカラー映像信号の如く１ライン毎に位相が
異なるバースト信号を有するカラー映像信号より分離さ
れたバースト信号を供し、バースト信号の欠落（例えば
ＶＴＲに於けるドロップアウトによる）に拘らず各ライ
ン毎の位相の正しい色副搬送波信号を得ることのできる
ものを提案せんとするものである。

本発明のＡＰＣ形色同期回路は、１ライン毎に位相が０
，，８２と異なるバースト信号を有するカラー映像信号
より離された信号を供給して該バースト信号に同期した
色副搬送波信号を得るようにしたＡＰＣ形色同期回路に
於いて、カラー映像信号より分離された入力水平同期信
号を供給して該力水平同期信号の欠落の有無に拘らず欠
落のない出力水平同期信号及び色副搬送波周波数の整数
倍の周波数の周波数信号を出力するカウンタ形ＡＦＣ回
路と、カラー映像信号より分離された入力バースト信号
及びＡＦＣ回路のカゥンタの内容からバースト信号の位
相を検出するタイミング信号を出力するタィミン信号発
生回路と、ＡＰＣ回路よりの周波数信号に応じた、色副
搬送波周波数の周波数信号及びタイミング信号発生回路
よりのタイミング信号を供給して出力バースト信号を得
るバースト信号発生回路と、ＡＦＣ回路よりの周波数信
号の周波数の整数倍の周波数の周波数信号及びバースト
信号発生回路よりの出力バースト信号を供給して色副搬
送波信号を出力すＡＰＣ回路と、ＡＰＣ回路よりの色副
搬送波信号の位相を８，→８２又は８２→ａ，に転換す
位相転換回路と、ＡＰＣ回路よりの色副搬送波信号及び
位相転換回路よりの位相転換された色搬送波信号を供給
して切換え選択するスイッチ回路と、タイミング信号発
生回路よりのタイミング信号のタイミングにてカウンタ
形ＡＦＣ回路のカウンタの内容を記憶するメモリと、カ
ウンタ形ＡＦＣ回路のカウンタの内容とメモ川こ記憶さ
れた１ライン前のカウンタの内容とを比較するデジタル
比較器と、入力バースト信号のラインの奇偶を判別する
ィン判別回路と、タイミング信号とデジタル比較器より
の比較出力とによりバースト信号の欠落を検出すると共
に、この検出した出力とライン判別回路の判別出力とに
よりバースト信号の欠落しているラインの奇偶を判別し
、その判別出力に基づいて位相転換回路を制御する第１
の制御回路と、タイミング信号発生回路よりのタイミン
グ信号及びデジタル比較器の比較出力に基づいて入力バ
ースト信号の有無を検出し、これに基づいてスイッチ回
路を制御する第２の制御回路とを有し、入力バースト信
号のあるときはＡＰＣ回路よりの色副搬送波信号をスイ
ッチ回路より出力し入力バースト信号のないときは位相
転換回路よりの位相転換された色副搬送波信号をスイッ
チ回路より出力するようにして構成するものである。以
下に本発明を、ＶＴＲより再生されたＰＡＬカラー映像
信号の時間軸変動を補正する時間軸誤差補正装置の書込
みクロツク信号発生装置に適用した−実施例について詳
細に説明する。

１はＶＴＲより再生されたカラー映像信号より分離され
た水平同期信号Ｐの入力される入力端子、４１は同じく
再生されたカラー映像信号から分離されたバースト信号
Ｂが供給される入力端子である。

４０‘まカラー映像信号より分離された入力水平同期信
号Ｐを供給して、その入力水平同期信号の欠落の有無に
拘らず欠落のない出力水平同期信号Ｐ′を出力端子２０
‘こ得ると共に、色副搬送波周波数ｆｓｃの整数倍、本
例では４倍の周波数の出力信号を出力端子２８から得る
カウンタ形ＡＦＣ回路である。

尚、このカウンタ形ＡＦＣ回路４０の具体構成は第４図
以下について後述する。５１は、カラー映像信号より分
離された入力バースト信号Ｂ及びＡＦＣ回路４０より得
られた出力水平同期信号Ｐ′を供給し、バースト信号Ｂ
の始まりのタイミング信号ＣＢＨ（第２図及び第３図Ａ
参照）を出力するタイミング信号発生回路である。この
場合、タイミング信号ＣＢＨは、バースト信号Ｂ中の位
相情報の正確な、例えば中央部の１波の位置に相当する
タイミングを示す信号である。５２は、ＡＦＣ回路４０
よりの周波数信号に応じた色副搬送波周波数の周波数信
号及びイミング信号発生回路５１よりのタイミング信号
ＣＢＨを供給して、出力バースト信号ＳＴＢ（第２図参
照）を得るバースト信号発生回路である。

即ち、バースト信号発生回路５２は１ライン毎に入力さ
れる入力バースト信号に位相同期したバースト信号を発
生するものである。４４はＡＦＣ回路４０よりの周波数
信号の整数倍、本例では３倍従って色副搬送波周波数ｆ
的の１２倍の周波数信号及びバースト信号発生回路５２
よりの出力バースト信号ＳＴＢを供給して色副搬送波信
号ＳＣ（第２図Ｅ参照）を出力するＡＰＣ回路である。

このＡＰＣ回路４４によってＰＡＬ信号特有の２拍ｚオ
フセットが付加されるようになされている。尚、このＡ
ＰＣ回路４４からは色副搬送波周波数ｆ的の４倍の周波
数信号も出力されて、後述する遅延回路（Ｄ形フリップ
フロップ回路により構成される）４８にクロツク信号と
して供給される。そして、ＡＦＣ回路４０では上述した
如く色副搬送波周波数ｆｓｃの４倍、即ち、水平周波数
の１１３３音の周波数の周波数信号が出力され、これが
分周器４２に供給されて１′４に分周され、得られた色
副搬送波周波数ｆ舵の周波数信号が上述したようにバー
スト信号発生回路５２に供給されると共に、この分筒器
４２の出力がフェイスロックドループ（ＰＬＬと略称す
る）４３に供給されて、これにより色副搬送波周波数ｆ
ｓｃの１２倍の周波数の周波数信号を得られ、これがＡ
ＰＣ回路４４に供給される。４５はＡＰＣ回路４４より
の色副搬送波信号ＳＣの位相を８，→８２又は８２ →
８，に転換する位相転換回路である。

尚、ＰＡＬカラー映像信号の場合には、８．，ａ２が夫
々十１３５ｏ，一１３５０である。このため位相転換回
路４５は以下に述べる如き構成をとっている。ＡＰＣの
回路４４よりの色副搬送波信号ＳＣを直接第１のスイッ
チ回路４７の一方の固定接点に供給すると共に、インバ
ータ回路４６を介して他方の固定接点に供給し、その可
動接点を遅延量が１色副搬送波周期の１／４、即ち位相
角度で９００遅延させる遅延回路４８に供給される。そ
してこの第１のスイッチ回路４７を切換えることにより
色副搬送波信号ＳＣの位相が１ライン毎に８，→８２に
、又は８２→８，に転換されるものである。この位相転
換回路４５の具体構成を第１０図に示し、同図に於て４
６′は、ＡＰＣ回路４４よりの色副搬送波信号を受けて
、その色副搬送波信号及びそれの位相反転された信号を
出力するＤ形フリップフロップ回路、４８は、このＤ形
フリツプフロップ４６′のＱ及びＱ力のスイッチ回路４
７による切換出力を１色副搬送波周期の１／４だけ遅延
させる遅延回路としてのＤ形フリップフロップ回路であ
る。これらＤ形フリツプフロツプ回路４６′，４８には
、ＡＰＣ回路４４からの、色副搬送波周波数ｆｓｃの４
倍の周波数信号がクロック信号として夫々供給される。
４９はＡＰＣ回路４４よりの色副搬送波信号ＳＣ及び位
相転換回路４５よりの位相転換された色副搬送波信号Ｓ
Ｃ′（第２図１参照）を供給して切襖え選択する第２の
スイッチ回路である。

即ち、遅延回路４８の出力たる位相転換された色副搬送
波信号ＳＣ′をスイチ回路４９の一方の固定接点に供給
し、ＡＰＣ回路４４よりの色副搬送波信号ＳＣを他方の
固定接点に供Ｖ給し、可動接点の力を出力端子５０１こ
導出するものである。そして、この出力端子６０より入
力バースト信号の欠落の有無に拘らず位相の正しい色副
搬送波信号が得られるものである。６２はタイミング信
号発生回路５１よりのタイミング信号ＣＢＨのタイミン
グにてカウンタ形ＡＦＣ回路４０のカウンタの内容Ａ，
Ｂ……，×を記憶するメモリである。

６３はカゥンタ形ＡＦＣ回路４０のカウンタの内容Ａ，
Ｂ，…・・・×とメモリ６２に記憶された１ライン前の
カウン夕の内容Ａ，Ｂ，・・・・・・，×と比較するデ
ジタル比較器である。

５６は入力バースト信号のラインの奇偶を判別するライ
ン判別回路である。

バースト信号発生回路５２よりの出力バースト信号ＳＴ
Ｂはアンド回路５３に供給される。

又この出力バースト信号ＳＴＢはゲート回路５４及び５
５に供給される。バースト回路５４には、タイミング信
号発生回路５１から作られた入力バースト信号の第１波
を抽出するためのゲ−ト信号Ｇ，（第２図○参照）が作
られてゲート信号として供給される。又、ゲート回路５
５には、タイミング信号発生回路５１から作られた入力
バースト信号の所定の３波、例えば４波目から６波目を
抽出するためのゲート信号が作られて供給される。そし
て、このゲート回路５５よりの出力をアンド回路５３に
供給し、アンド回路５３の出力をＡＰＣ回路４４に供給
するものである。又、ライン判別回路５６には、ＡＰＣ
回路４４よりの色副搬送波信号ＳＣと、ゲート回路５４
よりの出力バースト信号ＳＴＢの第１波とが供給される
。

６５はタイミング信号発生回路５１よりのタイミング信
号ＣＢＨ、デジタル比較器６３よりの比較出力及びライ
ン判別回路５６の判別出力に基づいて位相転換回路４５
を制御する第１の制御回路である。

即ちタイミング信号ＣＢＨが○形フリッフ。フロツプ回
路６７の○入力端子に供給される。更にデジタル比較器
６３よりの比較出力が遅延回路６４に供給されて得られ
た第１の遅延出力ＤＬ，（第３図Ｃ参照）がフリツプフ
ロップ回路７のＴ入力端子に供給される。そして、フリ
ップフロツプ回路６７のＱ出力端子からは、入力バース
ト信号Ｂの有無に応じた検出出力ＣＢＨＥ（第３図Ｆ参
照）が出力される。そして、この出力ＣＢＨＥがＤフリ
ップフップ回路６８のＴ入力端子に供給される。他方ラ
イン判別回路５６よりの判別出力ＯＥ（第２図Ｆ参照）
が出力端子５７に出力され、これがフライホイール回路
としてＡＦＣ回路７３を通してフリップロップ回路６８
のＤ入力端子に供給される。そして、フリツプフロツプ
回路６８のＱ出力端子より、位相転換回路４５に供給す
る制御信号が出力さる。かくして、この第１の制御回路
６５の制御信号によって位相転換回路４５が切換えられ
ることにより、色副搬送波信号ＳＣの位相が８，であれ
ば、８２に、８２であれば８１に夫々転換される。６６
はタイミング信号発生回路５１よりのタイミング信号Ｃ
ＢＨ及びデジタル比較器６３の比較出力に基づいて、入
力バースト信号Ｂの有無を検出し、これに基づいて第２
のスイッチ回路４９を制御する第２の制御回路である。

即ち、遅延回路６４よりの第２の遅延出力ＤＬ２（第３
図Ｄ参照）が単安定マルチパイプレータ６９に供給され
ると共に、この単安定マルチパイプレータ６９の出力と
上述のフリップフロップ回路６７よりの検出信号ＣＢＨ
Ｅとがアンド回路７０１こ供給され、その出力がＤ形フ
リツプフロツプ回路７１の（リセツト）入力端子に供給
される。更に遅延回路６４よりの第３の遅延出力ＤＬ３
（第３図Ｅ参照）がフリップフロップ回路７１のＴ入力
端子に供給される。そしてこのフリップフロツプ回路７
１のＱ出力端子から入力バースト信号の有無判別制御信
号ＳＣＨ（第３図Ｇ参照）が出力され、これがスイッチ
ング信号としてスイッチング回路４９に供給される。即
ち、入力バースト信号に欠落がない場合にはＡＰＣ回路
４４よりの色副搬送波信号ＳＣがそのまま出力端子５川
こ出力され、入力バースト信号に欠落があった場合には
、位相転換回路４５よりの色副搬送波信号ＳＣ′が出力
端子５０に出力されるものである。例えば、あるライン
に於いて入力バースト信号があってその位相が０，（＝
＋１３５０）である場合は、その位相に同期した色副搬
送波信号ＳＣがＡＰＣ回路４４から得られてこれが出力
端子５０‘こ供総合されるが、次のラインに於いて入力
バースト信号が欠落したとすると、このＡＰＣ回路４４
よりの色副搬送波信号ＳＣをそのまま出力端子５川こ供
給するとその位相は前のラインの入力バースト信号の位
相８，（＝＋１３５０）と、１水平周期期間で発生する
副搬送波信号ＳＣの位相オフセットとを考慮した値とな
る。そこで、これを位相転換回路４５に供給して色副搬
送波信号ＳＣの位相を８２（＝−１３５０）に転換して
出力端子５０‘こ出力するものである。満、位相転換回
路４５では常に色副搬送波信号ＳＣの位相を０・から８
２に又はａ２から８．に転換してスイッチ回路４９の
一方の固定端子に供給している。尚、書込みクロツク信
号の周波数は例えば色副搬送波周波数の４倍であり、位
相の連続性は入力バースト信号の欠落に拘わらず保たれ
る。又、この書込みロック信号発生回路では、ＡＰＣ回
路４４から位相転換回路４５へ供給される周波数が４も
ｃのクロック信号を書込みロック信号として出力すると
共に、読出しクロック信号発生回路（図示せず）に供給
するべロシティェラー信号をも出力するようにしている
。

以下これについて説明する。又、タイミング信号発生回
路５１よりのタイミング信号ＣＢＨより作ったゲート信
号Ｇ，を遅延回路５８に供給して遅延されたゲート信号
ＶＥＰ（第２図Ｇ参照）を得る。更に位相転換回路４５
よりの色副搬送波信号ＳＣ′をべロシティェラー検出用
のゲート回路５９に供給し、遅延回路５８よりのゲート
信号ＶＥＰをこれに供給して検出出力ＶＥＣ（第２図日
参照）を得る。そして、この検出出力ＶＥＣをべロシテ
ィェラー信号発生回路６０１こ供給する。７２はべロシ
ティェラー信号ＶＥの出力される出力端子である。

そして、フリツプフロツプ回路６７のＱ出力端子よりの
出力と遅延回路６４よりの第２の遅延出力ＤＬ２とを時
間幅が１水平周期のゲート信号を発生するゲート信号発
生回路６１に供給し、得られたゲート信号ＶＥＳ（第３
図日参照）を、べｏシティエラー信号発生回路６川こ供
給する。尚、このべロシティェラー信号ＶＥを得るには
入力バースト信号の位相が仇であるときはａ２の位相で
、又、８２であるときは８，の位相でべロシテイェラ−
を検出している。次に上述したカウンタ形ＡＦＣ回路の
一具体例を第４図について詳細に説明する。

第４図に於て、２１はフェィズロツクドループ（以ＴＰ
ＬＬと略称する）で以下これについて説明する。

２７は水平周波数のＮ（本例では１１３５韓倍の周波数
を中心周波数とする可変周波数発振器である。

そして、本例ではこの可変周波数発振器の中心周波数が
色副搬送波周波数の４倍となる。２９‘ま可変周波数発
振器２７のキャリ一助を古に分周し、その出力自体でそ
のクリアが行われ得る分周用カウン夕である。

カウンタ２９に於いて、ＣＫはクロツクパルス入力端子
、ＣＡＲＲＹはキヤリー出力端子、ＣＬはクリア入力端
子である。カゥンタ２９のキャリー出力ＣＲ（第５図〜
第８図のＦ参照）は／ア回路１７を通じてクリア入力端
子ＣＬに供給されるようになされている。２４は、入力
水平同期信号Ｐ（第５図〜第８図Ａ及び第９図参照）に
対し所定位相関係を有する信号ＨＰ（第４図〜第８図の
Ｅ参照）と分周用カウンタ２９のキヤリー出力とを第１
のゲート回路３０を通じて供給して位相比較し、その出
力に基づいて可変周波数発振器２７の発振周波数を制御
する位相比較回路である。第１のゲート路３０はアンド
回路２２及び２３からなり、信号ＨＰがアンド回路２２
に供給され、カゥンタ２９のキヤＩＪ−出力ＣＲがァン
ド回路２３に供給されると共に、これらアンド路２２及
び２３に後述するゲート信号が供給されるようになされ
ている。そして、これらフンド回路２２及び２３の出力
が位相比較回路２４に供給される。この位相比較回路２
４は例えばＭＣ４０４４の位相・周波数検出器を使用し
ている。位相比較回路２４の出力はチャーポンプ２５に
供給される。このチャージポンプ２５は位相比較回路２
４よりの２つの正、負の比較出力によって駆動せしめら
れる。チャージポンプ２５の出力は。−パスフィルタ２
６に供給される。このローパスフィルタ２６としては完
全積分形フィル夕を使用し、チャージポンプ２５によっ
て電流ドライブされる。そして、このローパスフイルタ
２６の力を可変周波数発振器２７に供給して、その発振
周波数及び位相を制御するようにしている３１は、入力
端子に供給された入力水平同期信号としての、ＶＴＲよ
りの再生カラー映像信号より分離された再生水平同期信
号の位相変動が所定位置範囲を越えたか否かを判別し、
越えたとき及び越えないときは夫々第１のゲート回路３
０を閉じ及び開く位相変動判別回路である。この位相変
動判別回路３１は、第１及び第２の判別回路９及び１０
から成っている。第１の判別回路９は入力水平同期信号
の位相が遅れたり或いはその入力水平同期信号が欠落し
たことを検出する回路である。第２の判別回路１０は入
力水平同期信号の位相が進んだことを検出する判別回路
である。そしてこれら第１及び第２の判別回路９及び１
川こは以下の如き信号が供給されるものである。入力端
子１よりの入力水平同期信号Ｐの前縁（第５図〜第８図
Ａ及び第９図参照）は単安定マルチ／ゞィレ−外こて構
成される第１のウィンドパルス発生回路２−単安定マル
ィブレータ３ーパルス発生回路４に供給され、このパル
ス発生回路４より上述のパルスＨＰが出力される。そし
て第１のウィンドパルス発生回路２よりの第１のウィン
ドパルスＷ，（第５図〜第８図Ｃ参照）が第１の判別回
路９に供給される。また入力端子１よりの入力水平同期
信号Ｐがパルス発生回路７に供孫合されて、これより得
られたパルス信号Ｓ２（第５図〜第８図１参照）が第２
の判別回路１０１こ供聯合される。３５は上述の分周用
カウンタ２９の各ビットの内容ＡＢ，……，Ｘを供給し
て第１のウィンドパルスＷ，の前緑より多少先行したタ
イミング信号ＴＰを発生するデコーダである。

このタイミングを示すパルス信号ＴＰ（第５図〜第８図
Ｂ参照）はパルス発生回路６及び第２のウィンドパルス
発生回路８に供給される。この第２のウィンドパルス発
生回路８には上述のノア回路１７の出力がリセットパル
スとして供給される。そして、パルス発生回路６よりの
パルス信号Ｓ，（第５図〜第８図Ｇ参照）が第１の判別
回路９に供給され、第２のウィンドパルス発生回路８よ
りの第２のウィンドパルスＷ２（第５図〜第８図日参照
）が第２の判別回路１川こ供給される。そしてこれら第
１及び第２の判別回路９及び１０よりの判別出力ＤＴ，
（第５図〜第８図Ｊ参照）及び第２の判別出力ＤＴ２（
第５図〜第８図Ｋ参照）がナンド回路１１に供給される
。そしてこのナンド回路１１の出力がノア回路１３を通
じて第１のゲート回路３０の各アンド回路２２及び２３
にゲート信号として供給される。１２は、電源投入時及
び１／２フィールド以上に百つて入力水平同期信号がな
かった場合又は位相変動判別回路３１から何等の出力が
得られなかった場合に、パルスを１回発生して、これを
をノア回路１３を通じてアンド回路２２及び２３に供給
してこれらを開かせしめてＰＬＬ２１を起動させるよう
にする制御回路である。

４は位相変動判別回路３１の出力に基づいて入力水平同
期信号の位相変動が所定位相範囲を越えたときは入力水
平同期信号に対して所定位相関係を有するロックパルス
を通過させて分周用カウンタ２９をクリアする第２のゲ
ート回路で、本例ではアンド回路である。

第１のウィンドパルス発生回路２よりの出力Ｗ，をロッ
クパルス発生回路５に供給して、このロックパルス発生
回路５よりロックパルスＫＬ（第５図〜第８図Ｄ参照）
を得、これをアンド回路１４に供給する。更にノア回路
１３の出力をィンバータ回路１５を介してゲート信号と
してアンド回路１４に供給する。そしてアンド回路１４
の出力を位相補償用の遅延回路１６を通じ、更にノア回
路１７を通じて分周用カウンタ２９のクリア端子ＣＬに
供給するようにしている。尚、ロックパルス発生回路５
、パルス発生回路６，７及び第２のウィンドパルス発生
回路８には可変周波数発振器２７よりの周波数信号が供
給されて、之等回路よりこれに同期した出力が夫々得ら
れるようになされている。

更に説明する。２０は出力水平同期信号出力端子である
。

ノア回路１８の出力が出力水平同期信号Ｐ′（第５図〜
第８図Ｌ及び第９図参照）で、これには分周用カウンタ
２９のキャリー出力ＣＲと共にアンド回路１９の出力が
供給される。アンド回路１９にはアンド回路１４の出力
が供給されると共にデコーダ３５よりの禁止ゲート信号
が供給される。そして入力水平同期信号の位相が安定し
ているときは、カウンタ２９のキヤリー出力ＣＲが出力
水平同期信号Ｐ′として出力端子２０１こ得られ、又、
入力水平同期の位相が遅れたり欠落したときそ同機であ
り、入力水平同期信号の位相が進んだときにはロックパ
ルス発生回路５よりのロックパルスＫＬが出力端子２０
に出力水平同期信号として出力されるものである。

尚、アンド回路１９は入力水平同期信号の位相が遅れて
、まず分周用カウンタのキヤリー出力が出力端子２０に
出力水平同期信号として得られたすぐ後にロックパルス
ＫＬが出力水平同期信号として出力されるのを禁止する
ための回路である。以下に第６図〜第９図を参照して第
４図のＡＦＣ回路の動作説明を行う。

まず第５図及び第６図Ａ，Ｂについて説明する。第５図
及び第９図Ａ，Ｂでは入力水平同期信号に位相変動がな
い場合、即ちロックィンしている場合である。第５図Ａ
及び第９図Ａは入力端子１に供給される位相変動のない
入力水平同期信号Ｐを示す。Ｐｎはそのあるパルスを示
しＰｎ十１は次のパルスを示す。この第５図Ａではその
水平同期パルスの立ち上り部を示してある。第５図Ｂに
はデコーダ３５より得られるタイミング信号ＴＰを示し
てある。第５図Ｃには第４図における第１のウィンドパ
ルス発生回路２より第１のウィンドパルスを示してある
。これは水平同期信号Ｐの立ち上がりと一致して立ち上
がり、所定時間後立ち下がるパルスである。第５図Ｄは
ロックパルス発生回路５よりのロックパルスＫＬを示し
てあり、これは負パルスであり、入力水平同期信号Ｐに
対し所定位相関係を有している。第５図Ｅはパルス発生
回路４より得られるパルスＨＰの波形を示す。これは略
パルスＫＬと位相が一致した正パルスである。第５図Ｆ
は分周用カゥンタ２９から得られるキャリー出力ＣＲの
波形を示しこれは負パルスである。第５図Ｇはパルス発
生回路６より得られるパルスＳ，の波形を示す。このパ
ルスＳ，は正パルスである。第５図比ま第２のウィンド
パルス発生回路８より得られる第２のウィンドパルスＷ
２の波形を示す。第２図１はパルス発生回路７より得ら
れる正パルスＳ２の波形を示す。第５図Ｊ及び第５図Ｋ
は第１及び第２の判別回路９，１０の判別出力の波形を
示す。第５図いま出力端子２川こ得られる出力水平同期
信号Ｐ′の波形を示し夫々入力水平同期信号Ｐの水平同
期パルスＰｎ，Ｐｎ＋１に夫々ダッシュを付して対応さ
せて示す。次に第６図における時間７，乃至丁４につ
いて説明する。

７，は第１のウィンドパルスＷ，の立上り、即ち入力水
平同期信号Ｐの立上りからパルスＳ，の立上りまでの時
間である。

７２はパルスＳ，の立上りからロックパルスＫＬの立
下りまでの時間ある。

７３はタイミング信号ＴＰの立上り、即ち第２のウィ
ンドパルスＷ２の立上りからパルスＳ２の立上りまでの
時間である。

丁４はパルスＳ，の立上りからキヤリー出力ＣＲの立
下り、即ち第２のウィンンドパルスＷ２の立下りまでの
時間である。そして、これら時間丁，乃至ヶ４が、丁．
＜丁４及び丁３＜７２となるように第１及び第２のウイ
ンドパルスＷ，，Ｗ２が選ばれて、短いスキューの時に
誤ってパルスが第１のゲート回路３０を通過したり、長
いスキュ−の時に誤ってキャリー出力ＣＲが第１のゲー
ト回路３０を通過したりすることがないようになされて
いる。そして、この場合は水平同期パルスＰｎ及びＰｎ
＋１に対しても以下のように同じことが言える。

即ち、第１の判別回路９に於いては第１のウィンドパル
スＷ，のレベルをパルスＳ，の立ち上がりで謙込むので
、第１の判別回路９の出力ＤＴ，は「１」である。又、
第２の判別回路１０‘こ於いても第２のウィンドパルス
Ｗ２のレベルをパルスＳ２の立ち上がりで謙込むので同
様に第２の判別回路１０の出力ＤＬも「１」のままであ
る。従ってナンド回路１１の出力は「０」となり、／ア
回路１３の出力は「１」となり第１のゲート回路３０の
アンド回路２２及び２３が開かれて、入力水平同期信号
に対して所定位置関係を有するパルスＨＰと分周用カウ
ン夕２９のキヤリー出力ＣＲとが位相比較回路２４に供
給されて位相・周波数比較されることになり、ＰＬＬ２
１は閉ループを形成することになる。そして、このとき
は分周用カウンタ２９のキヤＩＪ−出力ＣＲが出力端子
２０より出力水平同期信号Ｐ′（第５図Ｌ、第９図Ｂ参
照）として得られ、ロックパルス発生回路５よりのロッ
クパルスＫＬはァンド回路１４が閉じられているためそ
の出力側には得られないことになる。次に第６図及び第
９図Ｃ，Ｄについて、入力水平同期信号Ｐの水平同期パ
ルスＰｎ十１が前の水平同期パルスＰｎに対しＱだけ位
相が進んでいる場合、即ち短いスキューの場合について
説明する。

この場合に於いては、第２の判別回路１川こ於いて第２
のウィンドパルスＷ２がないところ、即ち「０」のとこ
ろがパルスＳ２の立ち上がりによって読込まれるので、
第２の判別回路１０の出力ＤＬは「０」となる。従って
アンド回路１１の出力は「１」となり、／ア回路１３の
出力は「０」となり、第１のゲート回路３０のアンド回
路２２及び２３は閉じられる。従って比較すべき信号は
位相比較回路２４に供繋合されず可変周波数発振器２７
は一定の周波数で発振し、その発振出力が分周用カウン
タ２９に供聯合され、そのキャリー出力ＣＲが／ア回路
１７を通じてクリア入力端子ＣＬに供給される。一方ノ
ア回路１３の出力が「０」となることにより、インバー
タ回路１５の出力が「１」となりアンド回路１４が開か
れてロックパルスＫＬがアンド回路１４ーアンド回路１
９ーノア回路１８を通じて出力端子２川こ出力水平同期
信号Ｐ′（第６図Ｌ、第９図Ｄ参照）として出力される
ことになる。この場合、カウンタ２９は略出力水平同期
信号Ｐ′のタイミングで、即ちロックパルスＫＬで急速
クリアされる。次に第７図及び第９図Ｅ，Ｆ‘こついて
入力水平同期信号Ｐに於ける水平同期パルスＰｎ＋１が
前の水平同期パルスＰｎに対しＱだけ位相が遅れた場合
、即ち長いスキューの場合について説明する。

このときは第１の判別回路９に於いて、第１のウィンド
パルスＷ，のない部分即ち「０」がパルスＳ，の立ち上
りによって読込まれるので、第１の判別回路９の出力Ｄ
Ｔ，は「０」となり同様にナンド回路１１の出力は「１
」となり、第６図の場合と同様に第１のゲート回路３０
は閉じられる。そしてこの場合は分周用カウン夕２９よ
りのキヤリー出力ＣＲが出力水平同期信号Ｐ′（第７図
Ｌ、第９図Ｆ参照）として出力される。この場合、カウ
ンタ２９はロックパルスＫＬのタイミングで急速クリア
される。第８図及び第９図Ｇ，Ｈ‘ま入力水平同期信号
Ｐの水平同期パルスＰｎの後に於いてしばらくの間水平
同期パルスが得られない場合である。

この場合も第４図と同様に第１の判別回路９よりの出力
ＤＴ，が「０」となり、これによって第１のゲート回路
３０は閉じられ、出力端子２０から分周用カウンタ２９
のキャリー出力ＣＲが出力水平同期信号Ｐ′（第８図Ｌ
、第９図日参類）として出力されることになる。上述せ
る本発明によれば、ＰＡＬカラー映像信号の如く１ライ
ン毎に位相が異なるバースト信号を有するカラー映像信
号より分離されたバースト信号を供給して、バースト信
号の欠落の有無に拘らず、各ライン毎の位相の正しい色
副搬送波信号を得ることのできるＡＰＣ形色同期回路を
得ることができる。

又、本発明をＶＴＲより再生されたカラー映像信号の時
間軸変動を補正する時間軸誤差補正装置の書込みクロツ
ク信号発生装置に適用するときは、書込みクロック信号
も入力バースト信号の欠落に拘らず各ライン毎の位相が
正しく、且つ色副搬送波信号に同期した書込みクロツク
信号が得られる。

又、読出しクロック信号発生回路に供給するべロシティ
ェラー信号も確実に得られる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブ。ック線図、第２図及び第３図は波形図、第４図及び第１
０図は第１図の一部の一具体例を示すブロック線図、第
５図〜第９図は波形図である。４０はカウンタ形ＡＦＣ
回路、４４はＡＰＣ回路、４５は位相転換回路、４７は
第１のスイッチ回路、４８は遅延回路、４９は第２のス
イッチ回路、５１はタイミング信号発生回路、５３はバ
−スト信号発生回路、５６はライン判別回路、６２はメ
モリ、６３はデジタル比較器、６５は第１の制御回路、
６６は第２の制御回路である。第２図第１０図図蛇図Ｍ雛第４図第５図第６図第７図第８図第９図

Claims

【特許請求の範囲】

１１ライン毎に位相がθ＿１，θ＿２と異なるバース
ト信号を有するカラー映像信号より分離されたバースト
信号を供給して該バースト信号に同期した色副搬送波信
号を得るようにしたＡＰＣ形色同期回路に於いて、上記
カラー映像信号より分離された入力水平同期信号を供給
して該入力水平同期信号の欠落の有無に拘らず欠落のな
い出力水平同期信号及び色副搬送波周波数の整数倍の周
波数の周波数信号を出力するカウンタ形ＡＦＣ回路と、
上記カラー映像出力より分離された入力バースト信号及
び上記ＡＦＣ回路のカウンタの内容から上記バースト信
号の位相を検出するタイミング信号を出力するタイミン
グ信号発生回路と、上記ＡＦＣ回路よりの周波数信号に
応じた、色副搬送波周波数の周波数信号及び上記タイミ
ング信号発生回路よりのタイミング信号を供給して出力
バースト信号を得るバースト信号発生回路と、上記ＡＦ
Ｃ回路より周波数信号の周波数の整数倍の周波数の周波
数信号及び上記バースト信号発生回路よりの出力バース
ト信号を供給して色副搬送波信号を出力するＡＰＣ回路
と、該ＡＰＣ回路よりの色副搬送波信号の位相をθ＿１
→θ＿２又はθ＿２→θ＿１に転換する位相転換回路と
、上記ＡＰＣ回路よりの色副搬送信号及び上記位相転換
回路よりの位相転換された色副搬送波信号を供給して切
換え選択するスイツチ回路と、上記タイミング信号発生
回路よりのタイミング信号のタイミングにて上記カウン
タ形ＡＦＣ回路のカウンタの内容を記憶するメモリと、
上記カウンタ形ＡＦＣ回路のカウンタの内容と上記メモ
リーに記憶された１ライン前のカウンタの内容とを比較
するデジタル比較器と、上記入力バースト信号のライン
の奇偶を判別するライン判別回路と、上記タイミング信
号発生回路よりのタイミング信号と上記デジタル比較器
よりの比較出力とにより上記バースト信号の欠落を検出
すると共に、この検出した出と上記ライン判別回路の判
別出力とにより上記バースト信号の欠落しているライン
の奇偶を判別し、その判別出力に基づいて上記位相転換
回路を制御する第１の制御回路と、上記タイミング信号
発生回路よりのタイミング信号及び上記デジタル比較器
の比較出力に基づいて上記入力バースト信号の有無を検
出し、これに基づいて上記スイツチ回路を制御する第２
の制御回路とを有し、上記入力バースト信号のあるとき
は上記ＡＰＣ回路よりの色副搬送波信号を上記スイツチ
回路より出力し、上記入力バースト信号のないときは上
記位相転換回路よりの位相転換された色副搬送波信号を
上記スイツチ回路より出力するようにしたことを特徴と
するＡＰＣ形色同期回路。