JPS63240187A - ビデオ信号の記憶方法 - Google Patents
ビデオ信号の記憶方法Info
- Publication number
- JPS63240187A JPS63240187A JP62073483A JP7348387A JPS63240187A JP S63240187 A JPS63240187 A JP S63240187A JP 62073483 A JP62073483 A JP 62073483A JP 7348387 A JP7348387 A JP 7348387A JP S63240187 A JPS63240187 A JP S63240187A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- circuit
- signal
- half cycle
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 10
- 230000006870 function Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野」
本発明は、クロックパルスの半サイクルでビデオ信号を
Ａ／Ｄ変換してメモリに書込みながらモニタＴＶに表示
し、クロックパルスの他の半サイクルでメモリからデー
タを読み出すようにしたビデオ信号の記憶再生方法に関
するものである。
Ａ／Ｄ変換してメモリに書込みながらモニタＴＶに表示
し、クロックパルスの他の半サイクルでメモリからデー
タを読み出すようにしたビデオ信号の記憶再生方法に関
するものである。
「従来の技術」
ＲＧＢのビデオ信号をＡ／Ｄ変換してパソコン等のＶ−
ＲＡＭ中に記憶させる。いわゆるデジタイズを行う場合
、従来は一画面分のデータをデジタイズして書込み、書
込みが終了した後、ＣＰＵでＶ−ＲＡＭをアクセスして
いた。例えば「ビデオカメラの入力が赤くなったらブザ
ー゛を鳴らす」という機能を作るには、従来は「デジタ
イズを始める」→「デジタイズを終了する」→ｒＶ−Ｒ
ＡＭを読み出す」→「赤色の判定」の動作を繰返えして
いた。
ＲＡＭ中に記憶させる。いわゆるデジタイズを行う場合
、従来は一画面分のデータをデジタイズして書込み、書
込みが終了した後、ＣＰＵでＶ−ＲＡＭをアクセスして
いた。例えば「ビデオカメラの入力が赤くなったらブザ
ー゛を鳴らす」という機能を作るには、従来は「デジタ
イズを始める」→「デジタイズを終了する」→ｒＶ−Ｒ
ＡＭを読み出す」→「赤色の判定」の動作を繰返えして
いた。
ｒ発明が解決しようとする問題点」
従来は、Ｖ−ＲＡＭにデータを取り込んでいる間はＣＰ
ＵによりＶ−ＲＡＭをアクセスできず、逆に、Ｖ−ＲＡ
Ｍを読み出すときはデジタイズがとぎれてＴＶ画像がと
ぎれてしまってリアルタイムでのデジタイズとＶ−ＲＡ
Ｍからの読み出しができなかった。
ＵによりＶ−ＲＡＭをアクセスできず、逆に、Ｖ−ＲＡ
Ｍを読み出すときはデジタイズがとぎれてＴＶ画像がと
ぎれてしまってリアルタイムでのデジタイズとＶ−ＲＡ
Ｍからの読み出しができなかった。
ｒ問題点を解決するための手段」
本発明は上述のような問題点を解決するためになされた
もので、クロック信号の半サイクルでＡ／Ｄ変換したビ
デオ信号をメモリに記憶しつつモニタＴＶに表示し、ク
ロックの他の半サイクルで前記メモリに記憶されたデー
タをＣＰＵで読み出してＤ／Ａ変換しモニタＴＶに表示
するようにしたことを特徴とする方法である。
もので、クロック信号の半サイクルでＡ／Ｄ変換したビ
デオ信号をメモリに記憶しつつモニタＴＶに表示し、ク
ロックの他の半サイクルで前記メモリに記憶されたデー
タをＣＰＵで読み出してＤ／Ａ変換しモニタＴＶに表示
するようにしたことを特徴とする方法である。
「作用ｊ
クロックパルスの半サイクル、例えばプラスのとき、デ
ジタイズした信号をＶ−ＲＡＭに読み込みながらモニタ
ＴＶに表示し、クロックパルスの他の半サイクル、例え
ばマイナスのときＣＰＵでＶ−ＲＡＭから読み出す、そ
のため、「ビデオカメラの入力が赤くなったらブザーを
鳴らす」という機能を作るとき、ｒＶ−ＲＡＭを読み出
す」→「赤色の判定」を繰返えす、そしてこの間デジタ
イズを継続するため、モニタＴＶの画像はとぎれず、か
つリアルタイムで表示される。
ジタイズした信号をＶ−ＲＡＭに読み込みながらモニタ
ＴＶに表示し、クロックパルスの他の半サイクル、例え
ばマイナスのときＣＰＵでＶ−ＲＡＭから読み出す、そ
のため、「ビデオカメラの入力が赤くなったらブザーを
鳴らす」という機能を作るとき、ｒＶ−ＲＡＭを読み出
す」→「赤色の判定」を繰返えす、そしてこの間デジタ
イズを継続するため、モニタＴＶの画像はとぎれず、か
つリアルタイムで表示される。
「実施例」
以下、本発明の一実施例を図面に基いて説明する。
第１図において、（１）はデジタイズのためのアドレス
発生回路、（２）はＡ／Ｄ変換回路からのビデオデータ
バス、（３）はＣＰＵのアドレスバス、（４）はＣＰＵ
のデータバス、（５）はクロック信号入力端子、（６）
（７）はゲート回路、（８）はＶ−ＲＡＭ、（９）は
制御回路、（１０）は並列・直列変換回路、（１１）は
レベル変換回路、（１２）はモニタＴＶへの出力端子で
ある。
発生回路、（２）はＡ／Ｄ変換回路からのビデオデータ
バス、（３）はＣＰＵのアドレスバス、（４）はＣＰＵ
のデータバス、（５）はクロック信号入力端子、（６）
（７）はゲート回路、（８）はＶ−ＲＡＭ、（９）は
制御回路、（１０）は並列・直列変換回路、（１１）は
レベル変換回路、（１２）はモニタＴＶへの出力端子で
ある。
以上のような回路構成において、第２図（ａ）のような
時分割のためのクロックパルスのうち、一方の半サイク
ル例えばマイナスのとき、制御回路（９）からの信号で
ゲート回路（６）が開き、デジタイズアドレス発生回路
（１）のデジタイズアドレスがＶ−ＲＡＭ（８）へ送ら
れ、かつＡ／Ｄ変換回路からのＡ／Ｄ変換されたビデオ
信号がＶ−ＲＡＭ（８）へ送られ、さらに制御回路（９
）からの書込み信号によってＶ −ＲＡ Ｍ （８）に
記憶される。同時に、Ｖ−ＲＡ Ｍ （８）から並列・
直列変換回路（１０）、レベル変換回路（１１）を介し
てモニタＴＶに映像を表示している。時分割用クロック
パルスの他の半サイクル、例えばプラスのとき、制御回
路（９）によりゲート回路（７）が開き、ＣＰＵがＶ−
ＲＡＭ（８）をアクセスしてＣＰＵアドレスバス（３）
からのアドレスがＶ−ＲＡＭ（８）へ送られ、ＣＰＵ（
７）データバス（４）ヘデータが送られる。同時にモニ
タＴＶに映像が表示される。
時分割のためのクロックパルスのうち、一方の半サイク
ル例えばマイナスのとき、制御回路（９）からの信号で
ゲート回路（６）が開き、デジタイズアドレス発生回路
（１）のデジタイズアドレスがＶ−ＲＡＭ（８）へ送ら
れ、かつＡ／Ｄ変換回路からのＡ／Ｄ変換されたビデオ
信号がＶ−ＲＡＭ（８）へ送られ、さらに制御回路（９
）からの書込み信号によってＶ −ＲＡ Ｍ （８）に
記憶される。同時に、Ｖ−ＲＡ Ｍ （８）から並列・
直列変換回路（１０）、レベル変換回路（１１）を介し
てモニタＴＶに映像を表示している。時分割用クロック
パルスの他の半サイクル、例えばプラスのとき、制御回
路（９）によりゲート回路（７）が開き、ＣＰＵがＶ−
ＲＡＭ（８）をアクセスしてＣＰＵアドレスバス（３）
からのアドレスがＶ−ＲＡＭ（８）へ送られ、ＣＰＵ（
７）データバス（４）ヘデータが送られる。同時にモニ
タＴＶに映像が表示される。
「発明の効果」
本発明は上述のように、Ｖ−ＲＡＭのアクセスをＣＰＵ
とデジタイズとで時分割して行なうため、デジタイズ中
でもＣＰＵはＶ−ＲＡＭを読み出すことができ、表示が
タイムラグなしで行なうことができる。
とデジタイズとで時分割して行なうため、デジタイズ中
でもＣＰＵはＶ−ＲＡＭを読み出すことができ、表示が
タイムラグなしで行なうことができる。
第１図は本発明によるビデオ信号の記憶再生方法を実現
するための装置のブロック図、第２図は各部のタイムチ
ャートである。 （１）・・・デジタイズアドレス発生回路、（２）・・
・ビデオデータバス、（３）・・・ＣＰＵのアドレスバ
ス、（４）・・・ＣＰＵのデータバス、（５）・・・ク
ロック信号入力端子、 （６） （７）−・・ゲート回
路、（８）・Ｖ−ＲＡＭ、（９）・・・制御回路、（１
０）・・・並列・直列変換回路、（１１）・・・レベル
変換回路、 （１２）・・・出力端子。
するための装置のブロック図、第２図は各部のタイムチ
ャートである。 （１）・・・デジタイズアドレス発生回路、（２）・・
・ビデオデータバス、（３）・・・ＣＰＵのアドレスバ
ス、（４）・・・ＣＰＵのデータバス、（５）・・・ク
ロック信号入力端子、 （６） （７）−・・ゲート回
路、（８）・Ｖ−ＲＡＭ、（９）・・・制御回路、（１
０）・・・並列・直列変換回路、（１１）・・・レベル
変換回路、 （１２）・・・出力端子。
Claims (1)
- （１）クロック信号の半サイクルでＡ／Ｄ変換したビデ
オ信号をメモリに記憶しつつモニタＴＶに表示し、クロ
ックの他の半サイクルで前記メモリに記憶されたデータ
をＣＰＵで読み出してＤ／Ａ変換しモニタＴＶに表示す
るようにしたことを特徴とするビデオ信号の記憶再生方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073483A JPH0711747B2 (ja) | 1987-03-27 | 1987-03-27 | ビデオ信号の記憶方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073483A JPH0711747B2 (ja) | 1987-03-27 | 1987-03-27 | ビデオ信号の記憶方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63240187A true JPS63240187A (ja) | 1988-10-05 |
| JPH0711747B2 JPH0711747B2 (ja) | 1995-02-08 |
Family
ID=13519570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62073483A Expired - Fee Related JPH0711747B2 (ja) | 1987-03-27 | 1987-03-27 | ビデオ信号の記憶方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0711747B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180871A (ja) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | 半導体メモリ装置 |
| JPS6050585A (ja) * | 1983-08-30 | 1985-03-20 | シャープ株式会社 | 画面分割表示制御装置 |
| JPS61206390A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | Ｉｔｖ監視装置 |
-
1987
- 1987-03-27 JP JP62073483A patent/JPH0711747B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180871A (ja) * | 1983-03-31 | 1984-10-15 | Fujitsu Ltd | 半導体メモリ装置 |
| JPS6050585A (ja) * | 1983-08-30 | 1985-03-20 | シャープ株式会社 | 画面分割表示制御装置 |
| JPS61206390A (ja) * | 1985-03-11 | 1986-09-12 | Hitachi Ltd | Ｉｔｖ監視装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0711747B2 (ja) | 1995-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60500228A (ja) | 音響発生装置 | |
| JPH0681304B2 (ja) | 方式変換装置 | |
| JP3222621B2 (ja) | 画像信号入出力装置 | |
| JPH05227476A (ja) | 画像データ格納方式 | |
| JPS62243490A (ja) | ビデオ編集および処理方法および装置 | |
| JPS63240187A (ja) | ビデオ信号の記憶方法 | |
| JPH06149985A (ja) | 画像情報の処理方式 | |
| JPS61107293A (ja) | 疑似カラ−モニタ装置 | |
| JP3075425B2 (ja) | デジタルオシロスコープ | |
| JP2728080B2 (ja) | 楽音発生装置 | |
| JPH0630930A (ja) | 超音波診断装置 | |
| JPS6028389A (ja) | 静止画像再生装置 | |
| JPS62219172A (ja) | 画像記録再生装置 | |
| JPH01273095A (ja) | 液晶パネル駆動回路 | |
| JPH0591461A (ja) | 信号記録装置 | |
| KR920001159B1 (ko) | 디지탈 화상 처리 회로 | |
| JPS6124665U (ja) | デイジタルストレ−ジオシロスコ−プ | |
| JPS6255353B2 (ja) | ||
| KR970003177A (ko) | 비디오 처리장치 | |
| JPS63313194A (ja) | 映像信号処理装置 | |
| JPH10336563A (ja) | 撮像装置及び撮像方法 | |
| JPS5994164A (ja) | Ｔｖ画像デ−タ入力装置 | |
| JPS639271A (ja) | 画像データ記録装置 | |
| JPH01282435A (ja) | 赤外線映像ｖｔｒ記録再生方式 | |
| JPS588189B2 (ja) | 画像表示／記録方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |