JPS63229903A - バイアス回路 - Google Patents
バイアス回路Info
- Publication number
- JPS63229903A JPS63229903A JP62062537A JP6253787A JPS63229903A JP S63229903 A JPS63229903 A JP S63229903A JP 62062537 A JP62062537 A JP 62062537A JP 6253787 A JP6253787 A JP 6253787A JP S63229903 A JPS63229903 A JP S63229903A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- diode
- circuit
- series
- diode circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 10
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
本発明は定電圧を出力するバイアス回路に関する。
（従来の技術）
第６図は従来のこの種のバイアス回路の一例である（実
公昭５３−３３４８９号公報参照）。 第１の抵抗Ｒ１
の一端は直流電源（電圧値１）に接続され他端は第１の
ダイオード回路１に接続されている。第１のダイオード
回路は特性の等しいｎ−１個のダイオードを順方向に直
列接続したものでおる。第１のダイオード回路の負側は
第２のダイオード回路２の正側に接続される。第２のダ
イオード回路は第１のダイオード回路を構成するダイオ
ードと同じ特性のダイオードをｍ＋１個順方向に直列接
続したものであり、第２のダイオード回路の負側は抵抗
Ｒ２を介して接地されている。
公昭５３−３３４８９号公報参照）。 第１の抵抗Ｒ１
の一端は直流電源（電圧値１）に接続され他端は第１の
ダイオード回路１に接続されている。第１のダイオード
回路は特性の等しいｎ−１個のダイオードを順方向に直
列接続したものでおる。第１のダイオード回路の負側は
第２のダイオード回路２の正側に接続される。第２のダ
イオード回路は第１のダイオード回路を構成するダイオ
ードと同じ特性のダイオードをｍ＋１個順方向に直列接
続したものであり、第２のダイオード回路の負側は抵抗
Ｒ２を介して接地されている。
トランジスタＱ１のコレクタは直流電源に接続され、ベ
ースは第１のダイオード回路１と第２のダイオード回路
２の接続点に接続され、エミッタは抵抗Ｒ３を介して接
地され、また出力端（電圧ＶＯＵＴ）となっている。こ
の回路において抵抗Ｒ２を流れる電流１１は次式で与え
られる。
ースは第１のダイオード回路１と第２のダイオード回路
２の接続点に接続され、エミッタは抵抗Ｒ３を介して接
地され、また出力端（電圧ＶＯＵＴ）となっている。こ
の回路において抵抗Ｒ２を流れる電流１１は次式で与え
られる。
１１ ＝ （Ｖｌ −（ｍ＋ｎ）Ｖ、１０） ／（Ｒ１
＋Ｒ２＞ ・（１）ここで１．はダイオードの順方向電
圧降下であり全部のダイオードの順方向電圧降下はほぼ
等しいものとしている。次にトランジスタＱ１のベース
とエミッタの間の電圧をＶＪＱとすると、出力電圧Ｖ
ＯＵＴは次式で与えられる。
＋Ｒ２＞ ・（１）ここで１．はダイオードの順方向電
圧降下であり全部のダイオードの順方向電圧降下はほぼ
等しいものとしている。次にトランジスタＱ１のベース
とエミッタの間の電圧をＶＪＱとすると、出力電圧Ｖ
ＯＵＴは次式で与えられる。
ＶＯＵＴ ＝Ｒ２Ｘ １１ ＋（ｍ＋ｏＶＪＤ−ＶＪＱ
−（２）（２）式に（１）式を代入すると ＶｏＩＪ１＝ （Ｒ２／（Ｒ１＋Ｒ２） ） Ｖｌ−（
Ｒ２、／（Ｒ１＋ Ｒ２＞ ） （ｍ”ｎ） ＶＪＤ＋
（ｍ＋１）ＶＪＯＶＪＱ・・・（３） となる。ここでＲ１およびＲ２が次式を満足するように
選ぶ。
−（２）（２）式に（１）式を代入すると ＶｏＩＪ１＝ （Ｒ２／（Ｒ１＋Ｒ２） ） Ｖｌ−（
Ｒ２、／（Ｒ１＋ Ｒ２＞ ） （ｍ”ｎ） ＶＪＤ＋
（ｍ＋１）ＶＪＯＶＪＱ・・・（３） となる。ここでＲ１およびＲ２が次式を満足するように
選ぶ。
Ｒ２／ （Ｒ１−１−Ｒ２＞ ＝ｍ／（ｍ＋ｎ）
−（ａ＞この場合、出力電圧Ｖ。ｔＪＴは次式で与
えられる。
−（ａ＞この場合、出力電圧Ｖ。ｔＪＴは次式で与
えられる。
ＶＯＵＴ ＝ （ＩＩＩ／（ｌＩｌ＋ｎ） ）
Ｖｌ ＋ＶＪＤ ＶＪＱ −（５）一般に
ＶＪＤおよびＶＪＱは次式で表される。
Ｖｌ ＋ＶＪＤ ＶＪＱ −（５）一般に
ＶＪＤおよびＶＪＱは次式で表される。
ＶＪＤ＝ （ｈ／ｑ）Ｔ−１，（ＩＤ ／ ｌ３１））
Ｖ、１０＝（ｈ／Ｑ） Ｔ−、！’、 （ＩＯ／ ｌ
５Ｏ） ”１６）ここでｈはボルツマンの定数、
ｑは電子の電荷で定数であり、Ｔは絶対温度、Ｉｏはダ
イオードを流れる電流、ＩＱはトランジスタのエミッタ
電流ＩＳＤはダイオードの飽和電流、■Ｓｏはトランジ
スタの飽和電流である。
Ｖ、１０＝（ｈ／Ｑ） Ｔ−、！’、 （ＩＯ／ ｌ
５Ｏ） ”１６）ここでｈはボルツマンの定数、
ｑは電子の電荷で定数であり、Ｔは絶対温度、Ｉｏはダ
イオードを流れる電流、ＩＱはトランジスタのエミッタ
電流ＩＳＤはダイオードの飽和電流、■Ｓｏはトランジ
スタの飽和電流である。
（６）式を（５）式に代入すると、
ｖｏＵ、 ＝ （ｍ／（ｍ−ｎ） ） Ｖｌ、＋（ｈ／
ｑ）Ｔ （１ｏ（ＩＤ／’ ＩＳＤ＞ １ｎ （Ｉ
Ｑ ／ ｌ５Ｏ）） ”・（７）となる
。
ｑ）Ｔ （１ｏ（ＩＤ／’ ＩＳＤ＞ １ｎ （Ｉ
Ｑ ／ ｌ５Ｏ）） ”・（７）となる
。
ココテＩＯ’＝ １１ 、［Ｑ ”＝ Ｉ２ トシ、Ｉ
ＳＯ”ＩＳＯ”Ｉｓとすれば（７）式は次の如くなる
。
ＳＯ”ＩＳＯ”Ｉｓとすれば（７）式は次の如くなる
。
Ｖ□ＵＴ＝ （ｍ／（ｍ＋ｎ） ） Ｖｌ ”（ｈ／Ｑ
）Ｔ （Ａｎ （１１／ Ｉ３ ） １． （Ｉ
２ ／ Ｉ３ ） ） ”’（８）となり出
力電圧Ｖ。Ｕ工は温度Ｔの影響を受けることになる。
）Ｔ （Ａｎ （１１／ Ｉ３ ） １． （Ｉ
２ ／ Ｉ３ ） ） ”’（８）となり出
力電圧Ｖ。Ｕ工は温度Ｔの影響を受けることになる。
（発明が解決しようとする問題点）
上述したように従来のバイアス回路ではその出力電圧が
温度の影響を受けるという欠点があった。本発明は温度
の影響を受けることのないバイアス回路を提供すること
を目的としている。
温度の影響を受けるという欠点があった。本発明は温度
の影響を受けることのないバイアス回路を提供すること
を目的としている。
［発明の構成］
（問題点を解決するための手段）
直流電源に接続された第１の抵抗と、上記第１の抵抗に
直列に接続された（ｎ−１＞個のダイオードを順方向に
直列接続して成る第１のダイオード回路と、上記第１の
ダイオード回路に直列に接続されたｍ個のダイオードを
直列に接続して成る第２のダイオード回路と、上記第２
のダイオード回路に直列に接続された第２の抵抗と、コ
レクタが前記直流電源に接続されベースが前記第１のダ
イオード回路と前記第２のダイオード回路の接続点に接
続されたＮＰＮトランジスタと、入力端が前記第２の抵
抗の他端に接続され出力端が前記トランジスタのエミッ
タに接続されたカレントミラー回路とを具備し、前記Ｎ
ＰＮトランジスタのエミッタを出力端とし、前記第１の
抵抗の抵抗値と前記第２の抵抗の抵抗値との比をｍとｍ
＋ｎの比に等しく設定することによって構成されている
。
直列に接続された（ｎ−１＞個のダイオードを順方向に
直列接続して成る第１のダイオード回路と、上記第１の
ダイオード回路に直列に接続されたｍ個のダイオードを
直列に接続して成る第２のダイオード回路と、上記第２
のダイオード回路に直列に接続された第２の抵抗と、コ
レクタが前記直流電源に接続されベースが前記第１のダ
イオード回路と前記第２のダイオード回路の接続点に接
続されたＮＰＮトランジスタと、入力端が前記第２の抵
抗の他端に接続され出力端が前記トランジスタのエミッ
タに接続されたカレントミラー回路とを具備し、前記Ｎ
ＰＮトランジスタのエミッタを出力端とし、前記第１の
抵抗の抵抗値と前記第２の抵抗の抵抗値との比をｍとｍ
＋ｎの比に等しく設定することによって構成されている
。
（作用）
本発明のバイアス回路ではトランジスタによるカレント
・ミラーによって第６図の従来例に示すダイオードを流
れる電流とトランジスタを流れる電流を等しくすること
によって、前記（８）式の６項の（ｈ／ｑ） −Ｔ （
Ａｏ（１１／ Ｉ３ ） −１゜（Ｉ２／ｌ３））を零
とし、温度下の影響を無くしている。
・ミラーによって第６図の従来例に示すダイオードを流
れる電流とトランジスタを流れる電流を等しくすること
によって、前記（８）式の６項の（ｈ／ｑ） −Ｔ （
Ａｏ（１１／ Ｉ３ ） −１゜（Ｉ２／ｌ３））を零
とし、温度下の影響を無くしている。
（実施例）
以下本発明の一実施例を図面を参照して説明する。第１
図は本発明のバイアス回路の一実施例を示す回路図でお
る。図に於て第′１の抵抗Ｒ１、第１のダイオード回路
１、第２のダイオード回路２、トランジスタＱ１、第２
の抵抗Ｒ２の接続は従来例の第６図の場合と同じである
。但し本実施例においては第２のダイオード回路２がｍ
＋’１個ではなくｍ個のダイオードの順方向直列接続に
よって構成されている。次に第２の抵抗Ｒ２の接地側が
第３のダイオード回路３と第４の抵抗Ｒ４を経て接地さ
れている。第２のＮＰＮトランジスタＱ２のベースは第
２の抵抗Ｒ２と第３のダイオード回路３の接続点に接続
され、そのコレクタはトランジスタＱ１のエミッタに接
続され、エミッタは第３の抵抗Ｒ３を経て接地されてい
る。トランジスタＱ１のエミッタが出力端（Ｎ圧Ｖ。Ｕ
工）となっていることは第６図に示す従来例と同じであ
る。
図は本発明のバイアス回路の一実施例を示す回路図でお
る。図に於て第′１の抵抗Ｒ１、第１のダイオード回路
１、第２のダイオード回路２、トランジスタＱ１、第２
の抵抗Ｒ２の接続は従来例の第６図の場合と同じである
。但し本実施例においては第２のダイオード回路２がｍ
＋’１個ではなくｍ個のダイオードの順方向直列接続に
よって構成されている。次に第２の抵抗Ｒ２の接地側が
第３のダイオード回路３と第４の抵抗Ｒ４を経て接地さ
れている。第２のＮＰＮトランジスタＱ２のベースは第
２の抵抗Ｒ２と第３のダイオード回路３の接続点に接続
され、そのコレクタはトランジスタＱ１のエミッタに接
続され、エミッタは第３の抵抗Ｒ３を経て接地されてい
る。トランジスタＱ１のエミッタが出力端（Ｎ圧Ｖ。Ｕ
工）となっていることは第６図に示す従来例と同じであ
る。
次にその動作について説明する。第３のダイオード回路
の電圧降下が１個のダイオードの順方向電圧降下ＶＪＤ
に等しいとし、第３のダイオード回路と第４の抵抗Ｒ４
を通って接地に流れる電流を１１とすれば、１１は次式
で表される。
の電圧降下が１個のダイオードの順方向電圧降下ＶＪＤ
に等しいとし、第３のダイオード回路と第４の抵抗Ｒ４
を通って接地に流れる電流を１１とすれば、１１は次式
で表される。
１１ ＝ （Ｖｌ −（ｍ＋ｎ）ＶＪ□） ／（Ｒ１＋
Ｒ２＋Ｒ４）・・・（８） 第４の抵抗Ｒが第１の抵抗Ｒ１および第２の抵抗Ｒ２に
比して抵抗値が小さいとすると、１１は従来例の（１）
式で表される。第１の抵抗Ｒ１および第２の抵抗Ｒ２を
従来例の説明における（４）式を満足するように選ぶと
出力電圧は従来例の説明の中の（５）式で表される。出
力電圧Ｖ ０ＬＩＴは、従来例の（８）式で表される。
Ｒ２＋Ｒ４）・・・（８） 第４の抵抗Ｒが第１の抵抗Ｒ１および第２の抵抗Ｒ２に
比して抵抗値が小さいとすると、１１は従来例の（１）
式で表される。第１の抵抗Ｒ１および第２の抵抗Ｒ２を
従来例の説明における（４）式を満足するように選ぶと
出力電圧は従来例の説明の中の（５）式で表される。出
力電圧Ｖ ０ＬＩＴは、従来例の（８）式で表される。
トランジスタＱ２と第３のダイオード回路３によりカレ
ント・ミラーが形成されるのでトランジスタＱ１のエミ
ッタ電流とダイオードを流れる電流が等しくなり、従っ
て従来例の説明における（８）式に於て１１＝Ｉ２とな
り、従って出力電圧■。ＵＴ ｔは次式の如（なる。
ント・ミラーが形成されるのでトランジスタＱ１のエミ
ッタ電流とダイオードを流れる電流が等しくなり、従っ
て従来例の説明における（８）式に於て１１＝Ｉ２とな
り、従って出力電圧■。ＵＴ ｔは次式の如（なる。
ｖｏＵ、 ＝ （ｍ／（ｍ＋ｎ） ） Ｖｌ即ち出力電
圧は温度の影響を受けなくなる。
圧は温度の影響を受けなくなる。
第２図は本発明の他の実施例を示したものであり、この
実施例では第一の実施例における第３のダイオード回路
として第２の抵抗にコレクタ接続され、第４の抵抗にエ
ミッタ接続されたトランジスタＱ３を設け、このトラン
ジスタＱ３のベースと第２の抵抗及び第２のトランジス
タのベースとの共通接続点間に第５の抵抗Ｒ５を接続し
たもので、その動作は第一の実施例と同じである。
実施例では第一の実施例における第３のダイオード回路
として第２の抵抗にコレクタ接続され、第４の抵抗にエ
ミッタ接続されたトランジスタＱ３を設け、このトラン
ジスタＱ３のベースと第２の抵抗及び第２のトランジス
タのベースとの共通接続点間に第５の抵抗Ｒ５を接続し
たもので、その動作は第一の実施例と同じである。
第３図は本発明の第三の実施例の回路図であり、本実施
例では、第二の実施例における第３の抵抗Ｒ３および第
４の抵抗Ｒ４の抵抗値をともに零としたものであり、そ
の動作は第二の実施例と同じでおる。
例では、第二の実施例における第３の抵抗Ｒ３および第
４の抵抗Ｒ４の抵抗値をともに零としたものであり、そ
の動作は第二の実施例と同じでおる。
第４図は本発明の第四の実施例を示す回路図でおり、本
実施例では第一の実施例における第３のダイオード回路
としてダイオードＤ１を用いたものであり、その動作は
第一の実施例と同じである。
実施例では第一の実施例における第３のダイオード回路
としてダイオードＤ１を用いたものであり、その動作は
第一の実施例と同じである。
第５図は本発明の第五の実施例を示す回路図でおり、本
実施例では第４図に示す第四の実施例における第３の抵
抗Ｒ３および第４の抵抗Ｒ４の抵抗値をともに零にした
ものであり、その動作は第四の実施例と同じでおる。
実施例では第４図に示す第四の実施例における第３の抵
抗Ｒ３および第４の抵抗Ｒ４の抵抗値をともに零にした
ものであり、その動作は第四の実施例と同じでおる。
［発明の効果］
以上記述した如く、本発明のバイアス回路では、トラン
ジスタとダイオード回路により構成されるカレント・ミ
ラーによって出力電圧が温度の影響を受けないという効
果がある。
ジスタとダイオード回路により構成されるカレント・ミ
ラーによって出力電圧が温度の影響を受けないという効
果がある。
第１図は本発明の一実施例を示した回路図、第２図は本
発明の第二の実施例を示した回路図、第３図は本発明の
第三の実施例を示した回路図、第４図は本発明の第四の
実施例を示した回路図、第５図は本発明の第五の実施例
を示した回路図、第６図はバイアス回路の従来例を示し
た回路図である。 １・・・第１のダイオード回路 ２・・・第２のダイオード回路 ３・・・第３のダイオード回路 Ｑｌ・・・第１のトランジスタ Ｑ２・・・第２のトランジスタ 代理人 弁理士 則 近 惠 缶 周 宇治 弘 第３図 第４図 第５図 第６図
発明の第二の実施例を示した回路図、第３図は本発明の
第三の実施例を示した回路図、第４図は本発明の第四の
実施例を示した回路図、第５図は本発明の第五の実施例
を示した回路図、第６図はバイアス回路の従来例を示し
た回路図である。 １・・・第１のダイオード回路 ２・・・第２のダイオード回路 ３・・・第３のダイオード回路 Ｑｌ・・・第１のトランジスタ Ｑ２・・・第２のトランジスタ 代理人 弁理士 則 近 惠 缶 周 宇治 弘 第３図 第４図 第５図 第６図
Claims (1)
- 直流電源に接続された第１の抵抗と、上記第１の抵抗に
直列に接続された（ｎ−１）個のダイオードを順方向に
直列接続して成る第１のダイオード回路と、上記第１の
ダイオード回路に直列に接続されたｍ個のダイオードを
直列に接続して成る第２のダイオード回路と、上記第２
のダイオード回路に直列に接続された第２の抵抗と、コ
レクタが前記直流電源に接続されベースが前記第１のダ
イオード回路と前記第２のダイオード回路の接続点に接
続されたＮＰＮトランジスタと、入力端が前記第２の抵
抗の他端に接続され出力端が前記トランジスタのエミッ
タに接続されたカレントミラー回路とを具備し、前記Ｎ
ＰＮトランジスタのエミッタを出力端とし、前記第１の
抵抗の抵抗値と前記第２の抵抗の抵抗値との比をｍとｍ
＋ｎの比に等しく設定したことを特徴とするバイアス回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62062537A JPS63229903A (ja) | 1987-03-19 | 1987-03-19 | バイアス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62062537A JPS63229903A (ja) | 1987-03-19 | 1987-03-19 | バイアス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63229903A true JPS63229903A (ja) | 1988-09-26 |
Family
ID=13203061
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62062537A Pending JPS63229903A (ja) | 1987-03-19 | 1987-03-19 | バイアス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63229903A (ja) |
-
1987
- 1987-03-19 JP JP62062537A patent/JPS63229903A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5990412A (ja) | 双方向性定電流駆動回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JPH0365716A (ja) | 定電圧回路 | |
| JPS63229903A (ja) | バイアス回路 | |
| JPS6077506A (ja) | 電圧発生回路 | |
| JPH026684Y2 (ja) | ||
| JPS62117403A (ja) | カレントミラ−回路 | |
| JP2897522B2 (ja) | カレントミラー回路 | |
| JPH0738981Y2 (ja) | 定電流源回路 | |
| JPS635433Y2 (ja) | ||
| JPS63302609A (ja) | 差動増幅回路 | |
| JPH0448011Y2 (ja) | ||
| JPH03744Y2 (ja) | ||
| JPH06105857B2 (ja) | 定電流出力回路 | |
| JPS62234406A (ja) | 電力増幅回路 | |
| JPH06236219A (ja) | 定電流回路 | |
| JPH01305609A (ja) | 出力回路 | |
| JPS59127410A (ja) | カレントミラ−回路 | |
| JPH03169108A (ja) | 半導体集積回路 | |
| JPH02112007A (ja) | 基準電圧発生回路 | |
| JPS634704A (ja) | 出力回路 | |
| JPH05129852A (ja) | 差動増幅回路 | |
| JPS6097705A (ja) | 差動増幅器 | |
| JPS58100513A (ja) | 直流増幅装置 | |
| JPS6392108A (ja) | バツフア回路 |