JPS6322629B2 - - Google Patents
Info
- Publication number
- JPS6322629B2 JPS6322629B2 JP15491082A JP15491082A JPS6322629B2 JP S6322629 B2 JPS6322629 B2 JP S6322629B2 JP 15491082 A JP15491082 A JP 15491082A JP 15491082 A JP15491082 A JP 15491082A JP S6322629 B2 JPS6322629 B2 JP S6322629B2
- Authority
- JP
- Japan
- Prior art keywords
- cells
- frequency
- gain
- low
- high frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 6
- 230000003321 amplification Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
本発明は、主としてマイクロ波帯で用いられる
複数の電界効果トランジスタを組合せて高出力化
した組合せのトランジスタに関する。
複数の電界効果トランジスタを組合せて高出力化
した組合せのトランジスタに関する。
一般に、超高周波で用いられるGaAs MES
FETにおいては、高出力を得るため、単位FET
又はそれらをひとまとめにしたもの(以下セルと
略記する。)を1チツプ上に多数並列に並べて高
出力を得ている。従来、そのようなセルを多数並
べる際、第1の方法として、比較的小さなセルを
1チツプ上に配列しておき、組立の際ボンデイン
グによつて結合する。または、第2の方法とし
て、すべてのセルを電極で接続しておくの2つの
方法がとられていた。第1の方法は、セル間のバ
ランスが悪く発振したり、各セルの出力パワーが
効率的に結合されなかつたりして、K=
(出力パワー)/セル数や利得が低下したりしている。
一 方、第2の方法は、セル間のバランスは改善さ
れ、低い周波数帯域では、出力パワーおよび利得
の低下は小さい。しかしながら、周波数が高くな
つてくると、各セルが高周波的にも連結されてい
るため、位相がずれた形で出力が重ねあわされ、
そのため、セル数が増大してくると前記K値や利
得がやはり低下してくる。
FETにおいては、高出力を得るため、単位FET
又はそれらをひとまとめにしたもの(以下セルと
略記する。)を1チツプ上に多数並列に並べて高
出力を得ている。従来、そのようなセルを多数並
べる際、第1の方法として、比較的小さなセルを
1チツプ上に配列しておき、組立の際ボンデイン
グによつて結合する。または、第2の方法とし
て、すべてのセルを電極で接続しておくの2つの
方法がとられていた。第1の方法は、セル間のバ
ランスが悪く発振したり、各セルの出力パワーが
効率的に結合されなかつたりして、K=
(出力パワー)/セル数や利得が低下したりしている。
一 方、第2の方法は、セル間のバランスは改善さ
れ、低い周波数帯域では、出力パワーおよび利得
の低下は小さい。しかしながら、周波数が高くな
つてくると、各セルが高周波的にも連結されてい
るため、位相がずれた形で出力が重ねあわされ、
そのため、セル数が増大してくると前記K値や利
得がやはり低下してくる。
第1の方法では、パツケージのボンデイング部
を介してセルが連結しているため、ボンデイング
線のインダクタンスによつて高周波的にはセルが
分離されている。そのため、セル数が少い場合は
ほぼK値、利得は一定である。このことを考える
と、DC又は低周波的には連結させ、かつ高周波
的には分離されたセル間結合を行えば、K値、利
得がセル数の増大によつても低下せず、かつ、発
振のない安定した増幅が可能となることがわか
る。
を介してセルが連結しているため、ボンデイング
線のインダクタンスによつて高周波的にはセルが
分離されている。そのため、セル数が少い場合は
ほぼK値、利得は一定である。このことを考える
と、DC又は低周波的には連結させ、かつ高周波
的には分離されたセル間結合を行えば、K値、利
得がセル数の増大によつても低下せず、かつ、発
振のない安定した増幅が可能となることがわか
る。
本発明の目的は、上記の点を考慮し、セル間に
ローパスフイルタをいれることで、低周波的には
連結され、かつ、高周波的には分離されたセル間
連結を行い、K値、利得の低下を防止し、かつ、
安定な増幅を行うトランジスタを提供するにあ
る。
ローパスフイルタをいれることで、低周波的には
連結され、かつ、高周波的には分離されたセル間
連結を行い、K値、利得の低下を防止し、かつ、
安定な増幅を行うトランジスタを提供するにあ
る。
但し、ここでいう高周波とは、増幅に使用する
周波数であり、低周波とは、増幅に使用する周波
数よりも低い周波数を称する。従つて、ローパス
フイルタは、使用周波数に応じて変える必要があ
る。しかし、GaAs FETが使用される周波数帯
は1GHz以上、通常4GHz以上であるのに対し、セ
ル間のバランスをくずす発振等の周波数は通常
1GHz以下であるので、各使用周波数に応じてフ
イルタを変更せねばならぬものではなく、かなり
一般的な形で導入できるものである。また、低周
波的に結合されており、高周波的に分離されてい
ればよいのであるから、使用帯域において帯域阻
止フイルタになつていてもよい。
周波数であり、低周波とは、増幅に使用する周波
数よりも低い周波数を称する。従つて、ローパス
フイルタは、使用周波数に応じて変える必要があ
る。しかし、GaAs FETが使用される周波数帯
は1GHz以上、通常4GHz以上であるのに対し、セ
ル間のバランスをくずす発振等の周波数は通常
1GHz以下であるので、各使用周波数に応じてフ
イルタを変更せねばならぬものではなく、かなり
一般的な形で導入できるものである。また、低周
波的に結合されており、高周波的に分離されてい
ればよいのであるから、使用帯域において帯域阻
止フイルタになつていてもよい。
つぎに本発明を実施例により説明する。
第1図は本発明の一実施例の平面図である。図
において、各セル10,10内のドレイン電極1
及びゲート電極2どうしを、インダクタンス4,
4′、容量5,5′、インダクタンス6,6′で連
結する。但し、容量値5,5′はチツプ裏面との
間の対向電極による容量である。インダクタンス
および容量を適当な値に設定し、増幅する周波部
分は反射し、低周波部分は通過するように設計で
きる。かくして、低周波的に結合され、高周波的
に分離され、よつて、K値、利得の低下のない、
かつ、安定な増幅を行う高出力トランジスタが得
られる。なお、このような構造は、横幅が非常に
長くなる多数セルをもつた任意の高周波用トラン
ジスタに適用できる。この多数セルは、本明細書
第1頁15〜17行目で述べたように、単位トランジ
スタであつても、それらをひとまとめにしたもの
であつても同様に適用できるものである。
において、各セル10,10内のドレイン電極1
及びゲート電極2どうしを、インダクタンス4,
4′、容量5,5′、インダクタンス6,6′で連
結する。但し、容量値5,5′はチツプ裏面との
間の対向電極による容量である。インダクタンス
および容量を適当な値に設定し、増幅する周波部
分は反射し、低周波部分は通過するように設計で
きる。かくして、低周波的に結合され、高周波的
に分離され、よつて、K値、利得の低下のない、
かつ、安定な増幅を行う高出力トランジスタが得
られる。なお、このような構造は、横幅が非常に
長くなる多数セルをもつた任意の高周波用トラン
ジスタに適用できる。この多数セルは、本明細書
第1頁15〜17行目で述べたように、単位トランジ
スタであつても、それらをひとまとめにしたもの
であつても同様に適用できるものである。
第1図は本発明の一実施例の平面図である。
1……ドレイン電極、2……ゲート電極、3…
…ソース電極、4,4′,6,6′……インダクタ
ンス、5,5′……容量、10……セル。
…ソース電極、4,4′,6,6′……インダクタ
ンス、5,5′……容量、10……セル。
Claims (1)
- 1 1チツプ内に複数の並列動作をする単位トラ
ンジスタ又はひとまとまりになつた単位トランジ
スタを有し、該単位トランジスタ又はひとまとま
りになつた単位トランジスタのゲート電極間およ
びドレイン電極間にローパス又は使用帯域に対す
る阻止フイルターを有することを特徴とする高周
波高出力トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15491082A JPS5944848A (ja) | 1982-09-06 | 1982-09-06 | 高周波用高出力トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15491082A JPS5944848A (ja) | 1982-09-06 | 1982-09-06 | 高周波用高出力トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5944848A JPS5944848A (ja) | 1984-03-13 |
JPS6322629B2 true JPS6322629B2 (ja) | 1988-05-12 |
Family
ID=15594628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15491082A Granted JPS5944848A (ja) | 1982-09-06 | 1982-09-06 | 高周波用高出力トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5944848A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02101335U (ja) * | 1989-01-31 | 1990-08-13 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6426525B1 (en) * | 2001-04-18 | 2002-07-30 | Tyco Electronics Corporation | FET structures having symmetric and/or distributed feedforward capacitor connections |
-
1982
- 1982-09-06 JP JP15491082A patent/JPS5944848A/ja active Granted
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02101335U (ja) * | 1989-01-31 | 1990-08-13 |
Also Published As
Publication number | Publication date |
---|---|
JPS5944848A (ja) | 1984-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7741907B2 (en) | Class-F power amplifier circuit | |
EP0940912B1 (en) | High frequency power amplifier | |
JPH0732335B2 (ja) | 高周波増幅器 | |
JPS6322629B2 (ja) | ||
JPH02110943A (ja) | 電界効果トランジスタ | |
JP2555726B2 (ja) | 帰還形電界効果トランジスタ増幅器 | |
JP2504503B2 (ja) | 半導体素子 | |
JPS63219210A (ja) | Fet増幅器 | |
JPS6322725Y2 (ja) | ||
JPH02202205A (ja) | 集積半導体回路 | |
JPH10233637A (ja) | 高周波電子回路 | |
Camilleri et al. | Ka-band monolithic GaAs FET power amplifier modules | |
JPH02159055A (ja) | 高周波高出力トランジスタ | |
JP2001257546A (ja) | 高周波電力増幅器 | |
JPH01204477A (ja) | 電界効果型超高周波半導体装置 | |
JP2002252529A (ja) | 高周波電力増幅器 | |
JPH042506Y2 (ja) | ||
JP2769157B2 (ja) | 分周器 | |
JP2536121B2 (ja) | マイクロ波モノリシック集積化回路 | |
JPS6025307A (ja) | マイクロ波発振器 | |
JPH01198080A (ja) | 半導体装置 | |
JPH0239573A (ja) | ゲートバイアホール型半導体素子 | |
JPS63283203A (ja) | 電力分配回路 | |
JPS63133701A (ja) | マイクロ波半導体装置 | |
JPH02104028A (ja) | 電子チューナの同調結合回路 |