JPS5944848A - 高周波用高出力トランジスタ - Google Patents
高周波用高出力トランジスタInfo
- Publication number
- JPS5944848A JPS5944848A JP15491082A JP15491082A JPS5944848A JP S5944848 A JPS5944848 A JP S5944848A JP 15491082 A JP15491082 A JP 15491082A JP 15491082 A JP15491082 A JP 15491082A JP S5944848 A JPS5944848 A JP S5944848A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- value
- cells
- filter
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、王としてマイクロ波帯で用いられるｔＭ ｂ
（ｔの知界効果トランジスタケ組合せて高出力化した組
付せのトランジスタに関する。
（ｔの知界効果トランジスタケ組合せて高出力化した組
付せのトランジスタに関する。
一般に、超高周波で用いられるＧ ａ Ａ ｓ Ｍ
［（８Ｅｌ ｂｍ、Ｉｌ＋においては、高出力を得るた
め、単位Ｆ ＥＩｌｌ又はそれらをひと′まとめにした
もの（以下セルと略記する。）を１チツプ」二に多数並
列に並べて商ｊ出力を得ている。従来、そのようなセル
を多数並べる際、第１の方法として、比較的小さなセル
を１チツプ上に配列しておき、組立の除ボンディングに
よって結合する。または、巣２の方法とし−Ｃ１すべて
のセルフ亀、惨で接続しておくの２つの方法がとられて
いた。第１の方法は、セルｒｉ４Ｊのバランスが悪く発
振した９、谷セルの出力パワーが効率−（出力パワー） 的に結合されなかったりして、Ｋ−ｍ−、ア、。−や利
得が低下したりしている。一方、第２の方法は、セル間
のバランスは改善され、低い周波数帯域では、出力パワ
ーおよび利得の低下は小さい。
［（８Ｅｌ ｂｍ、Ｉｌ＋においては、高出力を得るた
め、単位Ｆ ＥＩｌｌ又はそれらをひと′まとめにした
もの（以下セルと略記する。）を１チツプ」二に多数並
列に並べて商ｊ出力を得ている。従来、そのようなセル
を多数並べる際、第１の方法として、比較的小さなセル
を１チツプ上に配列しておき、組立の除ボンディングに
よって結合する。または、巣２の方法とし−Ｃ１すべて
のセルフ亀、惨で接続しておくの２つの方法がとられて
いた。第１の方法は、セルｒｉ４Ｊのバランスが悪く発
振した９、谷セルの出力パワーが効率−（出力パワー） 的に結合されなかったりして、Ｋ−ｍ−、ア、。−や利
得が低下したりしている。一方、第２の方法は、セル間
のバランスは改善され、低い周波数帯域では、出力パワ
ーおよび利得の低下は小さい。
しかしながら、周波数が商くなってくると、各セルが高
周波的にも連結されでいるため、位相がずれた形で出力
が由ねあわされ、そのため、セル数が増大してくると前
記に値や利得がやはり低下してくる。
周波的にも連結されでいるため、位相がずれた形で出力
が由ねあわされ、そのため、セル数が増大してくると前
記に値や利得がやはり低下してくる。
第１の方法では、パッケージのボンディング部を介して
セルが連結しているため、ボンディング線のインダクタ
ンスによって尚周波的にはセルか分離されている。その
ため、セル数が少い場合はほぼに値、利得は一定である
。このととを青身−ると、ＩＪＣ又は低周波的には連結
させ、かつ高周波的には分離されたセル間結合を行えば
、Ｋ値、イリ得がセル数の増大によっても低下せず、か
つ、発振のない安定した増ｌ１ｙ＝が可能となることが
わかる。
セルが連結しているため、ボンディング線のインダクタ
ンスによって尚周波的にはセルか分離されている。その
ため、セル数が少い場合はほぼに値、利得は一定である
。このととを青身−ると、ＩＪＣ又は低周波的には連結
させ、かつ高周波的には分離されたセル間結合を行えば
、Ｋ値、イリ得がセル数の増大によっても低下せず、か
つ、発振のない安定した増ｌ１ｙ＝が可能となることが
わかる。
本発明の目的は、上記の点ケ場慮し、セル間にローパス
フィルタケいれることで、低周波的には連結され、かつ
、画周波的には分離さＪ％たセル間連結を行い、Ｋ値、
利得の低−トを防止し、かつ、安だなＪｖ１幅全何うト
ランジスタを提供するにある。
フィルタケいれることで、低周波的には連結され、かつ
、画周波的には分離さＪ％たセル間連結を行い、Ｋ値、
利得の低−トを防止し、かつ、安だなＪｖ１幅全何うト
ランジスタを提供するにある。
但し、ここでいう、−周波とは、増幅に使用する周波数
であり、低周波とｑよ、増幅に１史用する周Ｉ次数より
も低い周波数を称する。従って、ローパスフィルタは、
使用周波数に応じて変える必要がある。しかし％ （Ｊ
ｄ Ａ ｓｌｊ’ ｌ！ｌ ’ｌが使用される周波Ａ
１．帯は１０Ｈｚ以上、通常４０１−１ｚ以上であるの
にメ１し、セル間のバランスをくずす発振等の同波数は
通常１（）Ｈ２以下であるので、各（枦用周彼数（゛こ
応じてフィルタを変更せねばならぬものではなく、かな
り一般的な形で導入できるものである。１だ、低周波的
に結合されており、高周波的に分離されていれはよいの
であるから、使用帯域において帯域阻止フィルタになっ
又いてもよい。
であり、低周波とｑよ、増幅に１史用する周Ｉ次数より
も低い周波数を称する。従って、ローパスフィルタは、
使用周波数に応じて変える必要がある。しかし％ （Ｊ
ｄ Ａ ｓｌｊ’ ｌ！ｌ ’ｌが使用される周波Ａ
１．帯は１０Ｈｚ以上、通常４０１−１ｚ以上であるの
にメ１し、セル間のバランスをくずす発振等の同波数は
通常１（）Ｈ２以下であるので、各（枦用周彼数（゛こ
応じてフィルタを変更せねばならぬものではなく、かな
り一般的な形で導入できるものである。１だ、低周波的
に結合されており、高周波的に分離されていれはよいの
であるから、使用帯域において帯域阻止フィルタになっ
又いてもよい。
つぎに本発明ｒ実雄側によシ胱明する。
化１図は本発明の一実施例の平面図である。図において
、谷セル１０．１０内のドレイン電憾ｌ及びケート電極
２ど９し忙、インダクタンス４，４′、芥［５，５’、
インダクタンス６，６′で連結する。
、谷セル１０．１０内のドレイン電憾ｌ及びケート電極
２ど９し忙、インダクタンス４，４′、芥［５，５’、
インダクタンス６，６′で連結する。
但し、容量値５．５′はチツ７−展面との間のメ］向電
極による容量である。インダクタンスおよび′６財を過
当な値に設ＶＬ、増幅する周波１８分は反射し、低周波
部分は１１１］−過するように設計できる。かくして、
低周波的に結合され、縞周波的に分離され、よって、Ｋ
値、利得の低下のない、かつ、安定なｊ９幅を行う商出
力トランジスタが刊すられる。なお、このような構造は
、横幅が非富に長くなる多数セルをもった任意の高周波
用トランジスタに適用できる。
極による容量である。インダクタンスおよび′６財を過
当な値に設ＶＬ、増幅する周波１８分は反射し、低周波
部分は１１１］−過するように設計できる。かくして、
低周波的に結合され、縞周波的に分離され、よって、Ｋ
値、利得の低下のない、かつ、安定なｊ９幅を行う商出
力トランジスタが刊すられる。なお、このような構造は
、横幅が非富に長くなる多数セルをもった任意の高周波
用トランジスタに適用できる。
第１図に土木発明の一実施例の￥１−面図である。
■・・・・・・ドレイン′電極、２・・・・・・ゲート
％極、３・・・・・・７− スフ１３、Ｊ、ＩＦ＜、
４ 、４’ 、 ５ 、６’−、、、、−インダクタ
ンス、５．５′・・・・・・芥ｋ、ｔｏ・・・・・・セ
ル。 第１ 凹
％極、３・・・・・・７− スフ１３、Ｊ、ＩＦ＜、
４ 、４’ 、 ５ 、６’−、、、、−インダクタ
ンス、５．５′・・・・・・芥ｋ、ｔｏ・・・・・・セ
ル。 第１ 凹
Claims (1)
- ４！叔の単位トランジスタを１チツプ内にもつ高周波用
高出力トランジスタにおいて、各単位トランジスタ又は
ひとまとまシになった単位トランジスタの間にローパス
又は帯域阻止フィルタをゼすることを特徴とする高周波
用高出力トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15491082A JPS5944848A (ja) | 1982-09-06 | 1982-09-06 | 高周波用高出力トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15491082A JPS5944848A (ja) | 1982-09-06 | 1982-09-06 | 高周波用高出力トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5944848A true JPS5944848A (ja) | 1984-03-13 |
| JPS6322629B2 JPS6322629B2 (ja) | 1988-05-12 |
Family
ID=15594628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15491082A Granted JPS5944848A (ja) | 1982-09-06 | 1982-09-06 | 高周波用高出力トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5944848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1251563A2 (en) * | 2001-04-18 | 2002-10-23 | Tyco Electronics Corporation | FET structures having symmetric and/or distributed feedforward capacitor connections |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101335U (ja) * | 1989-01-31 | 1990-08-13 |
-
1982
- 1982-09-06 JP JP15491082A patent/JPS5944848A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1251563A2 (en) * | 2001-04-18 | 2002-10-23 | Tyco Electronics Corporation | FET structures having symmetric and/or distributed feedforward capacitor connections |
| EP1251563A3 (en) * | 2001-04-18 | 2007-01-03 | Tyco Electronics Corporation | FET structures having symmetric and/or distributed feedforward capacitor connections |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6322629B2 (ja) | 1988-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0682998B2 (ja) | 電力増幅器 | |
| JPS59178801A (ja) | 共振器型電力分配合成器 | |
| JPS5944848A (ja) | 高周波用高出力トランジスタ | |
| US4599575A (en) | Broad-band differential amplifier with double reverse feed-back of common mode | |
| JPS60235513A (ja) | 増幅回路 | |
| JP2573666B2 (ja) | 非平衡・平衡変換回路 | |
| CN204465510U (zh) | 低相噪捷变频Ku波段的频率源和结构 | |
| JPH02202205A (ja) | 集積半導体回路 | |
| WO2018103395A1 (zh) | 一种信号放大结构及通信设备 | |
| JP3233021B2 (ja) | アクティブフィルタ | |
| JPS60103703A (ja) | 電力増幅回路 | |
| CN208401815U (zh) | 一种简易等间隔多路信号源 | |
| JPS63157501A (ja) | アクテイブトラツプフイルタ | |
| JPH02159055A (ja) | 高周波高出力トランジスタ | |
| US6573794B1 (en) | Operational amplifier | |
| JP2621536B2 (ja) | 発振器 | |
| JPH0831754B2 (ja) | 高効率半導体増幅器 | |
| JPH01303928A (ja) | ダイナミック型分周器 | |
| JPS584246Y2 (ja) | 導波管形フイルタ | |
| JPS62143507A (ja) | 半導体集積回路 | |
| JP2579794Y2 (ja) | スペクトラムアナライザ | |
| JPH0754901B2 (ja) | マイクロ波ダイナミック分周器 | |
| JPS60261205A (ja) | 発振回路 | |
| JP2003060062A (ja) | 信号変換集積回路 | |
| JPS6313371B2 (ja) |