JPS63221722A - 移動用ダイバーシチ受信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、受信機および、入力信号を受信し干渉が生じ
た時は受信機へ代替入力信号を供給するダイバーシチプ
ロセッサを有する、周波数変調された振動を移動体で受
信するための信号ダイバーシチ受信装置に関する。

従来の技術 この種のダイバーシチ装置は例えばＮＴＧ専門報告書第
７２巻（ＶＤＥ出履）、第２４１頁、第５ｂｌ！７から
、走査形ダイバーシチ組み合わせ装置として示されてい
る。この場合このダイバーシチ組み合わせ装置は、供給
された２つの入力信号のうち、前もって定められた特定
の電圧閾値Ｕ　ｗｉｎを上回わる方の信号を選択する。

このレベルＵ　ｆｆ１ｉｎに達しないということはこの
組み合わせ装置において干渉が生じたと判定されて、デ
ィジタル形式で動作する干渉検出器の出力側にｍ；の干
渉検出器は前記の組み合わせ装置の場合は閾値電圧を有
する比較器を含む一信号が現われて、この信号がスイッ
チを他方の位置へ移行させる。この種の装置は、前述の
干渉が生じた時に、それまで信号入力側に品質の良い信
号が加えられたかそれとも品質の悪い信号が加えられた
かに関係なしに、スイッチが他方の位置へそのたびに移
行される欠点を有する。例えば２つの信号入力側の一方
における電圧が 他方の信号入力側における電圧よりも比較的長い期間に
わたり平均して著しく低い場合、および短い期間の間に
平均して大きい方の信号を有する信号入力側においてＵ
　ｍｉｎに達しない場合、 平均して品質の悪い方の信号を有する入力側への貫通接
続が、尤も大抵はもっと品質の悪い信号がこの入力側に
存在するけれども、行なわれてしまう。この場合スイッ
チは著しく高い切り換え速度で信号入力側の間を往復す
るように切り換えられることが多い。このことがこの装
置にさらに障害となる原因を生ぜさせる、即ち受信機へ
貫通接続される信号の品質の低下を生ぜさせてしまう。

スペースダイバーシチ選択を用いる時は受信時に障害ノ
イズが、切り換え周波数のクロック速度で発生するよう
になる。これはしばしば切り換えノイズと称される。

発明の解決すべき問題点 そのため本発明の課題は、平均して障害のより多い信号
を有する信号入力側を受信機へ貫通接続させるのではな
く、平均して障害のより少ない信号を有する信号入力側
を受信機へ貫通接続させるようにした、移動体での受信
用の信号ダイバーシチ装置を提供することである。

問題点を解決するための手段 この課題は本発明により次のようにして解決される。即
ち、ダイバーシチプロセッサがアナログモードで動作す
る干渉検出器と、該干渉検出器の出力信号を第１の入力
側に受信し且つ適当な設定電圧Ｖｌを第２の入力側に受
信するコンパレータとを備えており、該コンパレータは
その出力側に２進信号の形で、干渉信号が前記第２の入
力側の閾値電圧Ｖを上回ったときに、干渉が発生したこ
とを指示し、さらに、放電時定数を有する少なくとも１
つの積分器が設けられており、該積分器に干渉信号から
導出された信号が供給され、また前記積分器の積分時間
が入力信号のうちの１つの信号の切換期間に等しく、ま
た積分器出力信号は前記コンパレータの第１の入力側の
干渉信号に、干渉信号が増大したときコンパレータの第
１の入力側の全電圧も増大するようにして加えられ、 又は前記コンパレータの第２入力側で前記積分器出力信
号は前記設定電圧ｖ１に、前記閾値電圧■が干渉信号の
増大時に低下するようにして重畳され、あるいは各々そ
の入力側に関連の入力信号の干渉信号から取出された信
号を受信する一連の積分器の場合、これら積分器の出力
信号が、その都度２つのコンパレータ入力側のうちの１
つに供給され、さらに必要なときには、閾値電圧Ｖが切
換周期の間干渉信号に応じてその都度変化させられるよ
うに構成したのである。

実施例 次に、図面を参照しながら実施例について本発明の詳細
な説明する。

第１図は本発明による移動受信用信号ダイバーシチ装置
の実施例を示している。この装置はダイパー、シチプロ
セッサ３とその後段に接続された受信機１７から成り、
ダイバーシチプロセッサは、本発明による干渉識別ない
し認知回路４、信号選択回路１４および信号選択器ない
し信号セレクタ１６を有している。前述のＮＴＧ−Ｆａ
ｃｈｂｅｒｉｃｋｔｅＪ第７２巻（Ｖ　Ｄ　Ｅ　−Ｖｅ
ｒｌｉｇ）第２４１頁第５ｂ図では、干渉認知回路４と
信号選択回路１４の代わりに、電圧閾値を有するコンパ
レータが走査形ダイバーシチ結合器の中に設けられてい
る。この結合器では電圧閾値は時間とともに変化しない
値である。本発明でも干渉認知回路４が閾値を有してい
る。入力信号２１がこの閾値を上回ると、２進出力信号
ｌＯによって干渉の存在を指示する。２進信号１０は信
号選択回路１４を１ステップ切換える。従って、最も一
般的な意味で原理が適用されていれば、信号選択回路１
４の出力側に２進コード語１５が発生する。コード語１
５は信号選択器１６を所望の位置に切換えるので、特定
の信号２が貫通接続により受信機１７へ入力する。本発
明によれば、干渉はいろいろな原因で発生する。例えば
隣接チャネル干渉、同一チャネル干渉、雑音による妨害
、混変調による干渉、遅延時間が大きく違うために生じ
るマルチパス受信時の干渉等がある。

本発明によれば、第２図に詳細なブロック図を示す干渉
認知回路４の中にアナログ動作する干渉検出器５が設け
られる。この干渉検出器の出力側９に生じるアナログ信
号が上述め干渉の存在を指示する。切換動作を開始させ
るために、干渉検出Ｗ＃５の出力信号９は閾値電圧８と
比較される。コンパレータ６の第１入力側７に加わるア
ナログ電圧が第２入力側８に加わる同値電圧を上回ると
切換動作が始まる。この時、信号選択回路１４をトリガ
する２通信号１０がコンパレータ６の出力側に生じる。

本発明によれば、平均信号品質が悪い時には閾“値電圧
８が低くされる。そのために、干渉信号９が比較的小さ
い場合でも２俗信号１０により装置の切換え（貫通接続
）が行なわれる。信号品質は積分器１１によって平均さ
れる。積分器の入力側には干渉の程度に応じた信号１２
が加わる。積分器は、切換動作が終了する度に所定の初
期値に復帰する。極めて簡単な例では、Ｍ分器ｘｘは１
つのコンデンサから成っている。この積分コンデンサに
は、例えば並列接続されｔ；抵抗によって定まる放電時
定数Ｔ２が割当てられる。過去の切換動作の時間中に積
分された、障害（干渉）を表わす信号１２によって閾値
８が低下しすぎないようにするためである。

積分器１１のリセットは、２進アドレス出力信号１５’
によって新たな信号２が受信Ｉａ１７に入力するのと（
貫通接続と）同期して行なわれる。従って出力信号１３
は、信号切換期間中に信号２１に生じた干渉の時間平均
値を表わす。

閾値電圧８がさらに低下すると、信号９を介して信号２
１中の干渉を認知する装置は、その指示能力がより敏感
になる。

第２図に示すように、加算回路で信号１３に部分閾値電
圧ｖ１を重畳すると有利である。一般にこの部分閾値電
圧Ｖｌは、すべての入力信号２を平均した信号品質の瞬
時値を表わす。

第１図の干渉認知回路４を、入力信号２１および２進出
力信号１０を有する第２図の回路で置換えれば、ダイバ
ーシチプロセッサ３は積分器１１に関して有利になる。

つまり、妨害を受けた入力信号を受信している入力側２
に切換わった場合、この入力側への切換時間の間積分が
行なわれるので、この入力側の信号品質が低下するにつ
れて閾値電圧８は速く低下するようになる。従って、干
渉信号９が生じると、コンパレータによってさらに切換
動作が行なわれる。

そして瞬時干渉値が変わらなければ、平均して妨害のよ
り大きい信号が受信機に入力する時間は短くなる。受信
機で可聴な干渉は、実質的に瞬時干渉値と干渉信号の切
換時間に比例する。

本発明の構成によって切換期間を短縮すれば、可聴干渉
も減少する。従って、より良い品質を有する信号が、品
質の悪い信号に比べて長い時間受信機に入力する。その
結果、複数の入力側が設けられていれば、各入力側にお
ける信号品質に応じて平均切換時間が配分されることに
なる。

第３図は干渉認知回路４の第２の実施例を示している。

この回路は、アナログ動作する干渉検出器５．放電時定
数を有する積分器１１およびコンパレータ６から成って
いる。第３図の回路は、第２図より簡単なやり方で同じ
動作をするので有利である。つまり、図に示す加算回路
によって、積分器１１の非反転出力信号が干渉検出器５
の出力側で干渉信号９に重畳され、重畳信号がコンパレ
ータ６に第１入力側７に加わる。前述の特徴を有する閾
値電圧ｖ１は、第２［同じくコンパレータの第２入力側
８に加わる。従って、積分器の出力信号１３はコンパレ
ータ６の第２入力側に加わる閾値電圧Ｖの形成には使用
されず、平均信号品質を表わす値が実際の干渉信号９に
重畳される。積分器のリセットは第２図の場合と同様に
して行なわれる。

第４図では複数の積分器１１が並列に接続されている。

各積分器はそれぞれ１つの入力信号２に割当てられ、マ
ルチプレクサ１８を介して、各切換期間に干渉から取出
された信号１２を受取る。積分器１１の出力信号は、メ
モリ選択器１９を介し、信号１３としてコンパレータ６
の２つの入力側の１つに加わる。メモリ選択器１９はマ
ルチプレクサ１８と同期して駆動される。従っていつの
場合も、対応する入力信号２に割、当てられた積分器の
出力信号がコンパレータの入力側に加わる。第４図の構
成では、干渉認知回路が切換えられる速度に応じて積分
器ｌｌがリセットされることはない。

第４図に示した配置構成は、第２図と第３図に示した積
分器１１の代わりに本発明の別の有利な実施例に使用さ
れる。入力信号は干渉から導出された信号１２である。

出力信号１３は第３図に示すように干渉信号９に重畳さ
れるか、または第２図に示すようにコンパレータの第２
入力側８における閾値電圧Ｖの形で使用される。この配
置構成では、１つの積分器１１がそれぞれ１つの入力信
号２に割当てられている。前記積分器は、当該信号入力
の各スイッチング期間（間隔）中、アナログモードで動
作する干渉検出器５の干渉から導出された信号１２によ
って充電される。当該入力信号２が貫通接続される時、
積分器はアドレス出力信号１５に同期して制御されるマ
ルチプレクサ１８により作動接統される。コンデンサと
抵抗によって平均化を行う場合、上記実施例を用いるこ
とができる。

積分器１１の別個の出力信号は交互に共通の出力側へ、
マルチプレクサ１８と同期制御されるストレージセレク
タ（メモリ選択器）１９により貫通接続される。１つの
積分器のみを有する干渉識別回路とは異なって、第４図
に示す干渉識別回路は複数の積分器１１により動作する
。

それら積分器は貫通接続の行なわれた時リセットされな
い。またそれらの充電状態は適切に選択された放電時定
数（Ｔ２）に従ってのターンオフ時間中に放電状態へと
変化する。従って、別々の入力信号２において先行する
有効信号の品質の別々の評価が可能である。そめためこ
の配置構成は、入力信号の平均信号の品質に応じて信号
入力が、受信機に異なった時間間隔で、はぼ優先リスト
の順に貫通接続されるという利点を有する。

第２図に示した配置構成による本発明の別の宵利な実施
例では、第５図に示すように所定の初期値に調整可能な
リセット値を有する積分器１１か使用される。この初期
値を適切に設定することにより、積分器の動作モードを
、受信状態に対し最適に適合することができる。

本発明の非常に簡単な実施例では、各入力信号２に基づ
く干渉の平均化が、信号入力のスイッチング時間によっ
て行われる。この種の構成が第６図に示されている。こ
の目的のために、マルチプレクサ１８とストレージセレ
クタ１９の両方が、信号セレクタ１６の貫通接続レート
に従い貫通接続される。これは、信号セレクタ１６を貫
通接続するのに用いられる信号と同じ信号１５′を用い
て行われる。各入力信号２の平均スイッチング期間（間
隔）に対する値を別個に受信するために、時定数電圧２
０がマルチプレクサ１８の入力側に供給される。従って
、各積分器１１の出力信号は、各信号入力の平均スイッ
チング間隔の充電時定数と放電時定数に相当する。時定
数Ｔ１とＴ２の選定に関し、ここでは第４図に示した構
成について説明したのと同じ特性の存することがわかる
。このようにして、入力信号の平均信号の品質を考慮し
つつ、信号入力が受信器に異なった期間、優先リストの
順位に従って貫通接続される。

第７図は干渉周波数検出器を示す。この干渉周波数検出
器はＰＬＬ回路４３と、サンプルアンドホールド回路４
８と、２進スイッチング信号１０によりトリガされるモ
ノフロップ（単安定マルチバイブレータ）４５とから成
る。サンプルアンドホールド回路の出力電圧は積分器の
放電時定数を制御するのに用いられる。この構成により
、干渉の生じた時の平均周波数を表示することができる
。これは後続のＶＣＯ２３の周波数を、干渉から導出す
る信号１２の干渉の繰返周波数と比較することによって
行われる。

２進スイッチング信号１０によりトリガされるモノ７０
ツブ４５によってクロック制御されるサンプルアンドホ
ールド素子は、特許請求の範囲第３項に記載のように積
分器の時定数を制御する信号を出力側に形成するのに用
いられる。

積分器１１の放電時定数（Ｔ２）が過度に大きいと、蓄
積（ストレージ）の効果により、所定の入力側において
加わる先行の有効信号の品質が実際の信号品質と比較し
て過大に評価されることとなる。もし充電時定数が過度
に大きいと、蓄積動作の開始が遅れすぎることとなる。

そのため本発明の所定の実施例では第８図に示すように
、各積分器１１が、別個に調整することのできる、適切
に選定された充電時定数と放電時定数を受信する。この
ことはそれ自体公知のように２つの異なる抵抗とブリッ
ジスイッチによって行われる。これは例として第８図の
簡単な実施例に示されている。本発明によれば、上述の
スイッチはアドレス出力信号１５’のレートによりスイ
ッチングされ、それにより積分器内で充電時定数Ｔ１が
当該入力のスイッチング期間中に出現し、また放電時定
数Ｔ２が残余の期間中に出現する。第８図の構成は次の
ような利点を有する。即ち、入力信号の平均信号の品質
を考慮しつつ、信号入力が受信器に異なった期間、優先
リストの順位に従って貫通接続され、しかも受信が困難
な場合でも同様に行われるという利点を有する。それ自
体公知のように半導体スイッチ、演算増幅器、充電コン
デンサ、及び３つの抵抗として構成することのできるス
イッチにより、当該積分器に対する回路を特に簡単に例
えば第９図に示すように実現できる。この回路は第４図
に示された各積分器に対して適用できる。同様に第２図
と第３図に示した各積分器に対しても適用することがで
きる。ＴＩとＴ２の配置構成は本発明に従い特許請求の
範囲に請求されたように行うことができる。

発明の効果 本発明により受信機へ、障害の多い方の信号が加わって
いる信号入力側が貫通接続されるのではなく、障害の少
ない方の信号が加わっている信号入力側が確実に貫通接
続されるようにした、信号ダイバーシチ装置が構成され
る。

【図面の簡単な説明】

第１図は、干渉検出回路を有するダイバーシチグσセッ
サと、信号選択回路と、信号選択器および所属の受信機
を有する、本発明による移動体での受信用の信号ダイバ
ーシチ装置のブロック図、第２図はアナログ形式で動作
する干渉検出器と、放電時定数を有する所属の積分器と
、この積分器の出力信号が反転入力側へ加えられる比較
器とを有する干渉検出回路のブロック図、第３図はアナ
ログ形式で動作する干渉検出器と、放電時定数を有する
所属の積分器と、この積分器の出力信号が非反転入力側
へ加えられる比較器とを有する干渉検出回路のブロック
図、第４図は当該の入力信号へ割り当てられる複数個の
積分器の組み合わせ体のブロック図であり、この場合、
積分器へは貫通接続中に生ずる干渉信号がマルチプレク
サを介して供給されるようにし、さらに積分器の出力信
号がメモリセレクタを介して比較器へ導通される構成を
示す回路図、第５図は特定の初期値へ調整可能なリセッ
ト値を有する積分器のブロック図、第６図は当該の入力
信号へ割り当てられている複数個の積分器組み合わせ体
のブロック図であり、こａ’＞場合、積分器へはマルチ
プレクサを介して例えば時定数電圧値が加えられ、さら
に積分器の出力信号はメモリ選択器を介して比較器へ加
えられる構成を示す回路図、第７図は、ＰＬＬ回路、サ
ンプルホールド装置および単安定マルチバイブレータを
有する干渉周波検出器のブロック図であり、この場合、
単安定マルチバイブレークは２進切り換え信号によりト
リガされるようにし、さらにサンプルホールド装置の出
力信号は積分器における放電時定数を制御するために用
いられる構成を示した回路図、第８図は充電過程および
放電過程に対して例えば橋格スイッチを介して切り換え
可能な時定数を有する複数個の積分器の組み合わせ体の
プロ・ンク図、第９図は演算増幅器およびアドレス出力
信号のレートで切り換えられる制御可能なスイッチを有
する増幅器の回路図を示す。

Claims (1)

1. 【特許請求の範囲】 １、受信機（１７）とダイバーシチプロセッサ（３）と
   が設けられており、該ダイバーシチプロセッサに入力信
   号（２）が供給され、かつダイバーシチプロセッサが干
   渉の場合に異なる入力信号（２）を受信機（１７）に供
   給する、移動用ダイバーシチ受信装置において、ダイバ
   ーシチプロセッサ（３）がアナログモードで動作する干
   渉検出器（５）と、該干渉検出器の出力信号を第１の入
   力側（７）に受信し且つ適当な設定電圧Ｖ１を第２の入
   力側（８）に受信するコンパレータ（６）とを備えてお
   り、該コンパレータ（６）はその出力側に２進信号（１
   ０）の形で、干渉信号（９）が前記第２の入力側（８）
   の閾値電圧Ｖを上回ったときに、干渉が発生したことを
   指示し、さらに、放電時定数を有する少なくとも１つの
   積分器（１１）が設けられており、該積分器に干渉信号
   から導出された信号（１２、２０）が供給され、また前
   記積分器の積分時間が入力信号（２）のうちの１つの信
   号の切換期間に等しく、また積分器出力信号（１３）は
   前記コンパレータの第１の入力側（７）の干渉信号に、
   干渉信号が増大したときコンパレータ（６）の第１の入
   力側の全電圧も増大するようにして加えられ、又は前記
   コンパレータの第２入力側（８）で前記積分器出力信号
   は前記設定電圧Ｖ１に、前記閾値電圧Ｖが干渉信号の増
   大時に低下するようにして重畳され、あるいは各々その
   入力側に関連の入力信号（２）の干渉信号から取出され
   た信号（１２、２０）を受信する一連の積分器（１１）
   の場合、これら積分器（１１）の出力信号が、その都度
   ２つのコンパレータ入力側（７、８）のうちの１つに供
   給され、さらに必要なときには、閾値電圧Ｖが切換周期
   の間干渉信号に応じてその都度変化させられることを特
   徴とする移動用ダイバーシチ受信装置。 ２、干渉検出器（５）の出力信号（１２）が、１つの放
   電時定数を有する１つまたは複数の積分器（１１）に供
   給される特許請求の範囲第１項記載のダイバーシチ受信
   装置。 ３、各々に放電時定数を有するそれ自体は公知の構成を
   有する積分器または一連の積分器（１１）が、関連の入
   力信号（２）の切換周期の間は１つの充電時定数Ｔ１を
   有し、該所定の充電時定数は動作中の２つの干渉信号間
   の時間周期の平均値よりも長いが、コンパレータ（６）
   の第２の入力側（８）に積分器の出力信号が加わるとき
   に前記コンパレータの第１の入力側（７）の実際の干渉
   信号（９）が閾値電圧信号Ｖに比べて小さ過ぎることの
   ない程充分に短いように選ばれており、さらに放電時定
   数Ｔ２は関連の信号（２）の切換周期以外では充電時定
   数Ｔ１に比べて大きく選ばれているが、閾値電圧Ｖが実
   際の受信状態にもはや適合させられないほど大きくはな
   いように選ばれている特許請求の範囲第１項および第２
   項記載のダイバーシチ受信装置。 ４、ダイバーシチプロセッサ（３）が信号選択回路（１
   ４）と信号セレクタ（１６）とを備えており、前記信号
   選択回路のディジタルアドレス出力信号（１５）を前記
   信号セレクタが受信して、そのディジタルアドレス出力
   信号（１５）に一致する入力信号（２）を受信機に通し
   接続し、さらに存在する入力信号（２）と同じ数の一連
   の積分器（１１）が設けられており、これらが切換られ
   る放電時定数を有しており、前記入力信号（２）がこれ
   ら積分器にマルチプレクサ（１８）を介して割当てられ
   、該マルチプレクサは前記干渉検出器（５）の出力信号
   を受信し、この信号は関連する積分器（１１）の入力側
   に関連する入力信号（２）の切換周期の間ごとに供給さ
   れ、さらに記憶セレクタ（１９）が用いられ、該記憶セ
   レクタは各記憶手段としての積分器（１１）の出力信号
   （１３）を切換周期の間関連の適当なコンパレータ入力
   側（７、８）に供給する特許請求の範囲第１項から第３
   項までのいずれか１に記載のダイバーシチ受信装置。 ５、ダイバーシチプロセッサ（３）が単に１つの積分器
   （１１）を備え、該積分器は１つの放電時定数を有して
   いて、各切換動作の後に所定の初期値に設定される特許
   請求の範囲第１項から第３項までのいずれか１に記載の
   ダイバーシチ受信装置。 ６、ダイバーシチプロセッサ（３）が、存在する入力信
   号（２）と同数のこれら入力信号に割当てられた一連の
   積分器（１１）と１つのマルチプレクサ（１８）とを備
   えており、該マルチプレクサは割当てられた積分器を選
   択するための出力信号（１５′）を受信し、またこのマ
   ルチプレクサ（１８）の入力側には時定数信号（２０）
   を供給可能であり、それによりこの信号（２０）が、関
   連の入力信号（２）の切換周期の間ごとに、切換えられ
   る放電時定数を有する積分器（１１）の入力側の１つに
   供給され、さらに記憶セレクタ（１９）が設けられてお
   り、該記憶セレクタは各記憶手段としての積分器の出力
   信号を切換周期の間相応のコンパレータ入力側（７、８
   ）に供給し、マルチプレクサ（１８）と同じく記憶セレ
   クタ（１９）もディジタルアドレス出力信号（１５′）
   によって制御される特許請求の範囲第１項記載のダイバ
   ーシチ受信装置。 ７、干渉周波数検出器（４７）が設けられており、該干
   渉周波数検出器が前記アナログモードで動作する干渉検
   出器（５）の出力信号（１２）を受信し、前記干渉周波
   数検出器（４７）に出力側（３９）が設けられており、
   該出力側の出力信号（３９）が平均干渉周波数に比例し
   ていて前記積分器から成る記憶手段（１１）に供給され
   、該記憶手段（１１）における充放電の時定数Ｔ１、Ｔ
   ２が、干渉周波数の増大時にこの信号によって低減され
   る特許請求の範囲第１項から第６項までのいずれか１に
   記載のダイバーシチ受信装置。 ８、干渉周波数検出器（４７）が、それ自体は公知の位
   相制御ループ回路から構成されており、位相制御ループ
   回路が低減フィルタを備えたミクサ（２２）のための１
   つの個別の出力側と、ＶＣＯのための１つの個別の出力
   側とを有し、低減フィルタを備えたミクサの出力側にサ
   ンプルアンドホールド回路（４８）が設けられており、
   該サンプルアンドホールド回路（４８）の制御入力側が
   単安定マルチバイブレータ（４５）により作動され、該
   単安定マルチバイブレータは、前記ディジタルモードで
   動作する干渉識別ないし認知回路（４）の２進出力信号
   （１０）によって作動される特許請求の範囲第７項記載
   のダイバーシチ受信機。 ９、前記積分器の出力信号（１３）が受信機（１７）に
   供給され、ベースバンドチャネル（例えば音響チャネル
   ）において調整可能な信号低減器（４９）が設けられて
   おり、この信号低減が、前記出力信号（１３）の関数と
   して、切換接続された入力信号（２）の干渉が増大する
   のに従って強く行なわれる特許請求の範囲第１項から第
   ８項までのいずれか１に記載のダイバーシチ受信装置。