JP2655437B2 - パケット受信装置 - Google Patents
パケット受信装置Info
- Publication number
- JP2655437B2 JP2655437B2 JP26554989A JP26554989A JP2655437B2 JP 2655437 B2 JP2655437 B2 JP 2655437B2 JP 26554989 A JP26554989 A JP 26554989A JP 26554989 A JP26554989 A JP 26554989A JP 2655437 B2 JP2655437 B2 JP 2655437B2
- Authority
- JP
- Japan
- Prior art keywords
- packet
- circuit
- output
- input
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパケット受信装置に関し、特に流量規制が可
能なパケット受信装置に関する。
能なパケット受信装置に関する。
従来のパケット受信装置では、送信側からのパケット
に対する受信可否の応答により後続のパケットの送信の
可否を判断するよう流量制御している。
に対する受信可否の応答により後続のパケットの送信の
可否を判断するよう流量制御している。
上述した従来のパケット受信装置では、流量制御時に
受信装置における処理量の増加により高速な伝送が不可
能になるという欠点がある。
受信装置における処理量の増加により高速な伝送が不可
能になるという欠点がある。
本発明のパケット受信装置は、伝送路上のパケットを
受信する受信回路と、受信した前記パケットに応答して
パルスを発生する少くとも１個のパルス発生回路と、各
該パルス発生回路に接続されたディジタルフィルタと、
該ディジタルフィルタの出力信号とあらかじめ定められ
た値とを比較する比較回路と、該比較回路で前記ディジ
タルフィルタの出力値があらかじめ定められた値を越え
たと判断された場合に対応する前記パケットの内容の出
力を禁止する制御パスとを備えている。
受信する受信回路と、受信した前記パケットに応答して
パルスを発生する少くとも１個のパルス発生回路と、各
該パルス発生回路に接続されたディジタルフィルタと、
該ディジタルフィルタの出力信号とあらかじめ定められ
た値とを比較する比較回路と、該比較回路で前記ディジ
タルフィルタの出力値があらかじめ定められた値を越え
たと判断された場合に対応する前記パケットの内容の出
力を禁止する制御パスとを備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例のブロック図である。
同図において、端子１からパケットが入力される。端子
１には伝送路が接続される。入力されたパケットは受信
回路２に入力される。受信回路２に於いて後述のごとく
受信可能状態にあれば、パケットを端子３を介して端
末、パケット中継装置、パケット交換機などに出力す
る。受信回路２からの出力信号は、分岐してパルス発生
回路５にも入力される。パルス発生回路５は、パケット
が入力するごとに一定のパルスを出力する。この出力パ
ルスは、ディジタルフィルタ６に入力される。ディジタ
ルは、例えば第２図に示すごとく加算器60,遅延器61,乗
算器62から成る１次フィルタで構成され、入力の平滑可
効果を持つ。これの平滑出力信号は、端子４に設定され
た一定値と比較回路７にて比較される。もしも平滑出力
が一定値を上回る場合には既に決められた以上のトラヒ
ックが入力されたと判断し、受信不能状態とする。さも
なければ受信可能状態と判断する。この比較出力信号は
受信回路２に入力され、受信回路２は、受信不能状態時
に入力されたパケットを廃棄し、受信可能状態時に入力
されたパケットは直ちに端子３を介して出力する。
同図において、端子１からパケットが入力される。端子
１には伝送路が接続される。入力されたパケットは受信
回路２に入力される。受信回路２に於いて後述のごとく
受信可能状態にあれば、パケットを端子３を介して端
末、パケット中継装置、パケット交換機などに出力す
る。受信回路２からの出力信号は、分岐してパルス発生
回路５にも入力される。パルス発生回路５は、パケット
が入力するごとに一定のパルスを出力する。この出力パ
ルスは、ディジタルフィルタ６に入力される。ディジタ
ルは、例えば第２図に示すごとく加算器60,遅延器61,乗
算器62から成る１次フィルタで構成され、入力の平滑可
効果を持つ。これの平滑出力信号は、端子４に設定され
た一定値と比較回路７にて比較される。もしも平滑出力
が一定値を上回る場合には既に決められた以上のトラヒ
ックが入力されたと判断し、受信不能状態とする。さも
なければ受信可能状態と判断する。この比較出力信号は
受信回路２に入力され、受信回路２は、受信不能状態時
に入力されたパケットを廃棄し、受信可能状態時に入力
されたパケットは直ちに端子３を介して出力する。
第３図は本発明の第２の実施例のブロック図である。
本実施例は、第１の実施例における受信回路２および端
子３の間に一時記憶用の記憶回路８を介設した構成を有
し、比較回路７の比較出力は記憶回路８に入力され、記
憶回路８においては、受信不能状態であればパケットの
出力は中断され、受信可能状態であれば記憶されたパケ
ットは順次端子３を介して出力される。
本実施例は、第１の実施例における受信回路２および端
子３の間に一時記憶用の記憶回路８を介設した構成を有
し、比較回路７の比較出力は記憶回路８に入力され、記
憶回路８においては、受信不能状態であればパケットの
出力は中断され、受信可能状態であれば記憶されたパケ
ットは順次端子３を介して出力される。
第４図は本発明の第３の実施例のブロック図である。
本実施例は、第１の実施例における受信回路２および端
子３の間に識別分岐回路９、記憶回路81および82を介設
した構成を有する。端子１から入力されたパケットは受
信回路２入力される。受信されたパケットは識別分岐回
路９に入力される。受信パケットのフォーマットには仮
想回路識別番号が含まれており、識別分岐回路９におい
てはこの仮想回線識別番号を解読し、該当する出力に分
岐させる。分岐された各出力信号は、それぞれ記憶回路
81および82に入力し一時記憶される。各記憶回路81およ
び82に於いて後述のごとく受信回路状態にあれば、パケ
ットを出力する。記憶回路81および82の各出力は、バス
結合され端子３を介して端末、パケット中継装置、パケ
ット交換機などに出力する。各記憶回路からの出力はそ
れぞれパルス発生回路51,52にも入力される。パルス発
生回路51および52においては、パケットが入力するごと
に一定のパルスが出力される。この出力パルスは、それ
ぞれディジタルフィルタ61,62に入力される。ディジタ
ルフィルタ61,62の平滑出力信号は、端子41および42に
設定された一定値と比較回路71および72に比較される。
もしも平滑出力が一定値を上回る場合には予め決められ
た以上のトラヒックが入力されたと判断し、受信不能状
態とする。さもなければ受信可能状態と判断する。この
各比較出力はそれぞれ記憶回路81および82に入力され、
記憶回路81および82においてはそれぞれ受信不能状態で
あればパケットの出力は中断され、受信可能状態であれ
ば記憶されたパケットは他回路との調停のもと順次端子
３を介して出力される。
本実施例は、第１の実施例における受信回路２および端
子３の間に識別分岐回路９、記憶回路81および82を介設
した構成を有する。端子１から入力されたパケットは受
信回路２入力される。受信されたパケットは識別分岐回
路９に入力される。受信パケットのフォーマットには仮
想回路識別番号が含まれており、識別分岐回路９におい
てはこの仮想回線識別番号を解読し、該当する出力に分
岐させる。分岐された各出力信号は、それぞれ記憶回路
81および82に入力し一時記憶される。各記憶回路81およ
び82に於いて後述のごとく受信回路状態にあれば、パケ
ットを出力する。記憶回路81および82の各出力は、バス
結合され端子３を介して端末、パケット中継装置、パケ
ット交換機などに出力する。各記憶回路からの出力はそ
れぞれパルス発生回路51,52にも入力される。パルス発
生回路51および52においては、パケットが入力するごと
に一定のパルスが出力される。この出力パルスは、それ
ぞれディジタルフィルタ61,62に入力される。ディジタ
ルフィルタ61,62の平滑出力信号は、端子41および42に
設定された一定値と比較回路71および72に比較される。
もしも平滑出力が一定値を上回る場合には予め決められ
た以上のトラヒックが入力されたと判断し、受信不能状
態とする。さもなければ受信可能状態と判断する。この
各比較出力はそれぞれ記憶回路81および82に入力され、
記憶回路81および82においてはそれぞれ受信不能状態で
あればパケットの出力は中断され、受信可能状態であれ
ば記憶されたパケットは他回路との調停のもと順次端子
３を介して出力される。
以上説明した通り本発明は、パケットの受信量を計測
することにより簡単な流量制御を与え、よって流量が多
い高速なパケット伝送網を構成できる効果をもつ。
することにより簡単な流量制御を与え、よって流量が多
い高速なパケット伝送網を構成できる効果をもつ。
第１図〜第４図は本発明の実施例を示すブロック図であ
る。 1,3,4,41,42……端子、２……受信回路、5,51,52……パ
ルス発生回路、6,61,62……ディジタルフィルタ、7,71,
72……比較回路、8,81,82……記憶回路、９……識別分
岐回路。
る。 1,3,4,41,42……端子、２……受信回路、5,51,52……パ
ルス発生回路、6,61,62……ディジタルフィルタ、7,71,
72……比較回路、8,81,82……記憶回路、９……識別分
岐回路。
Claims (1)
- 【請求項１】伝送路上のパケットを受信する受信回路
と、受信した前記パケットに応答してパルスを発生する
少くとも１個のパルス発生回路と、各該パルス発生回路
に接続されたディジタルフィルタと、該ディジタルフィ
ルタの出力信号とあらかじめ定められた値とを比較する
比較回路と、該比較回路で前記ディジタルフィルタの出
力値があらかじめ定められた値を越えたと判断された場
合に対応する前記パケットの内容の出力を禁止する制御
パスとを備えていることを特徴とするパケット受信装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26554989A JP2655437B2 (ja) | 1989-10-11 | 1989-10-11 | パケット受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26554989A JP2655437B2 (ja) | 1989-10-11 | 1989-10-11 | パケット受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03126345A JPH03126345A (ja) | 1991-05-29 |
| JP2655437B2 true JP2655437B2 (ja) | 1997-09-17 |
Family
ID=17418661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26554989A Expired - Lifetime JP2655437B2 (ja) | 1989-10-11 | 1989-10-11 | パケット受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2655437B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1083753A (ja) * | 1996-09-05 | 1998-03-31 | Yazaki Corp | サービスプラグ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0714163B2 (ja) * | 1986-08-08 | 1995-02-15 | 日本電信電話株式会社 | パケットフロー制御方法 |
-
1989
- 1989-10-11 JP JP26554989A patent/JP2655437B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03126345A (ja) | 1991-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008923A (en) | Testable echo cancelling method and device | |
| US5050163A (en) | Method of ATD (asynchronous time division) switching of data packets and an arrangement for implementing this method | |
| WO1998027661A3 (en) | Cell loss balance system and method for digital network | |
| SE520336C2 (sv) | Lokalt kabel-TV-nät | |
| JP2655437B2 (ja) | パケット受信装置 | |
| GB2096807A (en) | Multifrequency receiver | |
| JPH03201840A (ja) | 無瞬断切替回路 | |
| JPS56157164A (en) | Conference system | |
| JPH03147443A (ja) | パケット多重化装置 | |
| JPS55151851A (en) | Signal blocking device | |
| JPS5643854A (en) | Control system of received carrier detecting circuit | |
| JP2924137B2 (ja) | エコーキャンセラ制御方式 | |
| JPS5831140B2 (ja) | 信号受信器 | |
| JPH03148939A (ja) | パケット送信装置 | |
| JPH0224059B2 (ja) | ||
| JPH0243846A (ja) | 回線終端装置 | |
| JPS57109434A (en) | Automatic equalizer | |
| JP2860347B2 (ja) | セルトラヒック監視装置 | |
| JP2594668B2 (ja) | 正補同期パルス選択回路 | |
| JP2541104B2 (ja) | 自動整合制御装置 | |
| JPS63119345A (ja) | バイパス制御回路 | |
| JPS58142692A (ja) | Ｓｅｃａｍ方式色信号の再生回路 | |
| JPS6474896A (en) | Key telephone system | |
| JPH0371325A (ja) | 端末印字制御装置 | |
| JPS614347A (ja) | デ−タ受信装置 |