JPS63215070A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はトランジスタの製造方法に関し、特にセルファ
ライン技術に関するものである。

〔従来の技術〕

従来、バイポーラトランジスタのセルファラインによる
製造方法においては、多結晶シリコンからなるベース引
出し電極を先に形成し、その後、その形状を利用して、
エミッタ領域およびエミッタ引出し電極を形成している
。その例を第３図に示す。これは例えば「固体装置およ
び材料に関する国際会議のダイジェスト　２０９頁、１
９８４Ｊ（１９８４Ｉｎｔｅｒｎａｔｉｏｎａｌ　Ｃｏ
ｎｆｅｒｅｎｃｅ　ｏｎ　５ｏｌｉｄ　５ｔａ−ｔｅ　
Ｄｅｖｉｃｅｓ　＆　Ｍａｔｅｒｉａｌｓ　Ｄｉｇｅｓ
ｔ　ｐ、２０９）に記載されている。

まず、第３図（ａ）に示すように、エミッタとなる領域
の周囲にボロン添加多結晶シリコン１を形成する。第３
図（ａｌにおいて、１ａは窒化膜である。

次に、第３図（ｂ）に示すように、多結晶シリコン１の
表面を酸化して酸化膜１ｂを形成し、窒化膜１ａのサイ
ドエツチングをする。次に第３図（Ｃ）に示すように、
サイドエツチング領域を多結晶シリコン２で埋め、薄い
酸化膜を形成後、第３図（ｄ）に示すようにベース領域
３を形成する。次に、エミツタ幅を狭くするため並びに
ベース引出し電極の側面を強化するため、絶縁膜４．多
結晶シリコン５を形成しく第３図＋ｄｌ）、その後、エ
ミッタの窓開けを行なう。

〔発明が解決しようとする問題点〕

このように、従来の製造方法においては、幅を狭（すべ
く最終のエミッタ幅−の均一性を確保するためには、最
初のホト工程によるパターン精度。

堆積する膜厚の制御性、エツチングの制御性が要求され
る。サイドエツチング部を埋めたボロン多結晶シリコン
２の薄い酸化膜のみでベースとエミッタを分離する場合
には、ボロン多結晶シリコン２からのボロンの拡散層と
エミッタ領域が接触し、ベース・エミッタ間の接合容量
が増大するため、高周波特性を劣化させる。このように
、エミツタ幅の制御が難しく、制御性を高くするため、
予め幅の狭いパターンを用い、膜を堆積して幅を狭くす
る方法を採用しない場合には、エミツタ幅の制御性は良
くなるが、上に述べたように、特性が悪くなる欠点を持
っている。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、エミツタ幅の制御性を上げ、ウ
ェハ内での特性の均一性の良いトランジスタの製造方法
を提供することにある。

〔問題点を解決するための手段〕

このよ、うな目的を達成するために本発明は、酸化膜、
窒化膜上に形成した多結晶シリコンをエミッタとなる領
域に残す第１の工程と、多結晶シリコンの側面に酸化膜
よりエツチング速度の遅い絶縁膜を形成する第２の工程
と、薄い多結晶シリコン、絶縁膜を形成し、この絶縁膜
を側面に残す第３の工程と、ボロンを垂直にイオン注入
した後。

第３の工程における絶縁膜およびボロンが注入されなか
った多結晶シリコンを除去して窒化膜を露出する第４の
工程と、第４の工程で露出した窒化膜を除去し、その下
の酸化膜を除去してシリコンを露出する第５の工程と、
上面に残ったボロン多結晶シリコンを除去する第６の工
程と、全面に多結晶シリコンを形成し、アニールにより
ボロンを上方に拡散させ、エミッタとなる領域上の多結
晶シリコンを除去する第７の工程と、第７の工程で形成
された多結晶シリコンのうち不要な多結晶シリコンを酸
化する第８の工程と、第１の工程で形成した多結晶シリ
コンを除去し、さらに、その下の窒化膜を除去する第９
の工程と、第１の工程で形成した薄い酸化膜を介してＰ
形不純物を導入し、ベース領域を形成する第１０の工程
と、第１０の工程における薄い酸化膜を除去し、砒素多
結晶シリコンを形成し、これを拡散源としてエミッタを
形成する第１１の工程と、コンタクトを開け電極を形成
する第１２の工程とを備え、エミッタとなる領域を先ず
決め、このエミッタとなる領域に対してセルファライン
でベースおよびベース引出し多結晶シリコン電極を形成
するようにしたものである。

〔作用〕

本発明においては、エミツタ幅の均一性が向上し、トラ
ンジスタ特性がウェハ内で均一となる。

〔実施例〕

まず、本発明の主な特徴について説明する。本発明によ
る製造方法においては、ベース引出し電極を最初に形成
せず、エミッタとなる領域を最初に決める。このときの
形状を利用し、セルファラインでベース引出し電極を形
成する。このように、１回のホト工程の精度でエミツタ
幅が決まるため、エミツタ幅の均一性が向上する。しか
も、ベース引出し電極の側面の絶縁膜には、酸化膜より
エツチング速度の遅い絶縁膜（Ｓ　ｉ　ＯＮｘ）を用い
るので、エミッタ・ベース引出し電極間がより安定とな
る。

また、プロセスの制御およびチェックを容易にするため
に、窒化膜のサイドエツチングを用い、その領域を多結
晶シリコンで埋め、ベース領域とベース引出し電極をつ
なぐ工程を止める。サイドエツチングのためのベース引
出し電極の側面の補強と、ベース引出し電極からのＰ形
高濃度領域とエミッタ拡散領域との接触防止のため、絶
縁膜。

多結晶シリコンを形成する必要があり、従来方法では、
このために、ホトリソグラフィーの最小パターンより小
さなエミツタ幅が実現できた。しかし、ホトリソグラフ
ィーの精度向上にともない、従来方法は、エミツタ幅の
不均一をもたらし、制御性を悪くする。

次に、本発明に係わる半導体装置の製造方法の一実施例
を第１図を用いて説明する。

まず、分離酸化膜形成後、酸化膜７．窒化膜８を形成す
る。この上に、多結−晶シリコン９．窒化膜１０を形成
し、エミッタ領域となる領域１−１を形成する（第１図
（ａ））。

熱酸化膜よりエツチング速度が遅い絶縁膜（ＳｉＯＮｘ
）を形成し、ＲＩ　Ｅ　（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　
Ｅｔｃ−ｈｉｎｇ）により領域１１の側面に上記絶縁膜
１２を残す（第１図中））。

全面に多結晶シリコン１３．絶縁膜１４を堆積し、ＲＩ
Ｅ加工により側面に絶縁膜１４を残す。

次に垂直にボロンをイオン注入する（第１図（Ｃ））。

側面に残した絶縁膜１４を除去した後、無添加多結晶シ
リコン１５をＫＯＨエツチング液により選択的に除去す
る（第１図（ｄ））。

次に、残ったボロン多結晶シリコン１３をマスクに窒化
膜８．酸化膜７を除去する（第１図（ｅ））。

次に、レジスト１５ａを全面に塗布し、ｏ２プラズマま
たは０．ＲＩ　Ｈによりエツチングし、上面の多結晶シ
リコン１６を露出させる。その後、ボロン多結晶シリコ
ン１６をフッ硝酸液又はプラズマでエツチングする。次
に、多結晶シリコンを堆積し、アニールによるボロン拡
散により、第１図（ｇ）に示すように、上面を除きボロ
ン多結晶シリコン１７に変換する（第１図（ｆ）、　（
ｇｌ）。

ＫＯＨ液により、上面の無添加多結晶シリコン１８を選
択的に除去する（第１図（帽（ｈ））。

第１図（ｈ）で両側に在る不要な多結晶シリコンを選択
的に酸化する。

次に、エミッタとなる領域の窒化膜１０．多結晶シリコ
ン９を除去する（第１図（１））。

次に、ボロン多結晶シリコン１７の表面を酸化する（第
１図０））。

次に、窒化膜８を除去し、薄い酸化膜７を介してＰ形不
純物をイオン注入し、ベースを形成する。

さらに、Ｎ形不純物をイオン注入し、コレクタペデスタ
ル構造とし、浅いベース１９を形成する（第１図（ｋ）
）。

次に、薄い酸化膜７を除去し、砒素（Ａｓ）多結晶シリ
コン２０を形成し、アニールによりエミッタ領域２１を
形成する（第１図（１））。

次に、コンタクトを開孔し、電極２２を形成する（第１
図（（２））。

このように、先にエミッタとなる領域を形成し、それに
対してベースをセルファラインで形成することにより、
次のような利点がある。

■ベース多結晶シリコン引出し電極は熱酸化膜よりエツ
チング速度が遅い安定な膜を介してエミッタ多結晶シリ
コン引出し電極に接するため、エミッタ・ベース間リー
クに対して安定である。

■エミッタ幅はホト工程の精度で基本的に決まるため、
均一性が向上する。

次に、本発明の第２の実施例を第２図を用いて説明する
。

まず、酸化膜２３．窒化膜２４．多結晶シリコン２５．
酸化膜２６．窒化膜２７．レジストをマスクにシリコン
をＮ゛埋込領域に達するまでエツチングする（第２図（
ａ））。

次に、薄い酸化膜２８．窒化膜２９を形成する。

その後、窒化膜２９をＲＩＢで加工し、側面に残す（第
２図（ｂ））。

次に、段差程度の酸化膜３０を形成し、平坦化する（第
２図（Ｃ））。

次に、上面および側面の窒化膜２７，２９．側面の酸化
膜２８を除去し、多結晶シリコン２５を露出する（第２
図（ｄ））。

多結晶シリコン２５をサイドエツチングする（第２図（
ｅ））。

次に、マスクとなった酸化膜２６を除去し、第１図（ｂ
ｌと同様に絶縁膜１２を形成する（第２図（ｆ））第１
図（Ｃ１と同様に、多結晶シリコン１５の側面に′ｆＩ
Ａ縁膜１４を形成し、次に、多結晶シリコン２５の上面
に酸化膜３１を形成する（第２図（ｇ））。

以後の工程は第１の実施例と同様であり、第２図（ｇ）
の工程は第１図（Ｃ）の工程に対応する。また、第２図
（ｈ）、　（１１，０）の工程は第１図（ｅ）、　（ｆ
）、　（ｇ）の工程に対応し、第２図（ｋｌ、　（１）
および（（２）、（ｎ）の工程は第１図（ｈ）、　（１
）および（」）〜（ｍｌの工程に対応する。

〔発明の効果〕

以上説明したように本発明は、エミッタとなる領域を先
ず決め、このエミッタとなる領域に対してセルファライ
ンでベースおよびベース引出し多結晶シリコン電極を形
成するーことにより、エミツタ幅の均一性を向上させる
ことができるので、トランジスタ特性がウェハ内で均一
となる効果がある。これにより、ＬＳＩの歩留まりは向
上する。

【図面の簡単な説明】

第１図は本発明による半導体装置の製造方法の第１の実
施例を説明するための断面図、第２図は、本発明による
半導体装置の製造方法の第２の実施例を説明するための
断面図、第３図は従来の半導体装置の製造方法を説明す
るための断面図である。 ７・・・酸化膜、８．１０・・・窒化膜、９．１３．１
５．１６，１７，１８．２０・・・多結晶シリコン、１
１・・・エミッタ領域となる領域、１２．１４・・・絶
縁Ｍｉ、１５　ａ・・・レジスト、１９・・・ベース、
２１・・・エミッタ領域、２２・・・電極。

Claims (1)

【特許請求の範囲】
1. 酸化膜、窒化膜上に形成した多結晶シリコンをエミッタ
   となる領域に残す第１の工程と、前記多結晶シリコンの
   側面に酸化膜よりエッチング速度の遅い絶縁膜を形成す
   る第２の工程と、薄い多結晶シリコン、絶縁膜を形成し
   、この絶縁膜を側面に残す第３の工程と、ボロンを垂直
   にイオン注入した後、第３の工程における絶縁膜および
   ボロンが注入されなかった多結晶シリコンを除去して窒
   化膜を露出する第４の工程と、第４の工程で露出した窒
   化膜を除去し、その下の酸化膜を除去してシリコンを露
   出する第５の工程と、上面に残ったボロン多結晶シリコ
   ンを除去する第６の工程と、全面に多結晶シリコンを形
   成し、アニールによりボロンを上方に拡散させ、エミッ
   タとなる領域上の多結晶シリコンを除去する第７の工程
   と、第７の工程で形成された多結晶シリコンのうち不要
   な多結晶シリコンを酸化する第８の工程と、第１の工程
   で形成した多結晶シリコンを除去し、さらに、その下の
   窒化膜を除去する第９の工程と、第１の工程で形成した
   薄い酸化膜を介してＰ形不純物を導入し、ベース領域を
   形成する第１０の工程と、第１０の工程における薄い酸
   化膜を除去し、砒素多結晶シリコンを形成し、これを拡
   散源としてエミッタを形成する第１１の工程と、コンタ
   クトを開け電極を形成する第１２の工程とを備え、エミ
   ッタとなる領域を先ず決め、このエミッタとなる領域に
   対してセルフアラインでベースおよびベース引出し多結
   晶シリコン電極を形成することを特徴とする半導体装置
   の製造方法。