JPS63214843A - デイジタルシグナルプロセツサの故障診断容易化方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、共通バス等を備えたマイクロプロセッサを内
蔵したＬＳＩの故障診断容易化方式に関するものであり
、特に共通バス自体がＬＳＩの外部入出力端子として設
けられていないＬＳＩの故障診断を容易とするものであ
る。

〔従来の技術〕

（１）　　従来のマイクロプロセッサを内蔵したＬＳＩ
においては、一般に共通バスが端子として出力されてい
た。従って、共通バスに接続された部分への故障診断用
テストデータの設定は、内部ノバスデータ制御タイミン
グを考慮し、バスを介して内部データとの同期をとりな
がら設定し、同様に観測も内部バス上のデータタイミン
グと同期をとりながら行なっていた。

（２）　　又、共通バスを端子として出力していない場
合には、テストデータの設定は一拒ＬＳＩ内部の動作を
制御クロック停止等の手段により禁止状態にし、外部か
らの制御信号により診断用インタフェイス端子を介して
被診断部に設定後、内部を動作状態にして動作させる。

そして、再び禁止状態として内部状態を診断用インタフ
ェイスを介して読み出していた。

なお、この種の方法で関連するもの忙は情報処理学会誌
（ｏａｔ、１９８４　ＶＯｌ、　２５　Ｎ６．１０　Ｐ
　１１２５〜１１５０　）に記載がある。

〔発明が解決しようとする問題点〕

上記の従来技術の（１）の方法については、共通バスを
端子に出力する事を本来必要としないＬＳＩに対して、
適用（診断用としてバスを端子に出力。）することは、
テスタビリティは向上するが端子数の増大をもたらすと
いう間層がある。

又、（２）の方法については、テストデータの設定・読
み出しモード（内部動作は禁止）と内部動作モード（テ
ストデータの設定・読み出しは禁止）を区分して試験を
行なう為、試験時間の増大及び試験用回路の増大をもた
らすという問題があった。

本発明の目的は、端子数の増大を極力少なくするととも
に、テストデータの設定、読み出し時随を区別すること
なく効率的な試験が行なえる様ｔｌ又、試験用回路の増
加量の少ないデータの設定。

読み出し方法を提供することにある。

〔問題点を解決するための手段〕

上記の目的は、データの設定は試験用入力端子よりシリ
アルデータとして試験データを入力して内部試験入力用
バッファレジスタで一担保持し、目的とする被診断部へ
の試験データの転送は、予め与えられた被診断部指定情
報を基に、バスが該診断部に接続される時間（即ち、該
診断部がバスデータを読み取りタイミングとなる時間）
を判別して、本来他の部分から被診断部へ転送されるデ
ータのかわりに、診断用データをバスに送出してやると
いう方法をとることによって、又、読み出しは、同様に
観測したいデータがバスに出力されるタイミングを判別
し、試験用出力バッ７アレジスタにラッチして端子より
シリアルデータとして出力するという方法をとることに
よって達成される。

〔作用〕

共通バス上に送出されるデータの送信回路及び受信回路
は、マイクロプログラム制御方式の為、マイクロプログ
ラムの内容、更に言えば、マイクロプログラムの読み出
しアドレスによって判別できる。逆に言えば、マイクロ
プログラムの読み出しアドレスが、特定番地に一致した
時にバスに診断用データを送出することによって、本診
断データは目的とする被診断回路に設定されることＫな
る。試験データの読み出しの動作も同様である。

即ち、ＬＳＩ内部に付加すべき診断容易化用回路として
は、試験データの入力用バッファレジスタ及び出力、用
バッファレジスタを、既存の回路と共用化することにす
れば、試験時に入力バッファレジスタのバス出力タイミ
ング及び出力バッ７アレジスタ用のバスデータラッチタ
イミングをマイクロアドレス値を基に作成する試験用タ
イミング発生回路のみで良いことになり、又、従来例（
２）の様に診断用データの設定、読み出し時間を、特に
プロセッサの通常動作時と区別なく行なえる為に、試験
回路の増大及び試験効率の低下をおさえることができる
。

［実施例〕 以下、本発明の一実施一例を図面に基いて説明する。

第１図は、図中の内部に示す様な機能回路を含んだＬＳ
Ｉの一例である。図において、１は診断データ入力用端
子、２は診断データ出力用端子、３はテスト及び通常動
作モード切り替え端子、４はテスト用制御データ入力端
子、５〜８はマイクロアドレス発生回路及びマイクロロ
ム・インクトラクシ１ンレジスタ、そのデコード出力信
号である。又１，９はテスト用バス入出力タイミング制
御回路、１０はテスト用バス出力タイミング制御信号、
１１はテスト用バスデータラッチタイミング制御信号、
１２　、１５は診断データ用入力及び出力バッファレジ
スタ、１４ハ共通ハス、１ｓハＬｓＩ全体を示す。

第２図は、第１図のテスト時の診断入力の設定及び読み
出しのタイミングチャートの一例であり診断用入力レジ
スタからＡＬＵＫ診断入力を設定し、読み出しはＡＣＣ
の値を読み出す場合を例にとって描いている。この中で
ＡＤＤＲＥＳＳ　　ＧＥＮの値ル番地は、通常はバス上
にＲＡＭからＡＬＵへ向かうデータが出力されている場
合を、又ｍ番地はパス上にＡＣＣからＲＡＭへ向かうデ
ータが出力されている場合を仮定している。

第１図及び第２図を用いて、本発明の診断用データの設
定及び読み出し方法を簡単に説明する。

第２図（α）の通常モード時とは、ＬＳＩが本来の機能
動作を行なっている時をさす。この場合にはマイクロア
ドレス発生回路がル番地を示す時は、信号８ｃＫより、
パス上にはＲＡＭ出力が出力されており、これをＡＬＵ
でラッチするという動作を行なっている。又、ｍ番地を
示す時は信号８αと８ｂの制御によりパス上にはＡＣＣ
データが出力され、これはＲＡＭＫスト了されるという
動作を行なっている。これらはすべてμＲＯＭから読み
出され、インストラクシ冒ンデコーダで解読されたマイ
クロデータにより制御されている。

一方、第２図（ｂ）のテストモード時は、入力端子４か
ら予め与えられたテスト制御人力によって、マイクロア
ドレスがル番地を示す場合は、テスト用バス入出力タイ
ミング制御回路９より、信号８０を禁止する信号及び信
号１０が出力され、バスデータとしては本来のＲＡＭデ
ータのかわりにテストデータにすり替えて、ＡＬＵへ転
送する。ス、ｍ番地の場合も制Ｗ回＃９により作成され
たバスデータ読み取りタイミング信号１１によって、パ
ス上に出力されているＡＣＣのデータを、出力レジスタ
にラッチする。なお、入力レジスタ１２及び入力端子１
は、既存の信号入力用インターフェイスを診断用バッフ
ァレジスタとして共用使用しており、シリアルデータイ
ンターフェイスとなっている。出力レジスタ１３及び出
力端子２についても同様である。

本実施例によれば、ＲＡＭやＡＬＵ　、ＡＣＣ等への試
験回路の付加は必要とせず、又、内部回路を通常動作状
態で診断データの設定及び読み出しが可能となる為に、
試験＠路の縮少及び、試験時間の短縮の効果がある。

〔発明の効果〕

以上述べた様に１本発明によれば、診断データの設定・
読み出しを、マイクロプログラムの読へ出しアドレスを
参照しながら、特定のバスタイミングを利用して行なう
という方式をとることにミリ、診断データの設定及び読
み出しが通常動作状態で行なえる、又、診断用データの
設定及び読み出し制御及びインターフェイスが簡単にな
る為、試験効率の向上及び、試験用付加回路の簡略化に
対して効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による、共通バスを出力端子
として持たないマイクロプロセッサ処理を行な５ＬＳＩ
の機能構成図、第２図は、そのＬＳＩのバスデータの通
常モードの制御タイミングチャート（α）及びテストモ
ード時の制御タイミングチャート（１））図である。 １・・・診断データ入力用端子、 ２・・・診断データ出力層端子、 ３・・・テスト／ノーマルモード切替え端子、４・・・
テスト用制御データ入力端子、１２・・・診断入力デー
タ用バク７アレジスタ。 （パ 代理人弁理士　小　　川　　勝　　男 躬　１　固 ／３−ｍ−４１＃Ｔ社ｆｙ−’ｔ−ｙｙｑｔ＜−ｐ”ｙ
＋ｔ、ジス７第２固 （ν）

Claims (1)

【特許請求の範囲】
1. １、マイクロプログラムの読み出し及び解読等を行なう
   制御部と、本プログラムの順次読み出し結果により制御
   されディジタル演算等を行なう演算部、外部との信号の
   インターフェイスや故障診断時のテストデータの設定及
   び読み出し等を行なう為の入出力レジスタ部から成るデ
   ィジタルシグナルプロセッサに設けられた故障診断回路
   において、診断用テストデータの入力バッファレジスタ
   から被診断部への転送タイミング及び被診断部から出力
   バッファレジスタへの被診断部出力データの転送タイミ
   ングを、マイクロプログラムの読み出しアドレス値と外
   部試験装置等から入力された値とを参照して、マイクロ
   プログラムの制御に同期を取った時間に行なう様にした
   事を特徴としたディジタルシグナルプロセッサの故障診
   断容易化方式。