JPS63209209A - デイジタル信号処理回路 - Google Patents
デイジタル信号処理回路Info
- Publication number
- JPS63209209A JPS63209209A JP62041726A JP4172687A JPS63209209A JP S63209209 A JPS63209209 A JP S63209209A JP 62041726 A JP62041726 A JP 62041726A JP 4172687 A JP4172687 A JP 4172687A JP S63209209 A JPS63209209 A JP S63209209A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal processing
- digital
- converter
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 title claims abstract description 78
- 238000006243 chemical reaction Methods 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims description 12
- 230000003321 amplification Effects 0.000 claims description 11
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 4
- 230000002238 attenuated effect Effects 0.000 abstract description 14
- 230000006866 deterioration Effects 0.000 abstract description 6
- 238000003825 pressing Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000013016 damping Methods 0.000 description 2
- 239000012636 effector Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000005236 sound signal Effects 0.000 description 2
- 101100188555 Arabidopsis thaliana OCT6 gene Proteins 0.000 description 1
- 101100008044 Caenorhabditis elegans cut-1 gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009957 hemming Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06J—HYBRID COMPUTING ARRANGEMENTS
- G06J1/00—Hybrid computing arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/001—Analogue/digital/analogue conversion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Automation & Control Theory (AREA)
- Evolutionary Computation (AREA)
- Fuzzy Systems (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はオーディオ信号やビデオ信号等のアナログ信
号をディジタル信号処理するためのディジタル信号処理
回路に関し、ディジタル信号処理手段がゲインを有する
場合の出力のクリップを防止したものである。
号をディジタル信号処理するためのディジタル信号処理
回路に関し、ディジタル信号処理手段がゲインを有する
場合の出力のクリップを防止したものである。
オーディオ信号やビデオ信号等のアブログ信号をディジ
タル信号処理りるための信号系統は一般に第2図のよう
に構成されている。すなわら、信号処理対象のアナログ
信号は、A/D変換器10でディジタル信号に変換され
てディジタル信号処理部12にてディジタル信号処理さ
れ、処BlI後の信号はD/A変換器14でアナログ信
号に戻されて出力される。なお、A/D変換器10は、
アナログレコード等のアナログ再生出力を信号処理する
場合は再生装置側に配置され、CD(コンパクトディス
ク)等のディジタル再生出力をそのまま信号処理する場
合は記録装置側に配置される(すなわち、再生出力は直
接ディジタル信号処理部12に入力される。)。
タル信号処理りるための信号系統は一般に第2図のよう
に構成されている。すなわら、信号処理対象のアナログ
信号は、A/D変換器10でディジタル信号に変換され
てディジタル信号処理部12にてディジタル信号処理さ
れ、処BlI後の信号はD/A変換器14でアナログ信
号に戻されて出力される。なお、A/D変換器10は、
アナログレコード等のアナログ再生出力を信号処理する
場合は再生装置側に配置され、CD(コンパクトディス
ク)等のディジタル再生出力をそのまま信号処理する場
合は記録装置側に配置される(すなわち、再生出力は直
接ディジタル信号処理部12に入力される。)。
ディジタル信号処理部12は、具体的にはディジタルフ
ィルタ、ディジタルグラフィックイコライザ、ディジタ
ルエフ■クタ、ディジタルリバーブレータ等として構成
される。これらは、一般にそれ自身ゲインを有すること
が多い。このため、大入力時に信号処理の過程でオーバ
フローを生じ、出力波形がクリップして歪を生じること
があった。
ィルタ、ディジタルグラフィックイコライザ、ディジタ
ルエフ■クタ、ディジタルリバーブレータ等として構成
される。これらは、一般にそれ自身ゲインを有すること
が多い。このため、大入力時に信号処理の過程でオーバ
フローを生じ、出力波形がクリップして歪を生じること
があった。
例えば、A/D変換器10およびディジタル信号処理部
12が共に16ビツトで構成され、0dB(基準最大レ
ベル)のアナログ入力に対してA/D変換器10の変換
出力がフルビット(オーバフローする直前の値)となる
ように(すなわち最大許容入力がQdB)アナログ入力
のレベルが調整されている場合に、ディジタル信号処理
部12を+6dBのブースト門を持つディジタルグラフ
ィックイコライザで構成したとする。この場合、OdB
のアナログ入力時にグラフィックイコライザ12をブー
ストすれば、このグラフィックイコライザ12は当然に
オーバフローし、出力波形はクリップしてしまう。した
がって、ディジタル信号処理部12でのヘッドマージン
をかせぐため、ブースト時のA/D変換器10の最大許
容入力は一6dBに低下してしまう。
12が共に16ビツトで構成され、0dB(基準最大レ
ベル)のアナログ入力に対してA/D変換器10の変換
出力がフルビット(オーバフローする直前の値)となる
ように(すなわち最大許容入力がQdB)アナログ入力
のレベルが調整されている場合に、ディジタル信号処理
部12を+6dBのブースト門を持つディジタルグラフ
ィックイコライザで構成したとする。この場合、OdB
のアナログ入力時にグラフィックイコライザ12をブー
ストすれば、このグラフィックイコライザ12は当然に
オーバフローし、出力波形はクリップしてしまう。した
がって、ディジタル信号処理部12でのヘッドマージン
をかせぐため、ブースト時のA/D変換器10の最大許
容入力は一6dBに低下してしまう。
このように、従来のブーストされる可能性のある系にお
いては、その可能性のためだけに、アナログ入力をその
ブースト分絞ってA/D変換器10に入力しなりればな
らなかった。
いては、その可能性のためだけに、アナログ入力をその
ブースト分絞ってA/D変換器10に入力しなりればな
らなかった。
アナログ入力を絞っても、A/D変換器10の精度が理
想的なものであれば母子化誤差の影響が大きくなるだ(
ブであるが、発明者の実測によれば、現行の民生用A/
D変換器はリニアリティがそれぽど良好でなく、実質的
な変換精度は予想以上に悪いことがわかった。すなわち
例えば、6ビツトA/D変換器では実際には14ビット
精度しかなく、下位2ピッi−は変換器誤差にうもれて
しまう。
想的なものであれば母子化誤差の影響が大きくなるだ(
ブであるが、発明者の実測によれば、現行の民生用A/
D変換器はリニアリティがそれぽど良好でなく、実質的
な変換精度は予想以上に悪いことがわかった。すなわち
例えば、6ビツトA/D変換器では実際には14ビット
精度しかなく、下位2ピッi−は変換器誤差にうもれて
しまう。
このため、アブログ人力を絞るほど、A/D変換器10
は悪条件で使用されることになり、S/Nが悪化してい
た。
は悪条件で使用されることになり、S/Nが悪化してい
た。
また、CD等のディジタル出力を直接ディジタル信号処
理部12に入力する場合に、このアナログ信号を絞る方
法を適用する場合には、CDへの記録時にアナログ入力
を絞って記録しなければならず、これはCDの製造過程
そのものを変更することになり、現実には不可能であっ
た。
理部12に入力する場合に、このアナログ信号を絞る方
法を適用する場合には、CDへの記録時にアナログ入力
を絞って記録しなければならず、これはCDの製造過程
そのものを変更することになり、現実には不可能であっ
た。
この発明は、前記従来の技術における欠点を解決して、
ディジタル信号処理部がゲインを有する場合に、アナロ
グ入力を絞ることなくディジタル信号処理でのオーバー
フローを防止することを可能にして、A/D変換の変換
誤差の影響を小さくして、S/Nの悪化を防止したディ
ジタル信号処理回路を提供しようとするものである。
ディジタル信号処理部がゲインを有する場合に、アナロ
グ入力を絞ることなくディジタル信号処理でのオーバー
フローを防止することを可能にして、A/D変換の変換
誤差の影響を小さくして、S/Nの悪化を防止したディ
ジタル信号処理回路を提供しようとするものである。
この発明は、ディジタル信号処理手段がゲインを有する
場合に、同信号処理手段がオーバーフローしない値にA
/D変換後の出力をディジタル的に減衰させるようにし
たものである。
場合に、同信号処理手段がオーバーフローしない値にA
/D変換後の出力をディジタル的に減衰させるようにし
たものである。
この発明によれば、信号を減衰してディジタル信号処理
手段に入力するので、ディジタル信号処理手段でのヘッ
ドマージンをかぜいで、これによリオーバフローを防止
して出力波形のクリップを防止することができる。しか
も、信号の減衰をA/D変換の後で行なうので′、A/
D変換は減衰前の信号を条f↑のよい上位ビットまで有
効に利用して変換することができ、変換誤差による下位
ビットの変換精度劣化の影響を小さくづ−ることができ
、信号品位の低下なくS/N劣化を防止することができ
る。
手段に入力するので、ディジタル信号処理手段でのヘッ
ドマージンをかぜいで、これによリオーバフローを防止
して出力波形のクリップを防止することができる。しか
も、信号の減衰をA/D変換の後で行なうので′、A/
D変換は減衰前の信号を条f↑のよい上位ビットまで有
効に利用して変換することができ、変換誤差による下位
ビットの変換精度劣化の影響を小さくづ−ることができ
、信号品位の低下なくS/N劣化を防止することができ
る。
また、現行のCD等のi゛イジタル出力処理することも
Cきる。
Cきる。
なお、この発明でA/D変換出力をディジタル的に減衰
させる方法としては、例えばピッ]〜シフトダウン(1
ビツトシフトダウンで一6dB減衰)や減衰係数の乗算
等があるが、ビットシフトダウンによれば単に下位ピッ
1〜を切捨てればよいので、最も簡単に実現でさる。
させる方法としては、例えばピッ]〜シフトダウン(1
ビツトシフトダウンで一6dB減衰)や減衰係数の乗算
等があるが、ビットシフトダウンによれば単に下位ピッ
1〜を切捨てればよいので、最も簡単に実現でさる。
ところで、この発明でA/D変換後の信号を減衰させて
もS/N劣化を生じないのは、次のような理由に基づく
。
もS/N劣化を生じないのは、次のような理由に基づく
。
すなわち、従来は、例えば16ビツトのA/D変換器の
出力は、16ビツト全てが有効なデータと考えられてい
た。したがって、A/D変換後の16ビツトの出力を無
条件で下位ビットを切捨てして減衰させるなどというこ
とは、ソースの情報を確実に失なってしまう(すなわち
信号品位が劣化する)ことと考えられ、敢えて行なわれ
なかった。すなわち、ディジタル信号処理回路において
は、△/D変換出力をディジタル的に減衰してディジタ
ル信号処理を行なうことは暗黙のうちに除外されていた
。
出力は、16ビツト全てが有効なデータと考えられてい
た。したがって、A/D変換後の16ビツトの出力を無
条件で下位ビットを切捨てして減衰させるなどというこ
とは、ソースの情報を確実に失なってしまう(すなわち
信号品位が劣化する)ことと考えられ、敢えて行なわれ
なかった。すなわち、ディジタル信号処理回路において
は、△/D変換出力をディジタル的に減衰してディジタ
ル信号処理を行なうことは暗黙のうちに除外されていた
。
ところが、ここで発明者が16ビツトA/D変換器の出
力は本当に16ビツト全てが右効かと疑問を抱き実験し
てみたところに発想の転換があったといえる。
力は本当に16ビツト全てが右効かと疑問を抱き実験し
てみたところに発想の転換があったといえる。
実測してみると、前述のように、現行の民生用16ビツ
トA/D変換器は、16ビツトの変換構成は持っている
ものの、実質的に16ビツI−の変換精度を確保してい
るものではなく、下位ビット相当精度はA/D変換器固
有のノンリニアリティ、ノイズ量等に完全にマスクされ
てしまっており、本来のデータとしての意義を失なって
いるものであった。
トA/D変換器は、16ビツトの変換構成は持っている
ものの、実質的に16ビツI−の変換精度を確保してい
るものではなく、下位ビット相当精度はA/D変換器固
有のノンリニアリティ、ノイズ量等に完全にマスクされ
てしまっており、本来のデータとしての意義を失なって
いるものであった。
また、CDなどの供給ソース側の16ビツト信号につい
ても同様で、下位ビットのノイズ量はこの下位ビットで
表わされる数mよりも大きな値となっており、これは現
実にはA/D変換器が未だ16ビツトの精度を完全には
実視し得ていないということに相当するものであった。
ても同様で、下位ビットのノイズ量はこの下位ビットで
表わされる数mよりも大きな値となっており、これは現
実にはA/D変換器が未だ16ビツトの精度を完全には
実視し得ていないということに相当するものであった。
極めて高価な、各ピッ1〜ごとに精密1ヘリミングが施
された高級形A/D変換器は別であろうが、民生用の普
及タイプA/D変換器の現状は、以上のように下位ビッ
ト相当精度が実質的に確保されていないものであった。
された高級形A/D変換器は別であろうが、民生用の普
及タイプA/D変換器の現状は、以上のように下位ビッ
ト相当精度が実質的に確保されていないものであった。
A/D変換器の精度が理想的なものであれば、A/D変
換器の前で減衰しても後で減衰しても母子化誤差は変わ
らないが、精度が悪い場合(すなわち変換誤差が大きい
場合)には、A/D変換器の前で減衰すると、A/D変
換出力は小さくなり、かつ変換後には下位ビット相当分
より大きい変換誤差が更に付加されてしまうので、S/
Nが大きく劣化してしまう。
換器の前で減衰しても後で減衰しても母子化誤差は変わ
らないが、精度が悪い場合(すなわち変換誤差が大きい
場合)には、A/D変換器の前で減衰すると、A/D変
換出力は小さくなり、かつ変換後には下位ビット相当分
より大きい変換誤差が更に付加されてしまうので、S/
Nが大きく劣化してしまう。
これに対し、A/D変換器の後で減衰する場合には、A
/D変換出力の大きさは変化せず、かつ変換後にも下位
ビット相当分の変換誤差は減衰弁として含まれてしまう
のでS/Nが劣化することはない。
/D変換出力の大きさは変化せず、かつ変換後にも下位
ビット相当分の変換誤差は減衰弁として含まれてしまう
のでS/Nが劣化することはない。
また、たとえ下位ビットを無条件で切り捨てるような構
成でA/D変換出力を減衰させたとしても、元々ノイズ
であった部分が切り捨てられるだけであるので、信号品
位の劣化もない。
成でA/D変換出力を減衰させたとしても、元々ノイズ
であった部分が切り捨てられるだけであるので、信号品
位の劣化もない。
この発明の一実施例を第1図に示す。処理対象のアナロ
グ信号はA/D変換器10でディジタル信号に変換され
る。このディジタル信号は、ディジタル信号供給手段に
相当する信号ライン11を介して、ディジタル信号減衰
手段に相当する減衰器18に入力されて、所定量ディジ
タル的に減衰される。
グ信号はA/D変換器10でディジタル信号に変換され
る。このディジタル信号は、ディジタル信号供給手段に
相当する信号ライン11を介して、ディジタル信号減衰
手段に相当する減衰器18に入力されて、所定量ディジ
タル的に減衰される。
減衰されたディジタル信号は、ディジタル信号処理手段
に相当するディジタル信号処理部12で所定のディジタ
ル信号処理がなされた後D/A変換手段に相当するD/
A変換器14でアナログ信号に変換される。このアナロ
グ信号は、アブログ増幅手段に相当するアンプ1つを介
して出力される。
に相当するディジタル信号処理部12で所定のディジタ
ル信号処理がなされた後D/A変換手段に相当するD/
A変換器14でアナログ信号に変換される。このアナロ
グ信号は、アブログ増幅手段に相当するアンプ1つを介
して出力される。
前記A/D変換器10は、アブログレコード等のアナロ
グ再生出力を信号処理する場合は再生装置側に配置され
、CD (−1ンパクトデイスク)等のディジタル再生
出力をそのまま信号処理する場合は記録装置側に配置さ
れる(すなわち、再生出力は直接減衰器18に入力され
る。)。
グ再生出力を信号処理する場合は再生装置側に配置され
、CD (−1ンパクトデイスク)等のディジタル再生
出力をそのまま信号処理する場合は記録装置側に配置さ
れる(すなわち、再生出力は直接減衰器18に入力され
る。)。
前記ディジタル信号処理部12は、入力されるディジタ
ル信号に対し、ディジタル的に増幅する処理を少くとも
含むディジタル信号処理を施すもので、例えばディジタ
・ルフィルタ、ディジタルグラフィックイコライザ、デ
ィジタルエフェクタ、ディジタルリバーブレータ等とし
て構成される。
ル信号に対し、ディジタル的に増幅する処理を少くとも
含むディジタル信号処理を施すもので、例えばディジタ
・ルフィルタ、ディジタルグラフィックイコライザ、デ
ィジタルエフェクタ、ディジタルリバーブレータ等とし
て構成される。
前記減衰器18は、ディジタル信号処理部12の増幅処
理においてオーバフローしない値以下にこの信号処理部
12の入力ディジタル信号をディジタル的に減衰させる
。ディジタル信号処理部12の増幅量が変動する場合は
、ぞの増幅量に応じて減衰量を変動させる(増幅量が大
きくなるほど減衰量も大きくする。)ことができる。な
お、減衰器18における減衰量分をアンプ19で増幅す
れば、第1図のディジタル信号処理回路全体のゲインは
ディジタル信号処理部12での増幅処理によるゲイン分
となる。このアンプ19はD/A変換器14の後ろにあ
るので、D/A変換器14のオーバフローは生じない。
理においてオーバフローしない値以下にこの信号処理部
12の入力ディジタル信号をディジタル的に減衰させる
。ディジタル信号処理部12の増幅量が変動する場合は
、ぞの増幅量に応じて減衰量を変動させる(増幅量が大
きくなるほど減衰量も大きくする。)ことができる。な
お、減衰器18における減衰量分をアンプ19で増幅す
れば、第1図のディジタル信号処理回路全体のゲインは
ディジタル信号処理部12での増幅処理によるゲイン分
となる。このアンプ19はD/A変換器14の後ろにあ
るので、D/A変換器14のオーバフローは生じない。
減衰器18において入力ディジタル信号をディジタル的
に減衰させる方法としては、例えば下位ビットのシフト
ダウンによる方法(1ビツトシフトダウンごとに一6c
lB減衰する。)。の他に減衰係数の乗算等が考えられ
るが、シフトダウンによる方法は下位ビットの切捨てで
行なえるので、最も菌中な構成で実現でざる。
に減衰させる方法としては、例えば下位ビットのシフト
ダウンによる方法(1ビツトシフトダウンごとに一6c
lB減衰する。)。の他に減衰係数の乗算等が考えられ
るが、シフトダウンによる方法は下位ビットの切捨てで
行なえるので、最も菌中な構成で実現でざる。
次に、第1図の実施例の具体例を第3図に示す。
A/D変換器10は16ビツトで構成され、Oお(基準
最大レベル)のアナログ入力に対して変換出力がフルビ
ット(オーバーフローりる直前の伯)となるように(す
なわち最大許容入力がOdB )アナログ入力のレベル
が調整されている。
最大レベル)のアナログ入力に対して変換出力がフルビ
ット(オーバーフローりる直前の伯)となるように(す
なわち最大許容入力がOdB )アナログ入力のレベル
が調整されている。
減衰器18は、ディジタル信号処理部12における増幅
量(最大+6 clB )に対応して入ツノディジタル
信号を一6dB減衰させる。この減衰量−6dF3は1
ビツトシフhダウンに相当するので減衰器18は入力デ
ィジタル信号の最下位ビットを切捨て15ビツトとし、
さらに最上位に′O″のビットを付加して16ビツトで
出力づる。
量(最大+6 clB )に対応して入ツノディジタル
信号を一6dB減衰させる。この減衰量−6dF3は1
ビツトシフhダウンに相当するので減衰器18は入力デ
ィジタル信号の最下位ビットを切捨て15ビツトとし、
さらに最上位に′O″のビットを付加して16ビツトで
出力づる。
ディジタル信号処理部には入力ディジタル信号の処理の
過程で最大+6dBまで増幅するが、このディジタル信
号は減衰器18で一6dB減衰されているので、信号処
理の過程で最大16ビツトフルビツ1〜に復帰づるだ【
ノで、オーバフローは生じない。
過程で最大+6dBまで増幅するが、このディジタル信
号は減衰器18で一6dB減衰されているので、信号処
理の過程で最大16ビツトフルビツ1〜に復帰づるだ【
ノで、オーバフローは生じない。
ディジタル信号処理部12の16ビツトの出力は、16
ビツトのD/A変換器14でアナログ信りに変換され、
アナログアンプ19で減衰器218の減衰量分を相殺す
るために+6dB増幅されて出力される。これにより、
第3図の回路全体のゲインはディジタル信号処理部12
のゲイン分すなわち+6 d[3となる。第3図のよう
にA/D変換器10の後′C〜6」減衰するものでは、
従来のようにA/D変換器10の前で一6dB減衰する
ものに比べてノイズ最大許容入力、すなわちダイナミッ
クレンジに大きな改善効果が得られる。これは、16ビ
ツトデイジタル系の理論限界と実際に得られている性能
の差にある。すなわち、16ビツトデイジタル系では理
論的に約97dBのダイナミックレンジが得られるはず
であるが、実際にはA/D変換器10から発生するノイ
ズにより、85お程度しか得られていない。84clB
ということは14ピツ1〜の精度であり、A/D変換出
力の16ビツトのうち下位2ピツ1〜はノイズであるこ
とを意味する。
ビツトのD/A変換器14でアナログ信りに変換され、
アナログアンプ19で減衰器218の減衰量分を相殺す
るために+6dB増幅されて出力される。これにより、
第3図の回路全体のゲインはディジタル信号処理部12
のゲイン分すなわち+6 d[3となる。第3図のよう
にA/D変換器10の後′C〜6」減衰するものでは、
従来のようにA/D変換器10の前で一6dB減衰する
ものに比べてノイズ最大許容入力、すなわちダイナミッ
クレンジに大きな改善効果が得られる。これは、16ビ
ツトデイジタル系の理論限界と実際に得られている性能
の差にある。すなわち、16ビツトデイジタル系では理
論的に約97dBのダイナミックレンジが得られるはず
であるが、実際にはA/D変換器10から発生するノイ
ズにより、85お程度しか得られていない。84clB
ということは14ピツ1〜の精度であり、A/D変換出
力の16ビツトのうち下位2ピツ1〜はノイズであるこ
とを意味する。
したがって、A/’D変換後のデータを第3図のように
1ピット足切りしても信号品位の劣化、S/N劣化は生
じさせずに、う“イジタル信号処理部12のヘッドマー
ジンを確保して、同信号処理部12で6clBのゲイン
があってもオーバフローを防止することができる。
1ピット足切りしても信号品位の劣化、S/N劣化は生
じさせずに、う“イジタル信号処理部12のヘッドマー
ジンを確保して、同信号処理部12で6clBのゲイン
があってもオーバフローを防止することができる。
第3図の回路のようにディジタル系全体が同一ビット数
である場合に、ディジタル系全体でA/D変換器10で
のS/N劣化劣化上のS/N劣化を生じさせないための
減衰器18の減衰m HclB範囲は、一般的にいうと
、 HdB≦D −D AN ただし、 D=ディジタル系ピッ1〜数に対応する理論限界ダイナ
ミックレンジ(例えば16ビツ]〜の場合96dB) DAN:A/D変換で発生でるノイズにより減少する実
際のダイナミックレンジ となる。すなわち、D−DAN以下の範囲内で、A/D
変換後のディジタル信号を減衰すれば、ノイズの増加を
生じさせずに、また原信号の情報伝送量を実質的に一切
失なわずにディジタル信号処理部12のへラドルームを
確保して、オーバフローによる信号のクリップを防止す
ることができる。
である場合に、ディジタル系全体でA/D変換器10で
のS/N劣化劣化上のS/N劣化を生じさせないための
減衰器18の減衰m HclB範囲は、一般的にいうと
、 HdB≦D −D AN ただし、 D=ディジタル系ピッ1〜数に対応する理論限界ダイナ
ミックレンジ(例えば16ビツ]〜の場合96dB) DAN:A/D変換で発生でるノイズにより減少する実
際のダイナミックレンジ となる。すなわち、D−DAN以下の範囲内で、A/D
変換後のディジタル信号を減衰すれば、ノイズの増加を
生じさせずに、また原信号の情報伝送量を実質的に一切
失なわずにディジタル信号処理部12のへラドルームを
確保して、オーバフローによる信号のクリップを防止す
ることができる。
ここで、第3図のディジタル信号処理部12の一例とし
て、特願昭61−230139号明細書に記載のディジ
タルグラフィックイコライザを用いる場合について説明
する。これは、バンドパス特性を有する3バンドパラメ
トリツクイコライザで構成されたもので、第4図に示す
ように、3分割した低、中、高の各帯域について中心周
波数f 、f 、f 、レベル、Qを任意に設定
できL H1す るようになっている。また、ローカットおよびハイカッ
トのカッ]へオフ周波数fcおよびス1]−ブの勾配を
設定できるようになっている。
て、特願昭61−230139号明細書に記載のディジ
タルグラフィックイコライザを用いる場合について説明
する。これは、バンドパス特性を有する3バンドパラメ
トリツクイコライザで構成されたもので、第4図に示す
ように、3分割した低、中、高の各帯域について中心周
波数f 、f 、f 、レベル、Qを任意に設定
できL H1す るようになっている。また、ローカットおよびハイカッ
トのカッ]へオフ周波数fcおよびス1]−ブの勾配を
設定できるようになっている。
すなわち、各帯域の中心周波数f、fH,。
f 、は、1/6octステツプでそれぞれ次の範■
囲で設定できる。
f :20〜50011z
[
r: 1oo〜5KIIZ
f :lk〜20kHz
■
ただし、f < f < f uの条件で設定され
る。
る。
H
レベルは各帯域とも0.1dBステツプで−6へ・+6
dBの範囲で設定される。
dBの範囲で設定される。
Qは、各帯域ども0.7. 1.(1,1,4,2,0
゜3.0のいずれかに設定される。
゜3.0のいずれかに設定される。
ローカットおよびハイカッ1〜の周波数fcはそれぞれ
20〜200出、5に〜18にの範囲で設定され、また
そのスロープの勾配は12,18゜24dB10Ctの
いずれかに設定される。
20〜200出、5に〜18にの範囲で設定され、また
そのスロープの勾配は12,18゜24dB10Ctの
いずれかに設定される。
第5図はこのγイジタルイコライザのパラメータ設定を
行なうパラメータ設定部20を拡大して示したものであ
る。このパラメータ設定部20は下部に操作部21.1
部に表示部22が配置されている。
行なうパラメータ設定部20を拡大して示したものであ
る。このパラメータ設定部20は下部に操作部21.1
部に表示部22が配置されている。
表示部22は、上記各パラメータの設定値を表示するも
ので、バックライ1−付LCDで構成される。この表示
器22は、3分割された帯域のパー 16 = ラメータのうち、各中心周波数f、fH。
ので、バックライ1−付LCDで構成される。この表示
器22は、3分割された帯域のパー 16 = ラメータのうち、各中心周波数f、fH。
[
fI+をスケール上のグラフィック表示とし、レベルと
Qを数値表示としている。総合周波数特性・を完全にグ
ラフィック表示するには膨大な量の演算を行なう必要が
あるので、これを簡便に表示するようにしたもので、次
の■〜■を考慮して上記の構成としている。
Qを数値表示としている。総合周波数特性・を完全にグ
ラフィック表示するには膨大な量の演算を行なう必要が
あるので、これを簡便に表示するようにしたもので、次
の■〜■を考慮して上記の構成としている。
■ 中心周波数は、3バンドに帯域分割しているため、
相nの位置関係を知る一Lで、スケール上のグラフィッ
ク表示が好ましい。
相nの位置関係を知る一Lで、スケール上のグラフィッ
ク表示が好ましい。
■ レベルは、数値表示でも従来からなじみがあり、認
識理解が容易である。
識理解が容易である。
■ Qは一般には理解されにくく、認識できれば特性再
現の目的には充分である。
現の目的には充分である。
このような表示部22の構成により、簡便に、使いやす
くわかりやすい周波数コントロール特性を表示すること
ができる。
くわかりやすい周波数コントロール特性を表示すること
ができる。
表示部22において、上部の周波数スケール24は、各
バンドにおける中心周波数f、fH。
バンドにおける中心周波数f、fH。
し
fllの設定値を表示でるもので、周波数スケール24
の上方に一列に配列されたマ印24aのうち、設定され
た周波数f、f、f、の位置が3箇L H 所表示される。
の上方に一列に配列されたマ印24aのうち、設定され
た周波数f、f、f、の位置が3箇L H 所表示される。
数値表示のうち、左部25には、上段に日−カット周波
数、下段にそのスロープ(12,18゜24dI310
ctのいずれか)がそれぞれ表示される。
数、下段にそのスロープ(12,18゜24dI310
ctのいずれか)がそれぞれ表示される。
中央部2Gには、上段にレベル、下段にQが左から低域
、中域、高域につい−Cイれぞれ表示される。
、中域、高域につい−Cイれぞれ表示される。
右部28には、上段にハイカット周波数、下段にスロー
プ(12,18,2/IdB10ctのいずれか)がそ
れぞれ表示される。
プ(12,18,2/IdB10ctのいずれか)がそ
れぞれ表示される。
操作部21は、パラメータの設定を行なうためのタフ1
〜スイツチで構成された次の各種キーを具えている。
〜スイツチで構成された次の各種キーを具えている。
■ イコライヂオン/オフ−4= −30デイジタルイ
]ライザの機能をオン/オフするためのキーである。こ
のキー30がオフされると、ディジタルイコライザは特
性がフラン1へになる。
]ライザの機能をオン/オフするためのキーである。こ
のキー30がオフされると、ディジタルイコライザは特
性がフラン1へになる。
イコライザオン/オフキー30がオンされるとく他のイ
コライヂ関連キー32.34等の操作よってもオンする
。)、各パラメータがオフす、る前の状態に復帰する。
コライヂ関連キー32.34等の操作よってもオンする
。)、各パラメータがオフす、る前の状態に復帰する。
■ 周波数キー32、Q/スロープキー34設定モード
を選択するキーで、それぞれ中心周波数の設定、Qまた
はスロープの設定を行なうときに押す。いずれも押さな
ければレベル設定モードどなる。
を選択するキーで、それぞれ中心周波数の設定、Qまた
はスロープの設定を行なうときに押す。いずれも押さな
ければレベル設定モードどなる。
■ アップ/ダウンキー36
各設定値のアップ/ダウンを行なうキーで、右側を押U
ばアップし、左側を押ゼばダウンする。
ばアップし、左側を押ゼばダウンする。
■ ローカッ1〜キー38
0−カッ1〜の特性を設定−4るキーで、このキー38
を押した後周波数キー32を押してアップ/ダウンキー
36を操作すれば、ローカット周波数が設定される。ま
た、ローカットキー38を押した後Q/スロープキー3
4を押してアップ/ダウンキー36を操作すれば、ロー
カットのスロープが設定される。
を押した後周波数キー32を押してアップ/ダウンキー
36を操作すれば、ローカット周波数が設定される。ま
た、ローカットキー38を押した後Q/スロープキー3
4を押してアップ/ダウンキー36を操作すれば、ロー
カットのスロープが設定される。
ローカットキー38はトグル式で、抑圧ごとにオン/オ
フとなる。オフのときは[]−カットのスロープはフラ
ン1へになり、表示部25の表示も消える。また、アッ
プ/ダウン=$=−16の操作も受は付りなくなる。オ
フからオンにすると前の設定値が表示される。
フとなる。オフのときは[]−カットのスロープはフラ
ン1へになり、表示部25の表示も消える。また、アッ
プ/ダウン=$=−16の操作も受は付りなくなる。オ
フからオンにすると前の設定値が表示される。
■ ローキー40、ミツドキー42、ハイキー3分割さ
れた帯域の特性を設定するときに用いるキーで、それぞ
れ低域、中域、高域に対応している。ローキー40を押
してアップ/ダウンキー36を操作すれば、低域のレベ
ルが設定される。
れた帯域の特性を設定するときに用いるキーで、それぞ
れ低域、中域、高域に対応している。ローキー40を押
してアップ/ダウンキー36を操作すれば、低域のレベ
ルが設定される。
ローキー40を押した後周波数キー32を押してアップ
/ダウンキー36を操作すれば低域の中心周波数f、−
が設定される。また、ローキー40を押したIQ/スロ
ープキー34を押してアップ/ダウンキー36を操作す
れば低域のQが設定される。
/ダウンキー36を操作すれば低域の中心周波数f、−
が設定される。また、ローキー40を押したIQ/スロ
ープキー34を押してアップ/ダウンキー36を操作す
れば低域のQが設定される。
中域、高域についても、ミツドキー42.44をそれぞ
れ押して同様の操作をすれば各バラメータの設定が行な
える。
れ押して同様の操作をすれば各バラメータの設定が行な
える。
■ ハイカットキー46
ハイカットの特性を設定するキーで、ローカッ1〜キー
38と同様の操作により、ハイカット周波数とスロープ
が設定される。また、オフすればハイカットのスロープ
はフラン1へになり、アップ/ダウンキー36の繰作を
受は入れなくなり、表示部28の表示も消える。(オフ
前の設定値はメモリに保持される)。
38と同様の操作により、ハイカット周波数とスロープ
が設定される。また、オフすればハイカットのスロープ
はフラン1へになり、アップ/ダウンキー36の繰作を
受は入れなくなり、表示部28の表示も消える。(オフ
前の設定値はメモリに保持される)。
以上第4図、第5図で説明したディジタルグラフィック
イコライザを用いる場合は、その最大ゲインは+6dB
なので、減衰器18(第3図)はそのゲインを打ち消ず
減衰率すなわち−6d[3に設定しておけば、イコライ
ザのレベルのパラメータをどのように設定しても、その
オーバフローを防止することができる。
イコライザを用いる場合は、その最大ゲインは+6dB
なので、減衰器18(第3図)はそのゲインを打ち消ず
減衰率すなわち−6d[3に設定しておけば、イコライ
ザのレベルのパラメータをどのように設定しても、その
オーバフローを防止することができる。
なお、以上は減衰率を固定とした場合について示したが
、設定するレベルのパラメータの値に応じて自動的に可
変にすることもできる。その場合は、ピークが最も高い
ところのゲインを打ち消すように(Jなわち、+5 d
Bのゲインなら一5d13の減衰率に、+4 dBのゲ
インなら−4」の減衰率に)自動設定する。ただし、こ
の場合は、ピッ1〜シフ1〜では設定できないので減衰
係数の乗粋等により減衰させるようにJる。
、設定するレベルのパラメータの値に応じて自動的に可
変にすることもできる。その場合は、ピークが最も高い
ところのゲインを打ち消すように(Jなわち、+5 d
Bのゲインなら一5d13の減衰率に、+4 dBのゲ
インなら−4」の減衰率に)自動設定する。ただし、こ
の場合は、ピッ1〜シフ1〜では設定できないので減衰
係数の乗粋等により減衰させるようにJる。
前記第3図の実施例では、ディジタル系全体が同一ビッ
ト数で構成されている場合について示したが、この発明
は異なるビット数の手段が含まれている場合にも適用す
ることかC゛きる。
ト数で構成されている場合について示したが、この発明
は異なるビット数の手段が含まれている場合にも適用す
ることかC゛きる。
例えば、第1図の実施例においてA/D変換器10が1
6ビツトで構成され、ディジタル信号処理部12がオー
バフローを予想して自らヘッドマージンを用意づ゛るた
め、入力が16ビツ1−1信号処理の過程および出力が
18ビツトで構成され、D/A変換器14が18ビツト
で構成されている場合にも適用できる。この場合、ディ
ジタル信号処理部12が自らヘッドマージンを用意して
いるので、減衰器18は同信号処理部12のゲインに相
当する減衰量J:りも低い減衰器に設定することができ
る。要は、ディジタル信号処理手段がオーバーフローし
ない値以下に減衰させるようにすればよい。
6ビツトで構成され、ディジタル信号処理部12がオー
バフローを予想して自らヘッドマージンを用意づ゛るた
め、入力が16ビツ1−1信号処理の過程および出力が
18ビツトで構成され、D/A変換器14が18ビツト
で構成されている場合にも適用できる。この場合、ディ
ジタル信号処理部12が自らヘッドマージンを用意して
いるので、減衰器18は同信号処理部12のゲインに相
当する減衰量J:りも低い減衰器に設定することができ
る。要は、ディジタル信号処理手段がオーバーフローし
ない値以下に減衰させるようにすればよい。
また、前記実施例では、D/A変換器14の後段に減衰
器18の減衰0分を打ち消Jためのアンプ19を独立に
設けたが、後にゲインを右する手段が接続される場合に
は、その一部として構成することができる。
器18の減衰0分を打ち消Jためのアンプ19を独立に
設けたが、後にゲインを右する手段が接続される場合に
は、その一部として構成することができる。
以上説明したように、この発明によれば、信号を減衰し
てディジタル信号処理手段に入力するので、ディジタル
信号処理手段でのヘッドマージンをかせいで、これにに
すA−パフローを防止して出力波形のクリップを防止す
ることができる。しかも、信号の減衰をA/D変換の後
で行なうので、Δ/D変換は減衰前の信号をノイズ条件
のよい−に位ビットまで有効に利用して変換することが
でき、下位ビットの変換誤差の影響を小さくすることが
でき、信号品位の低小なくS/N劣化を防1にすること
ができる。
てディジタル信号処理手段に入力するので、ディジタル
信号処理手段でのヘッドマージンをかせいで、これにに
すA−パフローを防止して出力波形のクリップを防止す
ることができる。しかも、信号の減衰をA/D変換の後
で行なうので、Δ/D変換は減衰前の信号をノイズ条件
のよい−に位ビットまで有効に利用して変換することが
でき、下位ビットの変換誤差の影響を小さくすることが
でき、信号品位の低小なくS/N劣化を防1にすること
ができる。
また、現行のCD等のアイジタル出力を設定することも
できる。
できる。
第1図は、この発明の一実施例を示すブロック図である
。 第2図は、従来におりるディジタル信号処理回路を示づ
ブロック図である。 第3図は、第1図の実施例の具体例を示寸回路図である
。 第4図は、第3図のディジタル信号処理部12をディジ
タルグラフィックイコライザで構成する場合の特性図の
一例を示すものである。 第5図は、同表示部と操作部の一例を示1図である。 10・・・A/D変換器、11・・・信号ライン(ディ
ジタル信号供給手段)、12・・・ディジタル信号処理
部、14・・・D/A変換器、19・・・アナログアン
プ、18・・・減衰器。
。 第2図は、従来におりるディジタル信号処理回路を示づ
ブロック図である。 第3図は、第1図の実施例の具体例を示寸回路図である
。 第4図は、第3図のディジタル信号処理部12をディジ
タルグラフィックイコライザで構成する場合の特性図の
一例を示すものである。 第5図は、同表示部と操作部の一例を示1図である。 10・・・A/D変換器、11・・・信号ライン(ディ
ジタル信号供給手段)、12・・・ディジタル信号処理
部、14・・・D/A変換器、19・・・アナログアン
プ、18・・・減衰器。
Claims (4)
- (1)処理対象のアナログ信号をA/D変換してなるデ
ィジタル信号を供給するディジタル信号供給手段と、 このディジタル信号供給手段から供給されるディジタル
信号に対し、ディジタル的に増幅する処理を少くとも含
むディジタル信号処理を施すディジタル信号処理手段と
、 このディジタル信号処理手段の出力をD/A変換してア
ナログ出力信号とするD/A変換手段とを有してなるデ
ィジタル信号処理回路において、前記ディジタル信号処
理手段の入力側に配されて、前記A/D変換してなるデ
ィジタル信号を前記ディジタル信号処理手段がオーバー
フローしない値以下に減衰するディジタル信号減衰手段
を具備してなるディジタル信号処理回路。 - (2)前記A/D変換してなるディジタル信号のビット
数と前記ディジタル信号処理手段の信号処理ビット数が
等しく、 前記ディジタル信号減衰手段の減衰量が前記ディジタル
信号処理手段の増幅量に等しいことを特徴とする特許請
求の範囲第1項に記載のディジタル信号処理回路。 - (3)前記D/A変換手段の出力を前記ディジタル信号
減衰手段の減衰量に相当する増幅量でアナログ的に増幅
するアナログ増幅手段をさらに有してなる特許請求の範
囲第1項または第2項に記載のディジタル信号処理回路
。 - (4)前記ディジタル信号減衰手段がビットシフトによ
り前記ディジタル信号を減衰することを特徴とする特許
請求の範囲第1項乃至第3項のいずれかに記載のディジ
タル信号処理回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62041726A JPS63209209A (ja) | 1987-02-25 | 1987-02-25 | デイジタル信号処理回路 |
US07/157,700 US4910515A (en) | 1987-02-25 | 1988-02-19 | Digital signal processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62041726A JPS63209209A (ja) | 1987-02-25 | 1987-02-25 | デイジタル信号処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63209209A true JPS63209209A (ja) | 1988-08-30 |
Family
ID=12616426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62041726A Pending JPS63209209A (ja) | 1987-02-25 | 1987-02-25 | デイジタル信号処理回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US4910515A (ja) |
JP (1) | JPS63209209A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216188A (ja) * | 2005-02-04 | 2006-08-17 | Canon Inc | 電子機器及びその制御方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0388508A (ja) * | 1989-08-31 | 1991-04-12 | Yamaha Corp | ディジタルミキサ |
US5343200A (en) * | 1990-08-31 | 1994-08-30 | Canon Kabushiki Kaisha | Analog/digital converter with digital automatic gain control |
GB9102400D0 (en) * | 1991-02-05 | 1991-03-20 | Cambridge Consultants | Frequency synthesizer |
US5243344A (en) * | 1991-05-30 | 1993-09-07 | Koulopoulos Michael A | Digital-to-analog converter--preamplifier apparatus |
CH688459A5 (de) * | 1992-02-04 | 1997-09-30 | Ascom Audiosys Ag | Verfahren zur Digitalisierung eines Signals, Verarbeitungseinheit zu dessen Ausfuehrung |
FI97001C (fi) * | 1993-05-05 | 1996-09-25 | Nokia Mobile Phones Ltd | Kytkentä puhesignaalin käsittelemiseksi |
KR0170259B1 (ko) * | 1993-07-26 | 1999-03-30 | 김광호 | 신호처리방법 및 장치 |
USRE38083E1 (en) | 1994-03-18 | 2003-04-22 | Analog Devices, Inc. | Rail-to-rail DAC drive circuit |
FR2743243B1 (fr) * | 1995-12-29 | 1998-01-30 | Thomson Multimedia Sa | Circuit de traitement numerique a controle de gain |
US5808573A (en) * | 1996-08-01 | 1998-09-15 | Nec Electronics Incorporated | Methods and structure for sampled-data timing recovery with reduced complexity and latency |
US5969562A (en) * | 1997-10-30 | 1999-10-19 | Alesis Studio Electronics, Inc. | Low noise method for interconnecting analog and digital integrated circuits |
US7190292B2 (en) * | 1999-11-29 | 2007-03-13 | Bizjak Karl M | Input level adjust system and method |
US6937178B1 (en) | 2003-05-15 | 2005-08-30 | Linear Technology Corporation | Gradient insensitive split-core digital to analog converter |
JP2005347946A (ja) * | 2004-06-01 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
CN108762690B (zh) * | 2018-06-19 | 2021-10-12 | 河南孚点电子科技有限公司 | 一种高通用性的数据存储结构 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54101076A (en) * | 1978-01-26 | 1979-08-09 | Nec Corp | Digital program voltage generator |
JPS5563124A (en) * | 1978-11-02 | 1980-05-13 | Victor Co Of Japan Ltd | D-a converter circuit |
JPS5568726A (en) * | 1978-11-20 | 1980-05-23 | Victor Co Of Japan Ltd | Oscillation preventing circuit for digital filter |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3999129A (en) * | 1975-04-16 | 1976-12-21 | Rolm Corporation | Method and apparatus for error reduction in digital information transmission systems |
SE409793B (sv) * | 1977-12-30 | 1979-09-03 | Ericsson Telefon Ab L M | Sett for att vid overforing av pcm-information minska behovet av antalet overforda bitar samt anordning for utforande av settet |
-
1987
- 1987-02-25 JP JP62041726A patent/JPS63209209A/ja active Pending
-
1988
- 1988-02-19 US US07/157,700 patent/US4910515A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54101076A (en) * | 1978-01-26 | 1979-08-09 | Nec Corp | Digital program voltage generator |
JPS5563124A (en) * | 1978-11-02 | 1980-05-13 | Victor Co Of Japan Ltd | D-a converter circuit |
JPS5568726A (en) * | 1978-11-20 | 1980-05-23 | Victor Co Of Japan Ltd | Oscillation preventing circuit for digital filter |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006216188A (ja) * | 2005-02-04 | 2006-08-17 | Canon Inc | 電子機器及びその制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US4910515A (en) | 1990-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS63209209A (ja) | デイジタル信号処理回路 | |
US5172358A (en) | Loudness control circuit for an audio device | |
EP1001652B1 (en) | Automatic loudspeaker equalizer | |
US4490691A (en) | Compressor-expander circuits and, circuit arrangements for modifying dynamic range, for suppressing mid-frequency modulation effects and for reducing media overload | |
JPS6128162B2 (ja) | ||
US20020173865A1 (en) | Digital audio signal processing | |
GB2119189A (en) | Gain control arrangement | |
US11038524B2 (en) | Convolutions of digital signals using a bit requirement optimization of a target digital signal | |
US5319584A (en) | Digital filter | |
US5668746A (en) | Reproduced waveform equalization circuit | |
US6628720B1 (en) | Transmitting apparatus and reproducing apparatus | |
JPH06350961A (ja) | ディジタル非線形プリエンファシス/ディエンファシス装置 | |
JPS63211908A (ja) | レベルコントロ−ル回路 | |
JP3067935B2 (ja) | 音響再生装置および音量制御方法 | |
JP3287199B2 (ja) | トーンコントロール装置 | |
JP3495581B2 (ja) | 信号処理回路 | |
JPH0359611B2 (ja) | ||
EP0398638A2 (en) | Digital-to-analog converter device | |
JP3118964B2 (ja) | 変換装置の特性評価方法及び特性評価装置 | |
JPS61244193A (ja) | 音質調整装置 | |
JPH0345927B2 (ja) | ||
JPH0393308A (ja) | デジタル信号処理装置 | |
JP2997388B2 (ja) | 反転防止回路 | |
JP2893856B2 (ja) | 重低音再生装置 | |
JP3204403B2 (ja) | デイジタル信号処理回路 |