JPH06350961A - ディジタル非線形プリエンファシス／ディエンファシス装置 - Google Patents
ディジタル非線形プリエンファシス／ディエンファシス装置Info
- Publication number
- JPH06350961A JPH06350961A JP6059055A JP5905594A JPH06350961A JP H06350961 A JPH06350961 A JP H06350961A JP 6059055 A JP6059055 A JP 6059055A JP 5905594 A JP5905594 A JP 5905594A JP H06350961 A JPH06350961 A JP H06350961A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- emphasis
- input
- linear
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/24—Signal processing not specific to the method of recording or reproducing; Circuits therefor for reducing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/76—Television signal recording
- H04N5/91—Television signal processing therefor
- H04N5/92—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback
- H04N5/923—Transformation of the television signal for recording, e.g. modulation, frequency changing; Inverse transformation for playback using preemphasis of the signal before modulation and deemphasis of the signal after demodulation
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Television Signal Processing For Recording (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】
【目的】 ＶＣＲシステムのＳ／Ｎ比及び安定性を増加
させるディジタル非線形プリエンファシス及びディエン
ファシス装置を提供する。 【構成】 入力信号の振幅により非線形的に変化する第
１係数を入力信号と乗算し入力信号の利得を変化する第
１フィルタ−と、入力信号の利得値により第２非線形係
数を前記利得可変された入力信号に乗算し入力信号の通
過帯域を変化する第２フィルタ−を具備し入力信号の振
幅により周波数応答特性を変化させエンファシス量を求
め入力信号とエンファシス量を記録／再生モ−ド信号に
より加算／減算する。
させるディジタル非線形プリエンファシス及びディエン
ファシス装置を提供する。 【構成】 入力信号の振幅により非線形的に変化する第
１係数を入力信号と乗算し入力信号の利得を変化する第
１フィルタ−と、入力信号の利得値により第２非線形係
数を前記利得可変された入力信号に乗算し入力信号の通
過帯域を変化する第２フィルタ−を具備し入力信号の振
幅により周波数応答特性を変化させエンファシス量を求
め入力信号とエンファシス量を記録／再生モ−ド信号に
より加算／減算する。
Description
【０００１】
【産業上の利用分野】本発明はディジタル非線形プリエ
ンファシス／ディエンファシス装置に係り、特に入力信
号の振幅によりシステムの周波数応答特性を非線形的に
変化させるフィルタ−を必要とするシステムに適用でき
るディジタル非線形プリエンファシス／ディエンファシ
ス装置に関する。
ンファシス／ディエンファシス装置に係り、特に入力信
号の振幅によりシステムの周波数応答特性を非線形的に
変化させるフィルタ−を必要とするシステムに適用でき
るディジタル非線形プリエンファシス／ディエンファシ
ス装置に関する。
【０００２】
【従来の技術】一般的に、非線形プリエンファシス及び
ディエンファシス装置はビデオカセットレコ−ダ（Vide
o Cassette Recorder:以下ＶＣＲという）で記録／再生
時高周波成分の信号対雑音（Ｓ／Ｎ比）を向上させるた
めに用いられる。即ち、記録／再生または送／受信時ベ
−スバンド信号の高周波成分のＳ／Ｎ比が低下するので
ベ−スバンドで周波数の高い方の信号を記録または送信
時強調する過程をプリエンファシスといい、記録あるい
は送信時強調した高周波成分を再生又は受信時元の波形
に戻す過程をディエンファシスという。
ディエンファシス装置はビデオカセットレコ−ダ（Vide
o Cassette Recorder:以下ＶＣＲという）で記録／再生
時高周波成分の信号対雑音（Ｓ／Ｎ比）を向上させるた
めに用いられる。即ち、記録／再生または送／受信時ベ
−スバンド信号の高周波成分のＳ／Ｎ比が低下するので
ベ−スバンドで周波数の高い方の信号を記録または送信
時強調する過程をプリエンファシスといい、記録あるい
は送信時強調した高周波成分を再生又は受信時元の波形
に戻す過程をディエンファシスという。
【０００３】ＶＣＲの場合では記録時非線形プリエンフ
ァシス装置を通じて入力信号の高周波成分を強調し、再
生時非線形ディエンファシス装置を通じて強調された高
周波成分を減衰させる。非線形プリエンファシス装置と
ディエンファシス装置は理想的に正反対の特性を有する
ので記録／再生された信号の利得変化はない。
ァシス装置を通じて入力信号の高周波成分を強調し、再
生時非線形ディエンファシス装置を通じて強調された高
周波成分を減衰させる。非線形プリエンファシス装置と
ディエンファシス装置は理想的に正反対の特性を有する
ので記録／再生された信号の利得変化はない。
【０００４】特に、アナログ信号を処理するＶＣＲでは
ダイオ−ドの非線形特性を利用し非線形プリエンファシ
ス／ディエンファシスを具現しているがこのようなアナ
ログ非線形プリエンファシス／ディエンファシス装置は
大きく非線形プリエンファシス／ディエンファシス部と
主プリエンファシス／ディエンファシス部とに区分され
る。
ダイオ−ドの非線形特性を利用し非線形プリエンファシ
ス／ディエンファシスを具現しているがこのようなアナ
ログ非線形プリエンファシス／ディエンファシス装置は
大きく非線形プリエンファシス／ディエンファシス部と
主プリエンファシス／ディエンファシス部とに区分され
る。
【０００５】第１世代のＶＨＳ（Video Home System ）
フォ−マットＶＣＲでは非線形プリエンファシス／ディ
エンファシス部は用いられず主に主プリエンファシス／
ディエンファシス部のみになっていたが、第２、第３世
代のＶＨＳフォ−マットＶＣＲは非線形プリエンファシ
ス／ディエンファシス部と主プリエンファシス／ディエ
ンファシス部とでほぼ２段で構成されている。このよう
な従来のアナログ非線形プリエンファシス装置は図１に
示した通りである。
フォ−マットＶＣＲでは非線形プリエンファシス／ディ
エンファシス部は用いられず主に主プリエンファシス／
ディエンファシス部のみになっていたが、第２、第３世
代のＶＨＳフォ−マットＶＣＲは非線形プリエンファシ
ス／ディエンファシス部と主プリエンファシス／ディエ
ンファシス部とでほぼ２段で構成されている。このよう
な従来のアナログ非線形プリエンファシス装置は図１に
示した通りである。
【０００６】図１の装置は抵抗Ｒ１とキャパシタ−Ｃ１
を並列で連結し第１インピ−ダンス値Ｚ１を得て、並列
で連結された二つのダイオ−ドＤ１、Ｄ２をキャパシタ
−Ｃ２と接地の間に連結し、このキャパシタ−Ｃ２は一
端が接地された抵抗Ｒ２と並列で連結し第２インピ−ダ
ンス値Ｚ２を得る非線形エンファシス部１２と、非線形
エンファシス部１２に連結され入力信号ＳINを受信し、
入力映像信号と非線形エンファシス部１２から出力され
る信号を互いに加算する加算部１４と、加算部１４の出
力に対しＳ／Ｎ比の改善された映像信号を出力する主エ
ンファシス部１６より構成される。
を並列で連結し第１インピ−ダンス値Ｚ１を得て、並列
で連結された二つのダイオ−ドＤ１、Ｄ２をキャパシタ
−Ｃ２と接地の間に連結し、このキャパシタ−Ｃ２は一
端が接地された抵抗Ｒ２と並列で連結し第２インピ−ダ
ンス値Ｚ２を得る非線形エンファシス部１２と、非線形
エンファシス部１２に連結され入力信号ＳINを受信し、
入力映像信号と非線形エンファシス部１２から出力され
る信号を互いに加算する加算部１４と、加算部１４の出
力に対しＳ／Ｎ比の改善された映像信号を出力する主エ
ンファシス部１６より構成される。
【０００７】図１の動作はダイオ−ドＤ１、Ｄ２の非直
線性特性を利用した非線形エンファシス部１２では振幅
の大きい入力信号ＳINならダイオ−ドＤ１、Ｄ２は導通
されキャパシタ−Ｃ２が接地に接続される結果となる。
この際、キャパシタ−Ｃ１及び抵抗Ｒ１の第１インピ−
ダンスＺ１とキャパシタ−Ｃ２及び抵抗Ｒ２の第２イン
ピ−ダンスＺ２が同一なので非線形エンファシス部１２
の出力は全体動作帯域幅に対して常にフラットな出力が
得られる。
線性特性を利用した非線形エンファシス部１２では振幅
の大きい入力信号ＳINならダイオ−ドＤ１、Ｄ２は導通
されキャパシタ−Ｃ２が接地に接続される結果となる。
この際、キャパシタ−Ｃ１及び抵抗Ｒ１の第１インピ−
ダンスＺ１とキャパシタ−Ｃ２及び抵抗Ｒ２の第２イン
ピ−ダンスＺ２が同一なので非線形エンファシス部１２
の出力は全体動作帯域幅に対して常にフラットな出力が
得られる。
【０００８】反対に、振幅の小さい入力信号ＳINが印加
される時二つのダイオ−ドＤ１、Ｄ２はオ−プンサ−キ
ットとなり遮断状態となる。この時、キャパシタ−Ｃ２
は非線形エンファシス部１２から分離されることと等し
い。従って、非線形エンファシス部１２のキャパシタ−
Ｃ１及び抵抗Ｒ１の第１インピ−ダンスＺ１は周波数に
従って変化する。この時、加算部１４は入力信号Ｓ INと
非線形エンファシス部１２から出力される信号を加算す
るので加算部１４の出力信号の振幅は高周波数信号ほど
大きくなる。この時には振幅の低い高周波数の入力信号
のみが５−６ｄＢ位ブ−ストアップされる。
される時二つのダイオ−ドＤ１、Ｄ２はオ−プンサ−キ
ットとなり遮断状態となる。この時、キャパシタ−Ｃ２
は非線形エンファシス部１２から分離されることと等し
い。従って、非線形エンファシス部１２のキャパシタ−
Ｃ１及び抵抗Ｒ１の第１インピ−ダンスＺ１は周波数に
従って変化する。この時、加算部１４は入力信号Ｓ INと
非線形エンファシス部１２から出力される信号を加算す
るので加算部１４の出力信号の振幅は高周波数信号ほど
大きくなる。この時には振幅の低い高周波数の入力信号
のみが５−６ｄＢ位ブ−ストアップされる。
【０００９】ここで、非線形エンファシス部１２の周波
数対利得特性は図２の（Ａ）に示したように入力信号の
振幅により変化し、即ち、入力信号の振幅が大きければ
高周波エンファシス量を小さくし、入力信号の振幅が小
さければ高周波エンファシス量を大きくする。この非線
形エンファシス部１２は映像信号の高い周波数成分即
ち、解像度を左右する信号のＳ／Ｎ比を改善する。その
結果、再生画面のＳ／Ｎ比と輪郭（鮮明度）を改善す
る。
数対利得特性は図２の（Ａ）に示したように入力信号の
振幅により変化し、即ち、入力信号の振幅が大きければ
高周波エンファシス量を小さくし、入力信号の振幅が小
さければ高周波エンファシス量を大きくする。この非線
形エンファシス部１２は映像信号の高い周波数成分即
ち、解像度を左右する信号のＳ／Ｎ比を改善する。その
結果、再生画面のＳ／Ｎ比と輪郭（鮮明度）を改善す
る。
【００１０】一方、主エンファシス部１６は内部の時定
数値を変化させ加算部１４から出力される信号の周波数
特性を変換する。これにより、主エンファシス部１６は
映像信号の記録または送信の時に周波数変調された信号
の復調時に再生ビデオ信号のＳ／Ｎ比が低下することが
防止できる。ここで、主エンファシス部１６の周波数対
利得特性は図２の（Ｂ）に示した通りであり、主エンフ
ァシス部１６から出力されるエンファシスされた信号Ｓ
EMP の周波数特性は時定数により定められる。
数値を変化させ加算部１４から出力される信号の周波数
特性を変換する。これにより、主エンファシス部１６は
映像信号の記録または送信の時に周波数変調された信号
の復調時に再生ビデオ信号のＳ／Ｎ比が低下することが
防止できる。ここで、主エンファシス部１６の周波数対
利得特性は図２の（Ｂ）に示した通りであり、主エンフ
ァシス部１６から出力されるエンファシスされた信号Ｓ
EMP の周波数特性は時定数により定められる。
【００１１】従って、輝度信号を周波数変調して記録す
るＶＣＲでプリエンファシス処理をすれば高域が強調さ
れ振幅が大きくなる。周波数復調の後変調前のプリエン
ファシスと逆の特性を有するディエンファシスを処理す
れば増幅された高域は元の信号形に復元される。最近Ｖ
ＣＲシステムのＳ／Ｎ比向上、安全性等のために既存の
アナログ手段により遂行されていたアナログ信号処理中
一部又は全部をディジタル領域処理により遂行する場合
が多くなっている。
るＶＣＲでプリエンファシス処理をすれば高域が強調さ
れ振幅が大きくなる。周波数復調の後変調前のプリエン
ファシスと逆の特性を有するディエンファシスを処理す
れば増幅された高域は元の信号形に復元される。最近Ｖ
ＣＲシステムのＳ／Ｎ比向上、安全性等のために既存の
アナログ手段により遂行されていたアナログ信号処理中
一部又は全部をディジタル領域処理により遂行する場合
が多くなっている。
【００１２】特に、記録モ−ドにおいて入力アナログ映
像信号はディジタル信号に変換され記録中に様々なディ
ジタル信号処理が行われ、磁気テ−プに究極的に記録さ
れる前にアナログ信号に帰還される。逆に、再生モ−ド
では磁気テ−プで再生されたアナログ映像信号はディジ
タル信号に変換され様々のディジタル信号処理が行われ
た後究極的に映像に出力される前にアナログ信号に帰還
される。
像信号はディジタル信号に変換され記録中に様々なディ
ジタル信号処理が行われ、磁気テ−プに究極的に記録さ
れる前にアナログ信号に帰還される。逆に、再生モ−ド
では磁気テ−プで再生されたアナログ映像信号はディジ
タル信号に変換され様々のディジタル信号処理が行われ
た後究極的に映像に出力される前にアナログ信号に帰還
される。
【００１３】従って、記録及び再生モ−ド中で映像信号
をディジタル形で処理する時、互いに反対の特性を有す
る非線形プリエンファシスと非線形ディエンファシスも
ディジタルで処理するようになっており下記のような技
術が知られている。入力信号の高域周波数成分を抽出す
る高域通過フィルタ−の通過帯域が入力信号特性に従っ
て出力信号のフィ−ドバックにより変化するディジタル
非線形エンファシス／ディエンファシス装置が米国特許
第４、８４９、８２６号に開示されている。
をディジタル形で処理する時、互いに反対の特性を有す
る非線形プリエンファシスと非線形ディエンファシスも
ディジタルで処理するようになっており下記のような技
術が知られている。入力信号の高域周波数成分を抽出す
る高域通過フィルタ−の通過帯域が入力信号特性に従っ
て出力信号のフィ−ドバックにより変化するディジタル
非線形エンファシス／ディエンファシス装置が米国特許
第４、８４９、８２６号に開示されている。
【００１４】前記装置は非線形係数の異なる非線形入力
回路と出力回路をエンファシスとディエンファシス処理
のために別に構成し、入力信号に対し周波数特性を先ず
制御してから利得を制御するので入力信号の低高周波成
分に対し高周波成分よりはエンファシス量が少ないので
低高周波利得制御が適切に成されず入力信号の低高周波
成分のエンファシス／ディエンファシスを正確に制御で
きなくなるという問題点があった。
回路と出力回路をエンファシスとディエンファシス処理
のために別に構成し、入力信号に対し周波数特性を先ず
制御してから利得を制御するので入力信号の低高周波成
分に対し高周波成分よりはエンファシス量が少ないので
低高周波利得制御が適切に成されず入力信号の低高周波
成分のエンファシス／ディエンファシスを正確に制御で
きなくなるという問題点があった。
【００１５】又、非線形プリエンファシス回路をディジ
タル方式で具現しシステムの規模を縮小させ性能を向上
させるディジタル非線形プリエンファシス技術が米国特
許第４、６６８、９８８号に開示されている。前記回路
は加算器、遅延器、計数器及び減算器を具備したディジ
タルフィルタ−を利用しディジタルビデオ信号の所望の
周波数特性を得て、ディジタルビデオ信号の振幅を非線
形的に抑圧するデ−タ変換テ−ブルを具備したロムを利
用し入力信号の振幅に非線形的に対応する振幅を有する
デ−タと入力ディジタルビデオ信号を加算することによ
り入力信号の振幅に対してエンファシス処理している。
タル方式で具現しシステムの規模を縮小させ性能を向上
させるディジタル非線形プリエンファシス技術が米国特
許第４、６６８、９８８号に開示されている。前記回路
は加算器、遅延器、計数器及び減算器を具備したディジ
タルフィルタ−を利用しディジタルビデオ信号の所望の
周波数特性を得て、ディジタルビデオ信号の振幅を非線
形的に抑圧するデ−タ変換テ−ブルを具備したロムを利
用し入力信号の振幅に非線形的に対応する振幅を有する
デ−タと入力ディジタルビデオ信号を加算することによ
り入力信号の振幅に対してエンファシス処理している。
【００１６】プリエンファシスにおいて同一の周波数と
同一の振幅の入力信号はＤＣオフセットレベルとは関係
なく同一の周波数特性を有するべきであるが前記回路は
ＤＣオフセットのレベル変化により相異なる周波数応答
特性を有する問題点があった。
同一の振幅の入力信号はＤＣオフセットレベルとは関係
なく同一の周波数特性を有するべきであるが前記回路は
ＤＣオフセットのレベル変化により相異なる周波数応答
特性を有する問題点があった。
【００１７】
【発明が解決しようとする課題】本発明の目的は記録／
再生の際または送／受信の際のＳ／Ｎ比の性能向上のた
めにディジタル処理が可能な非線形プリエンファシス装
置を提供することである。本発明の他の目的は前述した
ディジタル非線形プリエンファシスされた信号を元の信
号に復元するためのディジタル非線形ディエンファシス
装置を提供することである。
再生の際または送／受信の際のＳ／Ｎ比の性能向上のた
めにディジタル処理が可能な非線形プリエンファシス装
置を提供することである。本発明の他の目的は前述した
ディジタル非線形プリエンファシスされた信号を元の信
号に復元するためのディジタル非線形ディエンファシス
装置を提供することである。
【００１８】本発明の又他の目的は非線形プリエンファ
シス処理及び非線形ディエンファシス処理を選択的に実
行させ得るディジタル非線形プリエンファシス及びディ
エンファシス装置を提供することである。本発明の又他
の目的は入力信号の全周波数帯域で周波数応答をより細
かく制御できるディジタル非線形プリエンファシス／デ
ィエンファシス装置を提供することである。
シス処理及び非線形ディエンファシス処理を選択的に実
行させ得るディジタル非線形プリエンファシス及びディ
エンファシス装置を提供することである。本発明の又他
の目的は入力信号の全周波数帯域で周波数応答をより細
かく制御できるディジタル非線形プリエンファシス／デ
ィエンファシス装置を提供することである。
【００１９】本発明の又他の目的は振幅と周波数が同一
な入力信号に対してはＤＣオフセットとは関係なく同一
の周波数特性を有するディジタル非線形プリエンファシ
ス／ディエンファシス装置を提供することである。
な入力信号に対してはＤＣオフセットとは関係なく同一
の周波数特性を有するディジタル非線形プリエンファシ
ス／ディエンファシス装置を提供することである。
【００２０】
【課題を解決するための手段】前述した目的を達成する
ために本発明によるディジタル非線形プリエンファシス
装置は入力されるディジタル信号の高域成分の振幅によ
り利得を変化する第１フィルタ−手段と、振幅により前
記第１フィルタ−手段から出力される信号の通過帯域を
可変する第２フィルタ−手段と、前記入力されるディジ
タル信号と前記第２フィルタ−手段から出力される信号
を混合し入力信号の高域成分を強調したプリエンファシ
スされた信号を発生する混合手段により達成される。
ために本発明によるディジタル非線形プリエンファシス
装置は入力されるディジタル信号の高域成分の振幅によ
り利得を変化する第１フィルタ−手段と、振幅により前
記第１フィルタ−手段から出力される信号の通過帯域を
可変する第２フィルタ−手段と、前記入力されるディジ
タル信号と前記第２フィルタ−手段から出力される信号
を混合し入力信号の高域成分を強調したプリエンファシ
スされた信号を発生する混合手段により達成される。
【００２１】本発明の他の目的はプリエンファシス処理
したディジタル信号を再生又は受信しディエンファシス
するためのディジタル非線形ディエンファシス装置にお
いて、プリエンファシスされたディジタル信号からディ
エンファシス量を減算し、元のレベルに復元する減算手
段と、高域成分信号の振幅により前記減算手段から出力
される信号の利得を変化する第１フィルタ−手段と、前
記第１フィルタ−手段から出力される信号の振幅により
通過帯域を可変し通過帯域が変化された信号を前記ディ
エンファシス量として前記減算手段に出力する第２フィ
ルタ−手段により達成される。
したディジタル信号を再生又は受信しディエンファシス
するためのディジタル非線形ディエンファシス装置にお
いて、プリエンファシスされたディジタル信号からディ
エンファシス量を減算し、元のレベルに復元する減算手
段と、高域成分信号の振幅により前記減算手段から出力
される信号の利得を変化する第１フィルタ−手段と、前
記第１フィルタ−手段から出力される信号の振幅により
通過帯域を可変し通過帯域が変化された信号を前記ディ
エンファシス量として前記減算手段に出力する第２フィ
ルタ−手段により達成される。
【００２２】本発明の又他の目的はディジタル形のビデ
オ信号を所定の記録媒体に記録し、記録されたディジタ
ル信号を再生するディジタル非線形プリエンファシス／
ディエンファシス装置において、入力ポ−トとして動作
する第１接点と出力ポ−トとして動作する第２接点を具
備し、所定の記録／再生モ−ド信号により制御され当た
る接点を選択して接続する第１スイッチング手段と、出
力ポ−トとして動作する第３接点と入力ポ−トとして動
作する第４接点を具備し、所定の記録／再生モ−ド信号
により制御され当たる接点を選択して接続する第２スイ
ッチング手段と、前記第１スイッチング手段と第２スイ
ッチング手段の間に連結され、それぞれ前記第１スイッ
チング手段又は第２スイッチング手段を通じて入力され
る入力信号とエンファシス量を記録／再生モ−ド信号に
より制御され加算／減算する演算手段と、前記第１スイ
ッチング手段又は前記演算手段を通じて入力される信号
の振幅により入力信号の利得を変換する第１フィルタ−
手段と、前記第１フィルタ−手段から出力される信号の
振幅により通過帯域を変化し前記通過帯域が変化された
信号を前記エンファシス量として前記演算手段に出力す
る第２フィルタ−手段により達成される。
オ信号を所定の記録媒体に記録し、記録されたディジタ
ル信号を再生するディジタル非線形プリエンファシス／
ディエンファシス装置において、入力ポ−トとして動作
する第１接点と出力ポ−トとして動作する第２接点を具
備し、所定の記録／再生モ−ド信号により制御され当た
る接点を選択して接続する第１スイッチング手段と、出
力ポ−トとして動作する第３接点と入力ポ−トとして動
作する第４接点を具備し、所定の記録／再生モ−ド信号
により制御され当たる接点を選択して接続する第２スイ
ッチング手段と、前記第１スイッチング手段と第２スイ
ッチング手段の間に連結され、それぞれ前記第１スイッ
チング手段又は第２スイッチング手段を通じて入力され
る入力信号とエンファシス量を記録／再生モ−ド信号に
より制御され加算／減算する演算手段と、前記第１スイ
ッチング手段又は前記演算手段を通じて入力される信号
の振幅により入力信号の利得を変換する第１フィルタ−
手段と、前記第１フィルタ−手段から出力される信号の
振幅により通過帯域を変化し前記通過帯域が変化された
信号を前記エンファシス量として前記演算手段に出力す
る第２フィルタ−手段により達成される。
【００２３】
【作用】入力信号の振幅により非線形的に変化する係数
を入力信号と乗算し入力信号の利得を決定し、利得の調
節された入力信号の通過帯域を非線形係数値により決定
することによってシステムのＳ／Ｎ比及び安定性を増大
させる。
を入力信号と乗算し入力信号の利得を決定し、利得の調
節された入力信号の通過帯域を非線形係数値により決定
することによってシステムのＳ／Ｎ比及び安定性を増大
させる。
【００２４】
【実施例】図３は本発明によるディジタル非線形プリエ
ンファシス装置の一実施例によるブロック図である。図
３の装置は入力ポ−ト１００を通じて出力されるディジ
タルビデオ信号Ｘnの利得を変化する第１フィルタ−２
００と、第１フィルタ−２００から出力される信号の通
過帯域を変化する第２フィルタ−３００と、入力ポ−ト
１００を通じて入力される信号Ｘn と第２フィルタ−３
００から出力される信号Ｖn を加算し入力信号の振幅に
より周波数利得特性が変化するプリエンファシスされた
信号ｙ n を形成させる加算器１１０より構成される。
ンファシス装置の一実施例によるブロック図である。図
３の装置は入力ポ−ト１００を通じて出力されるディジ
タルビデオ信号Ｘnの利得を変化する第１フィルタ−２
００と、第１フィルタ−２００から出力される信号の通
過帯域を変化する第２フィルタ−３００と、入力ポ−ト
１００を通じて入力される信号Ｘn と第２フィルタ−３
００から出力される信号Ｖn を加算し入力信号の振幅に
より周波数利得特性が変化するプリエンファシスされた
信号ｙ n を形成させる加算器１１０より構成される。
【００２５】更に具体的に見ると、第１フィルタ−２０
０は入力ポ−ト１００を通じて入力されるディジタルビ
デオ信号Ｘn を一定時間の間遅延する第１遅延部２２０
と、前記入力ディジタルビデオ信号Ｘm と第１遅延部２
２０の出力信号Ｘn-k との差成分Ｕn を求める減算器２
３０と、減算器２３０から出力される差成分Ｕn に非線
形係数ｂn を乗算し信号Ｕn ・ｂn を求める第１非線形
係数ロム２４０より構成される。
０は入力ポ−ト１００を通じて入力されるディジタルビ
デオ信号Ｘn を一定時間の間遅延する第１遅延部２２０
と、前記入力ディジタルビデオ信号Ｘm と第１遅延部２
２０の出力信号Ｘn-k との差成分Ｕn を求める減算器２
３０と、減算器２３０から出力される差成分Ｕn に非線
形係数ｂn を乗算し信号Ｕn ・ｂn を求める第１非線形
係数ロム２４０より構成される。
【００２６】第２フィルタ−３００は第１フィルタ−２
００の第１非線形係数ロム２４０と第２遅延部３３０か
ら出力される信号Ｕn ・ｂn ，Ｖn-k ・ａn-k を加算し
加算結果Ｖn を出力する加算器３１０と、加算器３１０
から出力される信号に非線形係数ａn を乗算し入力信号
の通過帯域を決定するａn ・Ｖn 値を得る第２非線形係
数ロム３２０と、第２非線形係数ロム３２０から出力さ
れる信号ａn ・Ｖn を一定時間の間遅延して遅延された
信号ａn-1 ・Ｖn-1 を出力する第２遅延部３３０よりな
る。
００の第１非線形係数ロム２４０と第２遅延部３３０か
ら出力される信号Ｕn ・ｂn ，Ｖn-k ・ａn-k を加算し
加算結果Ｖn を出力する加算器３１０と、加算器３１０
から出力される信号に非線形係数ａn を乗算し入力信号
の通過帯域を決定するａn ・Ｖn 値を得る第２非線形係
数ロム３２０と、第２非線形係数ロム３２０から出力さ
れる信号ａn ・Ｖn を一定時間の間遅延して遅延された
信号ａn-1 ・Ｖn-1 を出力する第２遅延部３３０よりな
る。
【００２７】次いで、図３の装置の動作を図４乃至図６
を結び付けて説明することにする。図３によると、記録
時入力ポ−ト１００を通じて入力されるディジタル形の
ビデオ信号Ｘn は加算器１１０及び第１フィルタ−２０
０にそれぞれ出力される。入力されるディジタル形のビ
デオ信号Ｘn は入力される前に予め標準化されディジタ
ル信号に変換された映像信号を受け入れる。前記第１フ
ィルター２００に入力された信号Ｘm は減算器２３０と
第１遅延部２２０に夫々入力される。
を結び付けて説明することにする。図３によると、記録
時入力ポ−ト１００を通じて入力されるディジタル形の
ビデオ信号Ｘn は加算器１１０及び第１フィルタ−２０
０にそれぞれ出力される。入力されるディジタル形のビ
デオ信号Ｘn は入力される前に予め標準化されディジタ
ル信号に変換された映像信号を受け入れる。前記第１フ
ィルター２００に入力された信号Ｘm は減算器２３０と
第１遅延部２２０に夫々入力される。
【００２８】第１フィルター２００の第１遅延部２２０
は入力ポート１００を通じて入力されたディジタルビデ
オ信号Ｘn を一定時間ｋほど遅延させ、減算器２３０に
出力する。減算器２３０は入力信号Ｘn と第１遅延部２
２０から出力される信号Ｘn-k の差成分Ｕn を算出す
る。第１非線形係数ロム２４０は減算器２３０から出力
される差成分Ｕn を検査し差成分Ｕn の大きさにより非
線形的に変化する係数ｂn を入力信号Ｕn に乗算し入力
信号の利得値を求める。即ち、第１非線形係数ロム２４
０は入力信号の振幅が小さいほど大きい係数を入力信号
乗算した結果を出力する。
は入力ポート１００を通じて入力されたディジタルビデ
オ信号Ｘn を一定時間ｋほど遅延させ、減算器２３０に
出力する。減算器２３０は入力信号Ｘn と第１遅延部２
２０から出力される信号Ｘn-k の差成分Ｕn を算出す
る。第１非線形係数ロム２４０は減算器２３０から出力
される差成分Ｕn を検査し差成分Ｕn の大きさにより非
線形的に変化する係数ｂn を入力信号Ｕn に乗算し入力
信号の利得値を求める。即ち、第１非線形係数ロム２４
０は入力信号の振幅が小さいほど大きい係数を入力信号
乗算した結果を出力する。
【００２９】第２フィルタ−３００の加算器３１０は第
１フィルタ−２００の第１非線形係数ロム２４０から出
力される信号Ｕn ・ｂn と第２遅延部３３０から出力さ
れる信号ａn-k ・Ｖn-k を加算しその加算結果Ｖn を加
算器１１０及び第２非線形係数ロム３２０に分岐入力す
る。第２非線形係数ロム３２０は加算器３１０から出力
される信号Ｖn を検査しエンファシス量を示す信号Ｖn
の振幅により非線形的に変化する係数ａn を入力信号Ｖ
n に乗算し入力信号の通過帯域を決定する。即ち、第２
非線形係数ロム３２０は入力信号の振幅が小さいほど大
きい係数を入力信号に乗算した結果ａn ・Ｖ n を出力す
る。
１フィルタ−２００の第１非線形係数ロム２４０から出
力される信号Ｕn ・ｂn と第２遅延部３３０から出力さ
れる信号ａn-k ・Ｖn-k を加算しその加算結果Ｖn を加
算器１１０及び第２非線形係数ロム３２０に分岐入力す
る。第２非線形係数ロム３２０は加算器３１０から出力
される信号Ｖn を検査しエンファシス量を示す信号Ｖn
の振幅により非線形的に変化する係数ａn を入力信号Ｖ
n に乗算し入力信号の通過帯域を決定する。即ち、第２
非線形係数ロム３２０は入力信号の振幅が小さいほど大
きい係数を入力信号に乗算した結果ａn ・Ｖ n を出力す
る。
【００３０】第２遅延部３３０は第２非線形係数ロム３
２０から出力信号ａn ・Ｖn が入力されれば以前貯蔵し
ていた信号ａn-k ・Ｖn-k を加算器３１０に供給し帰還
ル−プを形成する。加算器１１０は入力ポート１００を
通じて入力されるディジタル形のビデオ信号Ｘn と第２
フィルタ−３００の加算器３１０から出力される信号Ｖ
n を加算しプリエンファシスされた信号ｙn を出力ポ−
ト１２０を通じて出力する。
２０から出力信号ａn ・Ｖn が入力されれば以前貯蔵し
ていた信号ａn-k ・Ｖn-k を加算器３１０に供給し帰還
ル−プを形成する。加算器１１０は入力ポート１００を
通じて入力されるディジタル形のビデオ信号Ｘn と第２
フィルタ−３００の加算器３１０から出力される信号Ｖ
n を加算しプリエンファシスされた信号ｙn を出力ポ−
ト１２０を通じて出力する。
【００３１】前述したプリエンファシス信号ｙn は下記
のような公式を満たす。 ｙn ＝Ｘn ＋Ｖn …(1) Ｕn ＝Ｘn −Ｘn-2 …(2) Ｖn ＝ｂn ・Ｕn ＋ａn-k ・Ｖn-k …(3) ｙn −Ｘn ＝ｂn ・Ｕn ＋ａn-k （ｙn-k −Ｘn-k ） ｙn ＝（１＋ｂn ）Ｘn −（ａn-k ＋ｂn ）Ｘn-k ＋ａn-k ・ｙn-k …(4) ここで、Ｘn は時間ｎの入力信号、ｙn は出力信号、Ｖ
n とＵn は媒介変数でありａn とｂn はそれぞれＶn ・
Ｕn の関数である。前記によると、プリエンファシスの
システム関数は、 Ｈem(Z) ＝１＋Ｈ1(Z) …(5) 式を満足する。
のような公式を満たす。 ｙn ＝Ｘn ＋Ｖn …(1) Ｕn ＝Ｘn −Ｘn-2 …(2) Ｖn ＝ｂn ・Ｕn ＋ａn-k ・Ｖn-k …(3) ｙn −Ｘn ＝ｂn ・Ｕn ＋ａn-k （ｙn-k −Ｘn-k ） ｙn ＝（１＋ｂn ）Ｘn −（ａn-k ＋ｂn ）Ｘn-k ＋ａn-k ・ｙn-k …(4) ここで、Ｘn は時間ｎの入力信号、ｙn は出力信号、Ｖ
n とＵn は媒介変数でありａn とｂn はそれぞれＶn ・
Ｕn の関数である。前記によると、プリエンファシスの
システム関数は、 Ｈem(Z) ＝１＋Ｈ1(Z) …(5) 式を満足する。
【００３２】ここで、Ｈem(Z) はプリエンファシスのシ
ステム関数であり、Ｈ1(Z)は第１及び第２フィルタ−２
００，３００を通過したシステム関数である。図４の
（Ａ）は図３に示した第１非線形係数ロム２４０の入出
力関係を示すグラフであり、入力信号の振幅により非線
形的に変化する係数を入力信号に乗算した結果を示し
た。
ステム関数であり、Ｈ1(Z)は第１及び第２フィルタ−２
００，３００を通過したシステム関数である。図４の
（Ａ）は図３に示した第１非線形係数ロム２４０の入出
力関係を示すグラフであり、入力信号の振幅により非線
形的に変化する係数を入力信号に乗算した結果を示し
た。
【００３３】図４の（Ｂ）は図３に示した第２非線形係
数ロム３２０の入出力関係を示すグラフであり、入力信
号の振幅により非線形的に変化する係数を乗算した結果
を示した。図５の（Ａ）は図３に示した第１フィルタ−
２００の出力信号の周波数利得特性を示したグラフであ
る。
数ロム３２０の入出力関係を示すグラフであり、入力信
号の振幅により非線形的に変化する係数を乗算した結果
を示した。図５の（Ａ）は図３に示した第１フィルタ−
２００の出力信号の周波数利得特性を示したグラフであ
る。
【００３４】第１フィルタ−２００は入力信号の利得を
変化させるためのフィルタ−であり有限インパルス応答
（Finite Impulse Response ：ＦＩＲ）フィルタ−が用
いられる。固定した通過帯域で第１フィルタ−２００の
利得は第１非線形係数ロム２４０の出力により変化され
る。即ち、入力信号の振幅が大きいほど利得は減少し、
反対に入力信号の振幅が小さいほど利得は増加する。
変化させるためのフィルタ−であり有限インパルス応答
（Finite Impulse Response ：ＦＩＲ）フィルタ−が用
いられる。固定した通過帯域で第１フィルタ−２００の
利得は第１非線形係数ロム２４０の出力により変化され
る。即ち、入力信号の振幅が大きいほど利得は減少し、
反対に入力信号の振幅が小さいほど利得は増加する。
【００３５】図５の（Ｂ）は図３に示した第２フィルタ
−３００の出力信号の周波数利得特性を示すグラフであ
る。第２フィルタ−３００は第１フィルタ−２００の出
力信号に対し周波数特性を変化するためのフィルタ−で
あり、無限インパルス応答（Infinite Impulse Respons
e ：ＩＩＲ）フィルタ−が用いられる。第２フィルタ−
３００の周波数特性は第２非線形係数ロム３２０の出力
により変化する。即ち、入力信号の振幅により非線形的
に決定される係数により周波数通過帯域が変わる周波数
特性を有する。
−３００の出力信号の周波数利得特性を示すグラフであ
る。第２フィルタ−３００は第１フィルタ−２００の出
力信号に対し周波数特性を変化するためのフィルタ−で
あり、無限インパルス応答（Infinite Impulse Respons
e ：ＩＩＲ）フィルタ−が用いられる。第２フィルタ−
３００の周波数特性は第２非線形係数ロム３２０の出力
により変化する。即ち、入力信号の振幅により非線形的
に決定される係数により周波数通過帯域が変わる周波数
特性を有する。
【００３６】図６は図３に示した加算器１１０の周波数
利得特性を示すグラフである。高域周波数で入力信号の
振幅が小さいほど大きい利得値を有する。図７は本発明
によるディジタル非線形ディエンファシス装置の一実施
例によるブロック図である。図７の装置は図３に示した
プリエンファシス装置と同一の動作をする部分に対して
は同一の符号を使用し、同一符号を有する部分の構成説
明は省略する。
利得特性を示すグラフである。高域周波数で入力信号の
振幅が小さいほど大きい利得値を有する。図７は本発明
によるディジタル非線形ディエンファシス装置の一実施
例によるブロック図である。図７の装置は図３に示した
プリエンファシス装置と同一の動作をする部分に対して
は同一の符号を使用し、同一符号を有する部分の構成説
明は省略する。
【００３７】図３に示した装置と比較してみる時、加算
器１１０の代わりにプリエンファシスされた信号ｙn が
入力ポ−ト１３０を通じて入力され第２フィルタ−３０
０の加算器３１０から出力される高域成分の信号Ｖn と
減算演算しプリエンファシスされた信号を元の信号Ｘn
に復元し出力ポ−ト１５０及び第１フィルタ−２００に
出力する減算器１４０より構成される。
器１１０の代わりにプリエンファシスされた信号ｙn が
入力ポ−ト１３０を通じて入力され第２フィルタ−３０
０の加算器３１０から出力される高域成分の信号Ｖn と
減算演算しプリエンファシスされた信号を元の信号Ｘn
に復元し出力ポ−ト１５０及び第１フィルタ−２００に
出力する減算器１４０より構成される。
【００３８】次いで、図７の動作を説明する。図７によ
ると、再生の際入力ポ−ト１３０を通じてディジタル形
を有するビデオ信号の高域成分を強調したプリエンファ
シスされた信号Ｘn が入力され、減算器１４０は入力ポ
−ト１３０を通じてプリエンファシスされた信号ｙn を
入力し、第２フィルタ−３００の加算器３１０からエン
ファシス量を示す信号Ｖn を入力し入力ポ−ト１３０の
入力信号ｙn と加算器３１０の出力信号Ｖn の差成分Ｘ
n を求める。
ると、再生の際入力ポ−ト１３０を通じてディジタル形
を有するビデオ信号の高域成分を強調したプリエンファ
シスされた信号Ｘn が入力され、減算器１４０は入力ポ
−ト１３０を通じてプリエンファシスされた信号ｙn を
入力し、第２フィルタ−３００の加算器３１０からエン
ファシス量を示す信号Ｖn を入力し入力ポ−ト１３０の
入力信号ｙn と加算器３１０の出力信号Ｖn の差成分Ｘ
n を求める。
【００３９】減算器１４０の出力信号Ｘn は出力ポ−ト
１５０及び第１フィルタ−２００の第１遅延部２２０と
減算器２３０にそれぞれ供給される。第１遅延部２２０
は減算器１４０から出力されたディエンファシスされた
信号Ｘn を一定時間貯蔵して遅延させてから減算器２３
０に供給する。減算器２３０は減算器１４０及び第１遅
延部２２０から出力される信号Ｘn ・Ｘn-k の差成分Ｕ
n を求める。
１５０及び第１フィルタ−２００の第１遅延部２２０と
減算器２３０にそれぞれ供給される。第１遅延部２２０
は減算器１４０から出力されたディエンファシスされた
信号Ｘn を一定時間貯蔵して遅延させてから減算器２３
０に供給する。減算器２３０は減算器１４０及び第１遅
延部２２０から出力される信号Ｘn ・Ｘn-k の差成分Ｕ
n を求める。
【００４０】第１非線形係数ロム２４０は減算器２３０
から出力される信号Ｕn の振幅を検査しこれに応答する
非線形係数ｂn を乗算し信号の利得値を変化する。ここ
で、第１フィルタ−２００はＦＩＲフィルタ−として動
作する。第２フィルタ−３００の加算器３１０は第１フ
ィルタ−２００の第１非線形係数ロム２４０から出力さ
れる利得値の変化された入力信号Ｕn ・ｂn と第２遅延
部３３０から出力される信号ａn-1 ・Ｖn-1 とを加算し
その加算結果Ｖn を減算器１４０及び第２非線形係数ロ
ム３２０にそれぞれ供給する。
から出力される信号Ｕn の振幅を検査しこれに応答する
非線形係数ｂn を乗算し信号の利得値を変化する。ここ
で、第１フィルタ−２００はＦＩＲフィルタ−として動
作する。第２フィルタ−３００の加算器３１０は第１フ
ィルタ−２００の第１非線形係数ロム２４０から出力さ
れる利得値の変化された入力信号Ｕn ・ｂn と第２遅延
部３３０から出力される信号ａn-1 ・Ｖn-1 とを加算し
その加算結果Ｖn を減算器１４０及び第２非線形係数ロ
ム３２０にそれぞれ供給する。
【００４１】第２非線形係数ロム３２０は加算器３１０
から出力される信号Ｖn の振幅を検査しこれに応答する
非線形係数ａn を乗算した結果Ｖn ・ａn を出力する。
第２遅延部３３０は第２非線形係数ロム３２０から出力
される信号Ｖn ・ａnを一定時間貯蔵し、貯蔵していた
以前信号Ｖn-k ・ａn-k を加算器３１０に供給し帰還ル
−プを形成する。ここで、第２フィルタ−３００はＩＩ
Ｒフィルタ−として動作し出力が入力デ−タ、その以前
の入力デ−タと以前出力デ−タの結合で正確な周波数応
答特性が得られる。それで、出力ポ−ト１５０を通じて
ディエンファシスされた信号Ｘn が出力される。
から出力される信号Ｖn の振幅を検査しこれに応答する
非線形係数ａn を乗算した結果Ｖn ・ａn を出力する。
第２遅延部３３０は第２非線形係数ロム３２０から出力
される信号Ｖn ・ａnを一定時間貯蔵し、貯蔵していた
以前信号Ｖn-k ・ａn-k を加算器３１０に供給し帰還ル
−プを形成する。ここで、第２フィルタ−３００はＩＩ
Ｒフィルタ−として動作し出力が入力デ−タ、その以前
の入力デ−タと以前出力デ−タの結合で正確な周波数応
答特性が得られる。それで、出力ポ−ト１５０を通じて
ディエンファシスされた信号Ｘn が出力される。
【００４２】プリエンファシスとディエンファシスは互
いに反対の特性を有するのでディエンパシスのシステム
関数は次の通りである。 Ｈdm(Z) ＝１／Ｈem(Z) ＝１／（１＋Ｈ1(Z)） …(6) 図８は本発明によるディジタル非線形プリエンファシス
及びディエンファシスの一実施例によるブロック図であ
る。
いに反対の特性を有するのでディエンパシスのシステム
関数は次の通りである。 Ｈdm(Z) ＝１／Ｈem(Z) ＝１／（１＋Ｈ1(Z)） …(6) 図８は本発明によるディジタル非線形プリエンファシス
及びディエンファシスの一実施例によるブロック図であ
る。
【００４３】図８に示した装置は図３及び図７と同一の
動作をする部分に対しては同一の符号を使用した。同一
の符号に対する構成説明は省略する。図８に示した装置
を図３及び図７と比べる時、記録の際プリエンファシス
装置の入力ポ−トとして利用される第１接点１００と、
再生時ディエンファシス装置の出力ポ−トとして利用さ
れる第２接点１９０を具備し、所定の記録／再生モ−ド
を示す制御信号ＲＥＣ／ＰＢにより第１及び第２接点１
００，１９０中当たる接点を選択して接続する第１スイ
ッチング部１６０と、記録際プリエンファシス装置の出
力ポ−トとして利用する第１接点１２０と、再生際ディ
エンファシス装置の入力ポ−トとして利用する第２接点
１３０を具備し、記録／再生モ−ド信号ＲＥＣ／ＰＢの
制御により第１及び第２接点１２０，１３０中当たる接
点を選択して接続する第２スイッチング部１８０と、第
１スイッチング部１６０及び第２スイッチング部１８０
の間に連結され記録／再生モ−ド信号ＲＥＣ／ＰＢによ
り制御され記録時には加算器として動作し、再生時には
減算器として動作する演算部１７０で構成される点が相
異なる。
動作をする部分に対しては同一の符号を使用した。同一
の符号に対する構成説明は省略する。図８に示した装置
を図３及び図７と比べる時、記録の際プリエンファシス
装置の入力ポ−トとして利用される第１接点１００と、
再生時ディエンファシス装置の出力ポ−トとして利用さ
れる第２接点１９０を具備し、所定の記録／再生モ−ド
を示す制御信号ＲＥＣ／ＰＢにより第１及び第２接点１
００，１９０中当たる接点を選択して接続する第１スイ
ッチング部１６０と、記録際プリエンファシス装置の出
力ポ−トとして利用する第１接点１２０と、再生際ディ
エンファシス装置の入力ポ−トとして利用する第２接点
１３０を具備し、記録／再生モ−ド信号ＲＥＣ／ＰＢの
制御により第１及び第２接点１２０，１３０中当たる接
点を選択して接続する第２スイッチング部１８０と、第
１スイッチング部１６０及び第２スイッチング部１８０
の間に連結され記録／再生モ−ド信号ＲＥＣ／ＰＢによ
り制御され記録時には加算器として動作し、再生時には
減算器として動作する演算部１７０で構成される点が相
異なる。
【００４４】図８によると、先ずディジタル形のビデオ
信号を所定の記録媒体に記録しようとする場合、第１ス
イッチング部１６０は外部から印加される記録モ−ド信
号ＲＥＣにより第１接点１００に接続し記録しようとす
るビデオ信号Ｘn が第１接点１００を通じて入力され
る。入力されたビデオ信号Ｘn は演算部１７０及び第１
フィルタ−２００の第１遅延部２２０と減算器２３０に
それぞれ入力される。第１遅延部２２０は第１スイッチ
ング部１６０から出力されるディジタルビデオ信号Ｘn
を一定時間貯蔵して遅延させた後減算器２３０に供給す
る。
信号を所定の記録媒体に記録しようとする場合、第１ス
イッチング部１６０は外部から印加される記録モ−ド信
号ＲＥＣにより第１接点１００に接続し記録しようとす
るビデオ信号Ｘn が第１接点１００を通じて入力され
る。入力されたビデオ信号Ｘn は演算部１７０及び第１
フィルタ−２００の第１遅延部２２０と減算器２３０に
それぞれ入力される。第１遅延部２２０は第１スイッチ
ング部１６０から出力されるディジタルビデオ信号Ｘn
を一定時間貯蔵して遅延させた後減算器２３０に供給す
る。
【００４５】減算器２３０は第１スイッチング部１６０
及び第１遅延部２２０から出力される信号Ｘn ・Ｘn-k
の差成分Ｕn を求める。第１非線形係数ロム２４０は減
算器２３０から出力される差成分Ｕn を検査し差成分と
これに応答する非線形的な係数値ｂn を乗算した結果値
Ｕn ・ｂn をを第２フィルタ−３００の加算器３１０に
供給する。
及び第１遅延部２２０から出力される信号Ｘn ・Ｘn-k
の差成分Ｕn を求める。第１非線形係数ロム２４０は減
算器２３０から出力される差成分Ｕn を検査し差成分と
これに応答する非線形的な係数値ｂn を乗算した結果値
Ｕn ・ｂn をを第２フィルタ−３００の加算器３１０に
供給する。
【００４６】第２フィルタ−３００の加算器３１０は第
１非線形係数ロム２４０と第２遅延部３３０から出力さ
れる信号を加算して和信号Ｖn を出力する。第２非線形
係数ロム３２０は加算器３１０から出力される信号Ｖn
を検査しこれに応答する非線形係数値ａn を乗算した結
果値Ｖn ・ａn を出力する。第２遅延部３３０は第２非
線形係数ロム３２０から出力される値Ｖn ・ａn を次の
入力値が入ってくるまで貯蔵し、貯蔵していた以前値Ｖ
n-k ・ａn-k を加算器３１０に入力させ帰還ル−プを形
成する。
１非線形係数ロム２４０と第２遅延部３３０から出力さ
れる信号を加算して和信号Ｖn を出力する。第２非線形
係数ロム３２０は加算器３１０から出力される信号Ｖn
を検査しこれに応答する非線形係数値ａn を乗算した結
果値Ｖn ・ａn を出力する。第２遅延部３３０は第２非
線形係数ロム３２０から出力される値Ｖn ・ａn を次の
入力値が入ってくるまで貯蔵し、貯蔵していた以前値Ｖ
n-k ・ａn-k を加算器３１０に入力させ帰還ル−プを形
成する。
【００４７】演算部１７０は記録モ−ド信号ＲＥＣによ
り制御され第１スイッチング部１６０を通じて入力され
るディジタルビデオ信号Ｘn に第２フィルタ−３００の
加算器３１０から出力される信号Ｖn を加算し入力信号
Ｘn の高域成分の強調されたプリエンファシスされた信
号ｙn を発生する。第２スイッチング部１８０は記録モ
−ド信号ＲＥＣにより第１接点１２０に接続され演算部
１７０から出力されるプリエンファシスされた信号ｙn
を第１接点１２０を通じて出力する。
り制御され第１スイッチング部１６０を通じて入力され
るディジタルビデオ信号Ｘn に第２フィルタ−３００の
加算器３１０から出力される信号Ｖn を加算し入力信号
Ｘn の高域成分の強調されたプリエンファシスされた信
号ｙn を発生する。第２スイッチング部１８０は記録モ
−ド信号ＲＥＣにより第１接点１２０に接続され演算部
１７０から出力されるプリエンファシスされた信号ｙn
を第１接点１２０を通じて出力する。
【００４８】反対に所定の記録媒体に記録された信号を
再生する場合に、第２スイッチング部１８０は外部から
供給される再生モ−ド信号ＰＢにより第２接点１３０に
接続され、第２接点１３０を入力ポ−トとしプリエンフ
ァシスされた信号ｙn が入力される。演算部１７０は再
生モ−ド信号ＰＢにより第２スイッチング部１８０を通
じて入力されるプリエンファシスされた信号ｙn から第
２フィルタ−３００の加算器３１０より出力される信号
Ｖn を減算し入力信号ｙn の高域成分を抑制させ即ち、
ディエンファシスされた信号を発生し元の信号Ｘn を復
元する。
再生する場合に、第２スイッチング部１８０は外部から
供給される再生モ−ド信号ＰＢにより第２接点１３０に
接続され、第２接点１３０を入力ポ−トとしプリエンフ
ァシスされた信号ｙn が入力される。演算部１７０は再
生モ−ド信号ＰＢにより第２スイッチング部１８０を通
じて入力されるプリエンファシスされた信号ｙn から第
２フィルタ−３００の加算器３１０より出力される信号
Ｖn を減算し入力信号ｙn の高域成分を抑制させ即ち、
ディエンファシスされた信号を発生し元の信号Ｘn を復
元する。
【００４９】演算部１７０から発生する信号Ｘn は第１
スイッチング部１６０と第１フィルタ−２００の第１遅
延部２２０及び減算器２３０に出力される。第１フィル
タ−２００の第１遅延部２２０は演算部１７０から出力
される信号Ｘn を一定時間貯蔵し、貯蔵していた以前信
号Ｘn-k を減算器２３０に供給する。
スイッチング部１６０と第１フィルタ−２００の第１遅
延部２２０及び減算器２３０に出力される。第１フィル
タ−２００の第１遅延部２２０は演算部１７０から出力
される信号Ｘn を一定時間貯蔵し、貯蔵していた以前信
号Ｘn-k を減算器２３０に供給する。
【００５０】減算器２３０は演算部１７０及び第１遅延
部２２０からそれぞれ出力される信号Ｘn ・Ｘn-k の差
成分Ｕn を求める。第１非線形係数ロム２４０は減算器
２３０から出力される信号Ｕn の振幅を検査しこれに応
答する非線形係数値ｂn を乗算した結果値Ｕn ・ｂn を
を第２フィルタ−３００の加算器３１０に供給する。
部２２０からそれぞれ出力される信号Ｘn ・Ｘn-k の差
成分Ｕn を求める。第１非線形係数ロム２４０は減算器
２３０から出力される信号Ｕn の振幅を検査しこれに応
答する非線形係数値ｂn を乗算した結果値Ｕn ・ｂn を
を第２フィルタ−３００の加算器３１０に供給する。
【００５１】第２フィルタ−３００の加算器３１０は第
１非線形係数ロム２４０と第２遅延部３３０から出力さ
れる信号を加算しプリエンファシス処理で入力信号Ｘn
に加えられた強調された量Ｖn を求める。第２非線形係
数ロム３２０は加算器３１０から出力される信号Ｖn の
振幅を検査しこれに応答する非線形係数ａn を乗算した
結果値ａn ・Ｖn を第２遅延部３３０に供給する。第２
遅延部３３０は第２非線形係数ロム３２０から出力され
る信号ａn ・Ｖn を貯蔵すると同時に貯蔵していた以前
信号ａn-k ・Ｖn-k を加算器３１０に出力し帰還ル−プ
を形成する。
１非線形係数ロム２４０と第２遅延部３３０から出力さ
れる信号を加算しプリエンファシス処理で入力信号Ｘn
に加えられた強調された量Ｖn を求める。第２非線形係
数ロム３２０は加算器３１０から出力される信号Ｖn の
振幅を検査しこれに応答する非線形係数ａn を乗算した
結果値ａn ・Ｖn を第２遅延部３３０に供給する。第２
遅延部３３０は第２非線形係数ロム３２０から出力され
る信号ａn ・Ｖn を貯蔵すると同時に貯蔵していた以前
信号ａn-k ・Ｖn-k を加算器３１０に出力し帰還ル−プ
を形成する。
【００５２】第１スイッチング部１６０は再生モ−ド信
号ＰＢにより第２接点１９０に接続され、第２接点１９
０を出力ポ−トとして利用し演算部１７０から出力され
た信号Ｘn を出力する。本発明は入力信号の振幅により
システムの周波数応答特性が非線形的に変化するフィル
タ−を必要とするシステムに適用可能である。
号ＰＢにより第２接点１９０に接続され、第２接点１９
０を出力ポ−トとして利用し演算部１７０から出力され
た信号Ｘn を出力する。本発明は入力信号の振幅により
システムの周波数応答特性が非線形的に変化するフィル
タ−を必要とするシステムに適用可能である。
【００５３】
【発明の効果】前述した通り、本発明によるディジタル
非線形プリエンファシス／ディエンファシス装置は入力
信号の振幅により非線形的に変化する係数を入力信号と
乗算し入力信号の利得を決定し、利得の調節された入力
信号の通過帯域を非線形係数値により決定することによ
ってシステムのＳ／Ｎ比及び安定性を増大させ、低高周
波信号成分に対しても細かなプリ／ディエンファシス制
御が可能だという効果がある。
非線形プリエンファシス／ディエンファシス装置は入力
信号の振幅により非線形的に変化する係数を入力信号と
乗算し入力信号の利得を決定し、利得の調節された入力
信号の通過帯域を非線形係数値により決定することによ
ってシステムのＳ／Ｎ比及び安定性を増大させ、低高周
波信号成分に対しても細かなプリ／ディエンファシス制
御が可能だという効果がある。
【図１】従来のアナログ非線形プリエンファシス装置の
回路図である。
回路図である。
【図２】（Ａ）は図１に示した非線形エンファシス部の
周波数対利得特性を説明する図であり、（Ｂ）は図１に
示した主エンファシス部の周波数対利得特性を説明する
図である。
周波数対利得特性を説明する図であり、（Ｂ）は図１に
示した主エンファシス部の周波数対利得特性を説明する
図である。
【図３】本発明によるディジタル非線形プリエンファシ
ス装置を示したブロック図である。
ス装置を示したブロック図である。
【図４】（Ａ）は図３に示した第１非線形係数ロムの入
出力関係を説明するためのグラフであり、（Ｂ）は図３
に第２非線形係数ロムの入出力関係を説明するためのグ
ラフである。
出力関係を説明するためのグラフであり、（Ｂ）は図３
に第２非線形係数ロムの入出力関係を説明するためのグ
ラフである。
【図５】（Ａ）は図３に示した第１フィルタ−の周波数
利得特性を説明するためのグラフであり、（Ｂ）は図３
に示した第２フィルタ−の周波数利得特性を説明するた
めのグラフである。
利得特性を説明するためのグラフであり、（Ｂ）は図３
に示した第２フィルタ−の周波数利得特性を説明するた
めのグラフである。
【図６】図３に示した加算器１１０の入力信号の周波数
利得特性を説明するためのグラフである。
利得特性を説明するためのグラフである。
【図７】本発明によるディジタル非線形ディエンファシ
ス装置の一実施例によるブロック図である。
ス装置の一実施例によるブロック図である。
【図８】本発明による一体形ディジタル非線形プリエン
ファシス及びディエンファシス装置の一実施例によるブ
ロック図である。
ファシス及びディエンファシス装置の一実施例によるブ
ロック図である。
１００，１３０ 入力ポ−ト １１０，３１０ 加算器 １２０，１５０ 出力ポ−ト １４０，２３０ 減算器 １６０，１８０ スイッチング部 １７０ 演算部 ２００ 第１フィルタ− ２２０，３３０ 遅延部 ２４０，３２０ 非線形係数ロム ３００ 第２フィルタ−
Claims (12)
- 【請求項１】 入力されるディジタル信号の高域成分の
振幅により入力ディジタル信号の利得を変化し、前記利
得が可変された信号を出力する第１フィルタ−手段と、 前記第１フィルタ−手段から出力される信号の振幅によ
り前記第１フィルタ−手段からの利得が可変された出力
信号の通過帯域を可変し、前記通過帯域可変及び利得可
変された信号を出力する第２フィルタ−手段と、 前記入力されるディジタル信号と前記第２フィルタ−手
段から出力される信号を混合し入力信号の高域成分を強
調したプリエンファシスされた信号を発生する混合手段
を含むことを特徴とするディジタル非線形プリエンファ
シス装置。 - 【請求項２】 前記第１フィルタ−手段は、 前記入力ディジタルビデオ信号を所定時間遅延し、第１
遅延信号として出力する第１遅延手段と、 前記入力ディジタルビデオ信号と第１遅延手段から出力
される信号との差成分を求めて出力する減算手段と、 前記減算手段から出力される信号を検査し前記減算手段
からの前記出力信号に対応する予め設定した非線形係数
を乗算し、その乗算結果を出力する第１非線形処理手段
を含むことを特徴とする請求項１記載のディジタル非線
形プリエンファシス装置。 - 【請求項３】 前記第２フィルタ−手段は、 入力信号を前記所定時間遅延し第２遅延信号として出力
する第２遅延手段と、 前記第１非線形処理手段から出力される信号と前記第２
遅延手段から出力される第２遅延信号の和成分を求めエ
ンファシス量として出力する加算手段と、 前記加算手段として出力されるエンファシス量の振幅を
検査しこれに対応する非線形係数を乗算し乗算した結果
を前記第２遅延手段の入力信号として出力する第２非線
形処理手段を含むことを特徴とする請求項２記載のディ
ジタル非線形プリエンファシス装置。 - 【請求項４】 入力されるディジタル信号の高域成分を
検出するＦＩＲ（Finite Impulse Response ）フィルタ
−よりなっている第１高域通過フィルタ−と、 前記検出された高域成分の振幅に応答する第１非線形係
数を前記入力ディジタル信号に乗算し前記入力ディジタ
ル信号の利得を変化して出力する非線形係数処理手段
と、 ＩＩＲ（Infinite Impulse Response ）フィルタ−で構
成され前記非線形係数処理手段の出力信号とその振幅に
応答する第２非線形係数を乗算し通過帯域を変化しその
通過帯域可変された信号を出力する第２高域通過フィル
タ−と、 予め定められた動作により前記入力されるディジタル信
号と前記第２高域通過フィルタ−の出力信号を加算しプ
リエンファシスされた信号を発生する動作手段を含むこ
とを特徴とするディジタル非線形プリエンファシス装
置。 - 【請求項５】 プリエンファシス処理したディジタル信
号をディエンファシスするためのディジタル非線形ディ
エンファシス装置において、 前記プリエンファシスされたディジタル信号からディエ
ンファシス量を減算し、プリエンファシスされた信号を
元のエンファシスされていない信号に復元して出力する
第１減算手段と、 前記第１減算手段から出力される信号中高域成分信号の
振幅により前記プリエンファシスされた信号の利得を変
化して出力する第１フィルタ−手段と、 前記第１フィルタ−手段から出力される信号の振幅によ
り通過帯域を可変し通過帯域可変された信号を前記ディ
エンファシス量として前記第１減算手段に出力する第２
フィルタ−手段を含むことを特徴とするディジタル非線
形ディエンファシス装置。 - 【請求項６】 前記第１フィルタ−手段は、 前記第１減算手段から出力される信号を所定時間遅延し
て出力する第１遅延手段と、 前記第１減算手段及び第１遅延手段から出力される信号
の差を求めて出力する第２減算手段と、 前記第２減算手段から出力される信号の振幅を検査しこ
れに対応する第１非線形係数を前記信号に乗算し入力信
号の利得を可変し、前記利得可変された信号を出力する
第１非線形処理手段を含むことを特徴とする請求項５記
載のディジタル非線形ディエンファシス装置。 - 【請求項７】 前記第２フィルタ−手段は、 入力信号を前記所定時間遅延して出力する第２遅延手段
と、 前記第１非線形処理手段から出力される信号と前記第２
遅延手段から出力される信号の和成分を求めて前記入力
信号のディエンファシス量として前記第１減算手段に出
力する加算手段と、 前記加算手段から出力される信号の振幅を検査しこれに
対応する第２非線形係数を乗算し乗算結果を前記第２遅
延手段の入力信号と出力する第２非線形処理手段を含む
ことを特徴とする請求項６記載のディジタル非線形ディ
エンファシス装置。 - 【請求項８】 プリエンファシス処理したディジタル入
力信号をディエンファシスするためのディジタル非線形
ディエンファシス装置において、 プリエンファシスされたディジタル入力信号からディエ
ンファシス量を減算しプリエンファシスされたディジタ
ル入力信号を元のエンファシスされていないディジタル
信号に復元して出力する減算手段と、 前記減算手段から出力されるエンファシスされていない
ディジタル信号の高域成分の振幅を検出するＦＩＲフィ
ルタ−よりなっている第１高域通過フィルタ−手段と、 前記エンファシスされていないディジタル信号の高域成
分の検出された振幅に応答する第１非線形係数をプリエ
ンファシスされたディジタル入力信号に乗算し前記プリ
エンファシスされたディジタル入力信号の利得を変化
し、前記利得可変及びプリエンファシスされたディジタ
ル信号を出力する非線形係数処理手段と、 前記非線形係数処理手段の出力信号の振幅に応答する第
２非線形係数を乗算し通過帯域を変化し前記通過帯域可
変された出力信号を前記減算手段にディエンファシス量
として出力するＩＩＲフィルタ−よりなっている第２高
域通過フィルタ−手段を含むことを特徴とするディジタ
ル非線形ディエンファシス装置。 - 【請求項９】 記録モ−ドの間入力ポ−トとして動作す
る第１接点と再生モ−ドの間出力ポ−トとして動作する
第２接点を具備し、所定の記録／再生モ−ド信号により
前記第１及び第２接点中の一つを選択する第１スイッチ
ング手段と、 記録モ−ドの間出力ポ−トとして動作する第３接点と再
生モ−ドの間入力ポ−トとして動作する第４接点を具備
し、所定の記録／再生モ−ド信号により前記第３及び第
４接点中の一つを選択する第２スイッチング手段と、 前記第１スイッチング手段と第２スイッチング手段の間
に連結され、前記第１スイッチング手段及び第２スイッ
チング手段中の一つを通じて入力される入力信号とエン
ファシス量を前記記録／再生モ−ド信号により前記記録
モ−ド中には加算し、前記再生モ−ド中に減算する演算
手段と、 前記第１スイッチング手段及び第２スイッチング手段中
の一つを通じて入力される信号の振幅により前記入力信
号の利得を変換して前記利得可変された信号を出力する
第１フィルタ−手段と、 前記第１フィルタ−手段から出力される信号の振幅によ
り通過帯域を変化し前記通過帯域可変された信号をエン
ファシス量として前記演算手段に出力する第２フィルタ
−手段を含むことを特徴とするディジタル非線形プリエ
ンファシス及びディエンファシス装置。 - 【請求項１０】 前記第１フィルタ−手段は、 前記記録モ−ドの間には第１スイッチング手段の出力信
号を、前記再生モ−ドの間には前記演算手段を通じて出
力される信号を所定時間遅延して出力する第１遅延手段
と、 前記第１スイッング手段又は演算手段の出力信号と前記
第１遅延手段の出力信号の差を求めて前記差を出力する
減算手段と、 前記減算手段から出力される信号の振幅に対応する第１
非線形係数を乗算した第１乗算結果を出力する第１非線
形処理手段を含むことを特徴とする請求項９記載のディ
ジタル非線形プリエンファシス及びディエンファシス装
置。 - 【請求項１１】 前記第２フィルタ−手段は、 入力信号を前記所定時間遅延して出力する第２遅延手段
と、 前記第１非線形処理手段から出力される信号と前記第２
遅延手段から出力される信号を加算し和成分を求めて前
記入力信号のエンファシス量として前記演算手段に出力
する加算手段と、 前記加算手段から出力される信号の振幅を検査しこれに
対応する第２非線形係数を前記信号に乗算した第２乗算
結果を前記第２遅延手段に出力する第２非線形処理手段
を含むことを特徴とする請求項１０記載のディジタル非
線形プリエンファシス及びディエンファシス装置。 - 【請求項１２】 記録モ−ドの間入力ポ−トとして作用
する第１接点と再生モ−ドの間出力ポ−トとして作用す
る第２接点を具備し、所定の記録／再生モ−ド信号が前
記記録モ−ド又は前記再生モ−ドを表すことにより当た
る接点を選択して接続する第１スイッチング手段と、 前記記録モ−ドの間出力ポ−トとして作用する第３接点
と前記再生モ−ドの間入力ポ−トとして作用する第４接
点を具備し、所定の記録／再生モ−ド信号が前記記録モ
−ド又は前記再生モ−ドを表すことにより当たる接点を
選択して接続する第２スイッチング手段と、 前記第１スイッチング手段と第２スイッチングの間に連
結され、前記第１スイッチング手段及び第２スイッチン
グ手段中の一つを通じて入力される入力信号とエンファ
シス量を前記記録／再生モ−ド信号により前記記録モ−
ド中には加算し、前記再生モ−ド中には減算する演算手
段と、 前記第１スイッチング手段あるいは第２スイッチング手
段を通じて入力されるディジタル信号の高域成分を検出
するＦＩＲフィルタ−よりなっている第１高域通過フィ
ルタ−手段と、 前記検出された高域成分の振幅に応答する第１非線形係
数を前記入力ディジタル信号に乗算し利得を変化し前記
利得可変された信号を出力する第１非線形係数処理手段
と、 前記第１非線形係数処理手段の出力信号の振幅に応答す
る第２非線形係数を乗算し通過帯域を変化し前記通過帯
域可変された信号を前記エンファシス量として前記演算
手段に出力するＩＩＲフィルタ−よりなっている第２高
域通過フィルタ−を含むことを特徴とするディジタル非
線形プリエンファシス及びディエンファシス装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930004987A KR950007310B1 (ko) | 1993-03-29 | 1993-03-29 | 디지탈 비선형 프리-엠퍼시스/디-엠퍼시스 |
| KR4987/1993 | 1993-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06350961A true JPH06350961A (ja) | 1994-12-22 |
| JP2781137B2 JP2781137B2 (ja) | 1998-07-30 |
Family
ID=19352970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6059055A Expired - Fee Related JP2781137B2 (ja) | 1993-03-29 | 1994-03-29 | ディジタル非線形プリエンファシス／ディエンファシス装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5493341A (ja) |
| JP (1) | JP2781137B2 (ja) |
| KR (1) | KR950007310B1 (ja) |
| CN (1) | CN1061506C (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10293564A (ja) * | 1997-04-21 | 1998-11-04 | Toshiba Corp | 表示装置 |
| JP3573701B2 (ja) | 2000-09-14 | 2004-10-06 | Ｎｅｃエレクトロニクス株式会社 | 出力バッファ回路 |
| KR101074382B1 (ko) * | 2004-07-23 | 2011-10-17 | 엘지디스플레이 주식회사 | 액정표시장치의 구동부 및 이의 구동방법 |
| CN101572540B (zh) * | 2009-06-09 | 2012-06-13 | 中国人民解放军国防科学技术大学 | 加重强度可配置的预加重电路 |
| CN101917202B (zh) * | 2010-02-11 | 2013-07-03 | 深圳市国微电子有限公司 | 一种提取混频信号中的高速信号的装置、方法及系统 |
| CN102820918B (zh) * | 2012-08-13 | 2015-09-02 | 苏州海光芯创光电科技有限公司 | 具有高频预补偿的集成化光芯片及高速光通信器件 |
| CN103457154B (zh) * | 2013-08-29 | 2015-10-28 | 烽火通信科技股份有限公司 | 带预加重的集成光通信激光驱动器 |
| CN116249053B (zh) * | 2018-10-05 | 2024-07-19 | 奇跃公司 | 用于双耳音频渲染的耳间时间差交叉渐变器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6093682A (ja) * | 1983-10-25 | 1985-05-25 | Sony Corp | デイジタル非線形プリエンフアシス回路 |
| US4849826A (en) * | 1986-11-14 | 1989-07-18 | Matsushita Electric Industrial Co., Ltd. | Digital non-linear pre-emphasis/de-emphasis apparatus for eliminating noise components from video signals in a video signal processing system |
| US5144434A (en) * | 1989-07-13 | 1992-09-01 | Canon Kabushiki Kaisha | Video signal processing device using look-up table |
| JPH0468923A (ja) * | 1990-07-09 | 1992-03-04 | Sony Corp | ノンリニアプリエンファシス・デエンファシスシステム |
-
1993
- 1993-03-29 KR KR1019930004987A patent/KR950007310B1/ko not_active IP Right Cessation
-
1994
- 1994-03-29 JP JP6059055A patent/JP2781137B2/ja not_active Expired - Fee Related
- 1994-03-29 CN CN94103770A patent/CN1061506C/zh not_active Expired - Fee Related
- 1994-03-29 US US08/218,935 patent/US5493341A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR940022527A (ko) | 1994-10-21 |
| CN1061506C (zh) | 2001-01-31 |
| JP2781137B2 (ja) | 1998-07-30 |
| CN1093857A (zh) | 1994-10-19 |
| KR950007310B1 (ko) | 1995-07-07 |
| US5493341A (en) | 1996-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6128162B2 (ja) | ||
| US4709269A (en) | Noise reduction circuit for video signal | |
| US4618893A (en) | Noise reducing system for video signal | |
| JP2781137B2 (ja) | ディジタル非線形プリエンファシス／ディエンファシス装置 | |
| JPH0241951B2 (ja) | ||
| US4860105A (en) | Noise Reducing circuit of a video signal | |
| JP2540260B2 (ja) | 受信装置 | |
| US5220427A (en) | Magnetic reproducing apparatus having circuit for preventing reversal of white peak | |
| US5144434A (en) | Video signal processing device using look-up table | |
| JPH0341882B2 (ja) | ||
| US4864404A (en) | Noise reduction circuit of a video signal | |
| US5159442A (en) | Color signal processing apparatus | |
| KR100236362B1 (ko) | 비선형 디엠파시스 회로 | |
| JPS6322374B2 (ja) | ||
| US5097336A (en) | Signal processing apparatus | |
| JP2564987B2 (ja) | 映像信号処理回路 | |
| US5179476A (en) | Signal processor | |
| JP2831996B2 (ja) | 信号記録装置 | |
| JP2990715B2 (ja) | 非線形信号処理回路 | |
| JPS63266983A (ja) | 映像信号処理装置 | |
| JPH0773357B2 (ja) | 映像信号処理装置 | |
| JP2535262B2 (ja) | プリ・エンファシス回路 | |
| JPH06140875A (ja) | 自動等化装置 | |
| JPH02231890A (ja) | 雑音低減回路 | |
| EP0453684A2 (en) | Playback equalizer for a tape recorder |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090515 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |