SE409793B - Sett for att vid overforing av pcm-information minska behovet av antalet overforda bitar samt anordning for utforande av settet - Google Patents

Description

_7v149ea-9" 2 Uppfinningen beskrivs närmare med hjälp av ett utföringsexempel under hänvisning till bifogade ritning av vilken Fig. 1 utgör ett blocksehema över en anordning enligt en utföringsfom.av uppfinningen och Fig. 2 utgör ett blockscllema över en anordning enligt en annan utföringsform av uppfinningen.

Som framgår av Fig. 1 innefattar anordningen enligt uppfinningen på sändarsidan en styrbar förstärkare F1, med uppgift att anpassa inkomande signalens nivå till arbetsområdet för en till förstärkarens utgång ansluten A/D-omvandlare AD, genom inkoppling av förstärkning eller dämpning i beroende av till styringångar på för- stärkaren inkommande digitala styrsignaler. Därvid erhålls en normaliserad signal- amplitud som ingångssignal till A/D-omvandlaren. Genom att ansöka signalernas nonmali- serade amplituder och endast överföra uppgift om segment, dvs. det amplitudområde inom vilket avkodningen sker, när byte av segment är aktuellt, kan hela segmentbestämnings- *koden utgå ur transmissionskoden. Vanligtvis utgörs PCM-koden av 8 bitar indelad i, en bit för polaritetsbestämning, tre bitar för bestämning av segmenttillhörighet (C-koden), och fyra bitar för amplitudbestämning (S-koden). Segmentbestämningen utförs i anordningen enligt uppfinningen med hjälp av amplitudkoden (S-koden) på så sätt att maximal positiv amplitud (+Smax), ger order om byte till närmast högre segment och att maximal negativ amplitud (-Smax), ger order om byte till närmast lägre segment. På detta sätt erhålls en transmissionskod som endast innehåller fem ' bitar, fyra bitar för amplitudangivelse och en polaritetsbit.

Efter A/D-omvandling i omvandlaren AD tillförs signalerna, i parallell fonm ingångarna på en avkodare DI. Nämnda signaler tillförs enligt exemplet även i parallell form ingângarna på en parallell/serie-omvandlare PS. Överföringen av signaler till mottagarsidan kan likaväl ske i parallell form. På utgångarna från avkodaren D1 avges signaler till en styranordning bestående av en tidmätningskrets Cdå, en logisk krets 01 samt en räknare CM1. Då avkodaren D1 avkodat en signal motsvarande maximala positiva amplitudvärdet med den binära kombinationen 11111, utgår en logisk ETT- _ signal från avkodarens utgång +Smax som uppräkningssignal till en första ingång på räknaren CM1. Räknaren avger därvid en utsignal till den styrbara förstärkaren F1, vilken signal anger att en uppreglering till närmast högre segment skall ske, varvid signalen från förstärkaren, för att exempelvis dubbla amplitudvärden skall kunna mätas, dämpas med en faktor 2 som bestäms av signalen från räknaren CM1.

Vid övergång till lägre segment sker följande. Tidmätningskretsen CRA utgörs av en räknare som på en nollställningsingâng avkänner den mest signifikanta biten i amplitudkoden utsänd från utgång SH på avkodaren D1. Räknaren mottager på en andra ingång räknepulser från en för systemet gemensam, på ritningen ej visad, klocksignal- generator och stegar därvid en position exempelvis var 10:e ms. Om utgång SH ej aktiverats, dvs. om den mest signifikanta biten varit en logisk nolla hela tiden _ tills räknaren når 8:e positionen dvs. efter 80 ms, utgår en signal från räknaren GRÅ till en första ingång på en logisk krets 01. Om nämnda utgång SH aktiverats innan " i i 'vmssa-e 3 räknaren nått den 8:e positionen, nollställs räknaren och räkneförloppet påbörjas på nytt. Då avkodaren D1 avkodat en signal motsvarande signalens nollnivåvärde (S0) med den binära kombinationen 10000, utgår en logisk ETT-signal från avkodarens utgång S0 till en andra ingång på kretsen 01. Då kretsen 01 aktiverats utgår en ned- räkningssignal till en andra ingång på räknaren CM1, som avger utsignal till den styrbara förstärkaren F1, vilken signal anger att en nedreglering till närmast lägre segment skall ske. Därvid förstärks signalen från förstärkaren med en faktor 2 som bestäms av signalen från räknaren C141. Det framgår således att uppreglering till när- mast högre segment sker då den binära kombinationen 11111 avkodats, under det att nedreglering till närmast lägre segment är beroende av att ett bestämt amplitudvärde, enligt exemplet hälften av det maximala amplitudvärdet underskridits under en viss tid i kombination med att nollnivåsignal 10000 måste uppträda.

'Då inget segmentbyte skall förekomma, utgår samtliga signaler oförändrade till mottagaren efter omvandling i parallell/serie-omvandlaren PS. Även systemets mottagare måste få information om eventuella segmentändringar. Denna information erhålls genom koderna +Smax (11111) vid uppreglering och -Smax (00000) vid nedreglering.

I det fall avkodaren D1 avger signal motsvarande koden SO (10000) finns två möjlig- heter, antingen är signalen endast ett nivåbesked som inte är kopplat till segment- förändring, signalen sänds då oförändrad till mottagaren, eller också är signalen knuten till villkoret för nedreglering. Om så är fallet skall den mest signifikanta biten_(MSB).i koden inverteras, för att mottagaren skall uppfatta signalen som en regleringssignal varvid på transmissionssidan utsänds koden 00000 dvs. -Smax innebä- rande order till mottagaren att utföra nedreglering. Inverteringen av HSB-biten i signalen S0 tillgår så att informationen om MSB-bitens tillstånd utsänds från A/D-omvandlaren till ena ingången på en exklusiv ELLER-krets 02 vars andra ingång aktiveras av utsignalen från kretsen 01 dvs nedregleringssignalen. Då nollnivâsignalen S0 endast utgör nivåangivelse dvs ingen segmentändring, erhålls en logisk etta på nämnda ena ingång till kretsen 02. Eftersom ingen ettsignal för nedreglering utgar från kretsen 01 erhålls en nolla på andra ingången till kretsen 02, varvid kretsen avger en etta på utgången. Då nollnivåsignalen är knuten till nedreglering erhåller nämnda ena ingång på kretsen 02 fortfarande ETT-signal under det att andra ingången, som nu aktiveras från kretsen 01, även den erhåller ETT-signal varvid kretsen 02 avger nollsignal på utgången, signalens NSB-bit är därmed inverterad. Signalen -Smax angivande maximal negativ amplitud, kan även den utgöra en ren niväangivelse.

Eftersom koden för -Smax är 00000 får denna signal i detta fall ej skickas ut på ledningen för att mottagaren ej skall förväxla denna signal med ett nedreglerings- besked. I stället utsända närmast intilliggande amplitudsteg,dvs. 00001, vilket innebär att den minst signifikanta biten, LSB-biten, i dataordet måste inverteras, vilket sker i en'exklusiv ELLER-krets 05. Ena ingången på kretsen 03 aktiveras av v. a..- 'rvíaeen-s ' signalen -Smàx från avkodaren D1. Till andra ingången på kretsen 03 ansluts signalen som anger LSB-bitens tillstånd. Då signalen -Smax avkodats erhåller nämnda ena ingång en logisk ETTA varvid, eftersom'LSB-biten är NOLL, en ETTA avges pa kretsens* utgång. Vid alla andra lcombinationer passerar LSD-biten kretsen 03 oförändrad.

I mottagaren omvandlas det i serieform inkomande dataflödet till parallella signaler i en serie/parallel1-omvandlare SP, och tillförs en digital/analog-omvandlare DA.

En avkodare D2 avkodar signalen före D/A-omvandlingen. Den sålunda avkodade signalen omvandlas i D/A-omvandlaren så att en normaliserad analog signal avges på D/A-omvand- larens utgång. Nämnda analoga signal tillförs ingången på en styrbar förstärkare F2 som, i beroende av till styringångar på förstärkaren inkommande styrsignaler, genom inkoppling av förstärkning eller dämpning upphäver normaliseringen och åter- ställer den ursprungliga till systemet inkommande analoga signalen. Från avkodaren D2 utgår styrsignaler tillen räknare CM2. Då avkodaren avkodat en signal motsvarande maximala positiva amplitudvärdet (+Smax), utgår en uppräkningssignal till en första ingång på räknaren CM2 som avger en styrsignal till den styrbara förstärkaren F2.

Nämnda styrsignal anger att en uppreglering till närmast högre segment skall ske, varvid signalen ut från förstärkaren F2 förstärks med en faktor 2 som bestäms av nämnda styrsignal. Då avkodaren D2 avkodat en signal motsvarande maximala negativa amplitudvärdet -Smax, utgår en nedräkningssignal till en andra ingång på räknaren CM2 som avger en styrsignal till förstärkaren F2. Nämnda styrsignal anger att en nedreglering till närmast lägre segment skall ske, varvid signalen ut från för- stärkaren dämpas med en faktor 2 som bestäms av nämnda styrsignal. Eftersom, som tidigare nämnts, nedregleringsbeskedet från systemets sändarsida är kombinerat med nollnivåsignalen S0 i vilken HSB-bitenyinverterats så måste nämnda NSB-bit på mottagarsidan återställas före D/A-omvandlingen. Detta tillgår så att signalen angående MSB-bitens binära tillstånd tillförs ena ingången på en exklusiv ELLER; krets Ok. Den andra ingången på kretsen aktiveras av signalen -Smax då den uppträderp vilket innebär att alla signaler passerar oförändrade utom signalen 00000 i vilken Mss-biten inverteras så att signalen 10000 (so) återställa I tabellform visas exempel på hur ett binärt ord är sammansatt av delkoder angivande polaritet, segment och amplitudnivåer. För enkelhetens skull visas endast den positiva delen av signalen.

Som tidigare nämnts indelas signalens totala amplitudområde i ett antal segment och där varje segment innefattar ett antal amplítudnivâer. Amplitudstegen inom ett -segment är lika stora, medan amplitudstegen hos två närliggande segment är relaterade till varandra med en faktor 2. Amplitudstegets storlek inom segmentet motsvarar ampli- tudvärdet tillhörande den minst signifikanta biten LSB, för segmentet ifråga. 7714964-9 i" Vid kända system är en viss amplitnd entydigt bunden till segment och amplitudsteg vilket medför att mellan successivn ovkodningar segment och amplitudsteg kan ändras till vilket som helst annat segment och amplitudsteg i beroende av amplitudvärdet vid kodningstillfället ifråga.

Vid förloppet enligt uppfinningen bestäms emellertid, som tidigare beskrivits, seg- menttillhörigheten av en särskild segmentstyranordning, och förändringar av segment- tillhörighet tillåts ske endast efter på förhand uppställda villkor. Enligt exemplet väljs segmentområden på sådant sätt att första segmentet har en LSB motsvarande 20=1mV och anger med exempelvis 16 amplitudsteg amplituden O, 1, 2...15mV. Näst- följande segment har en LSB motsvarande 21=.mV och anger i 16 amplitudsteg ampli- tuden 0, 2, 4...50mV. Ytterligare nästföljande segment har en LSB motsvarande 22=èmV och anger i 16 amplitudsteg amplituden O, à, 8...60mV osv för efterföljande segment.

I tabellen är LSB-värdet för varje segment uttryckt i ett decimalt tal.

Med stöd av tabellen ges exempel på ett omvandlingsíörlopp enligt exemplet. En sig- nal med stort amplitudområde indelas i ett antal segment av vilka Co-C5 visas, och där varje segment är indelat i ett antal amplitudsteg S0-S15. Varje amplitudsteg inom ett segment omfattar ett amplitudområde som bestäms av segmentets ISB-värde 1, 2, 4 osv. Tabellen visar också de olika amplitudstegens So-$15 binära representa- tion.

En amplitud exempelvis 8 mV anges dels med segmentlägesangivelse C=O vid vilket segment LSB enligt ovan motsvarar 1 mV, dels med amplitudstegsangivelsen S=8. Angiven amplitud erhålls genom produkten av segmentlägets LSB-värde och amplitudstegsangivel- sen dvs i exemplet 1x8=8mV. Samma amplitud kan även anges med annan segmentlägesan- ' givelse C=1 vid vilket segment,enligt exemplet ovan,lSB motsvarar 2 mV, och med amlitudstegsangivelsen S=k dvs enligt exemplet 2x4=8mV. Amplituden kan på liknande sätt även anges i segmentläge C=2 och C=5. I högre segment anges 0. Som framgår av tabellen uppnås större noggrannhet ju lägre segment signalen anges i, och att man i anordningen enligt uppfinningen genom ändring av förstärkningen Ständigt arbetar ínflm det segment som ger den största noggrannheten. 7711964-9" .6 1 1111 S15 15 30 60 120 2110 11011 1 1110, sm 111. 2s 56 112 2211 111.8 i I 1 1|000 ss s 16 32 611 128 256 1 0111 g s? 7 111 28 56 112 2211 .1 I 1 0100 sk 4 s 16 _ 32 611 122 1 0011 S3 3 6 12 21 as 96 1 0010 S2 2 11 16 .32 611 _1 0001 sl 1 2 16 i 32 10000 so 0 0 0 0 Po1+Sf od C Co C1 C2 G3 Ch C5 etc Lsn 1 _ 2 11 s 16 32 Med hänvisning till Fig. 2 beskrivs en ytterligare utföringsform, i vilken en an- ordning enligt uppfinningen samarbetar med en A/D-D/A-omvandlare av konventionell typ i ett PCM-system. En sådan A/D-omvandlare anger själv i vilket segment kodningen skall ske, under det att nämnda räknare CMl anger i vilket segment kodningen borde ske. Genom att utföra en jämförelse mellan nämnda båda segmentangivelser kan koden omräknas och anpassas i överenstämmelse med uppfinningen. I denna utföringsform ut- går på sändarsidan förstärkaren Fl och istället tillkommer en kodomvandlare CRB, en jämförare J, ett skiftregister SRI och ett antal ELLER-kretsar Cl-G5. På mottagar- sidan utgår förstärkaren F2 och istället tillkomer en kodomvandlare CRC, ett skift- register SR2 och en styrkrets 05. Ovriga kretsar har samma uppgift och funktion som beskrivits i samband med Fig. 1.

En omvandlare AD omvandlar på sändarsidan en inkommande analog signal till en digital signal och avger denna på sina utgångar i parallell form, varvid uppgift om segment- kod tillförs ingångar på kodomvandlaren CRB och uppgift om amplitudkod tillförs in- gångar på skiftregistret SRI och att en extra ETT-bit E belägger första positionen i registret. Polaritetsbiten tillförs direkt en ingång på avkodaren Dl. I denna utför- ingsform utnyttjas således 6 bitar i kodordet, en polaritetsbit, fyra amplitudbitar och nämnda extra ETT-bit E. Segmentbestämningsvärdet i räknaren CMl är ett tillfäl- ligt segmentvärde eftersom till detta värde kan adderas eller subtraheras ett (1), i beroende av styrsignaler på ingångarna, på sätt som beskrivits i anslutning till Fig.1 Vid den tidigare nämnda jämförelsen mellan segmentbestämningskoden från A/D-omvandla- ren och nämnda tillfälliga segmentvärde från räknaren CMl,kan följande tre fall in- träffa: ' 7714964-9 (a) Koderna är lika (b) Koden från A/D-omvandlaren är större än koden från räknaren (c) Koden från A/Ü-omvandlaren är mindre än koden från räknaren Från utgångarna på kodomvandlaren CRB utgår A/D-omvandlarens segmentbestämningskod till ingångar på jämföraren J. Jämföraren mottager på andra ingångar det tillfälliga segmentbestämningsvärdet från räknaren CMI, varefter den jämför de mottagna koderna.

Om jämförelsen visar att koderna är lika, och om vare sig +Smax eller -Smax före- ligger, utgår amplitudkoden från skiftregistret SRI oförändrad via ELLER»kretsarna Cl-G5 och parallell/serie-omvandlaren PS, till mottagarsidan. Den nämnda extra signalen E åtföljer alltid amplitudkoden till mottagaren.

På mottagarsidan underkastas signalen en serie/parallell-omvandling i omvandlaren SP, varefter amplitudkoden oförändrad passerar skiftregistret SR2 och till ingången på en digital/analog-omvandlare DA. Nämnda D/A-omvandlare är av samma typ som A/D-om- vandlaren på sändarsidan och kräver således uppgift om segmentbestämningskod. En avkodare D2 avkodar signalen och konstaterar att varken +Smax eller -Smax föreligger varför innehållet i räknaren CM2 utan ändring tillförs D/A-omvandlaren via en kod- omvandlare CRC, som slutlig segmentbestämningskod.

Om jämförelsen på sändarsidan mellan segmentkoderna visar att segmentkoden från A/D- omvandlaren är större än nämnda tillfälliga segmentbestämningsvärde, avger jämföraren . J logisk ETT-signal som styrsignal till ena ingången på samtliga ELLER-kretsar Cl-CS.

Oavsett vilken amplitudkod som nu utsänds från skiftregister SRI, beläggs samtliga utgångar från ELLER-kretsarna med ETTOR, dvs den binära kombination som svarar mot det maximala positiva amplitudvärdet +Smax. Denna signal tillförs avkodaren Dl som avger räknesignal till räknaren CMI för ökning av dennas innehåll med ett, dessutom över- förs signalen på sätt som tidigare beskrivits till mottagaren. Jämföraren J utför nu en ny jämförelse mellan segmentkoderna efter det att innehållet i räknaren CMI ökats med ett. Om olikhet fortfarande råder, upprepas förloppet tills dess likhet uppnåtts.

Pâ mottagarsidan avkänner avkodaren D2 den översända maximala positiva amplituden +Smax, och avger räknepuls till räknaren CM2 för ökning av dennas innehåll med ett (1). varvid det därvid bildade nya sogmentvärdet utsänds till D/A-omvandlaren via kod- omvandlaren CHÉ. ,_??14964-9" Om jämförelsen på sändarsidan slutligen visar att värdet från A/D-omvandlaren är lägre än nämnda tillfälliga segmentvärde, avger jämföraren J en styrsignal som dels utgör stegpuls till kodomvandlaren CRB och ökar innehållet i denna med ett (1), dels utgör skiftpuls till skiftregistret SRI. Då registret mottager den första skift- pulsen förskjuts det i registret inskrivna amplitudkodordet ett steg, varvid den minst signifikanta biten i ordet skiftas ut. Den i registrets första position in- skrivna extra ETT-biten E förflyttas nu till andra positionen och i stället inskrivs en nolla i första positionen.

Om skillnaden mellan segmentkoderna vid jämförelsen är så stor att ytterligare en skiftpuls utgår till skiftregistret, förflyttas den extra ETT-biten E till tredje pošitionen,den iförsta positionen inskrivna nollan förflyttas till andra positionen “och en ny nolla inskrivs i första positionen samtidigt som den nu minst signifikanta biten skiftas ut. Om kodordet i skiftregistret före skiftningen hade utseendet 10000 får det efter skiftningen således utseendet 00100. Detta nya kodord översänds till mottagarsidan i oförändrad form, eftersom varken +Smax eller -Smax kan förekomma. Givetvis överförs även polaritetsbiten tillsammans med resten av kod- ordet. Stegpulsen från jämföraren J ökar innehållet i kodomvandlaren CRB varefter det nya värdet från kodomvandlaren tillförs jämföraren J för ny jämförelse. Förlop- pet upprepas tills segmentkoden från A/D-omvandlaren är lika med nämnda tillfälliga segmentvärde från räknaren CMI. Om segmentkoden från A/D-omvandlaren vid jämförel- sens början var exempelvis 3, dvs den angivna amplituden skall avkodas i segment 3, och det tillfälliga segmentvärdet från räknaren CMl var exempelvis 5, dvs det_lämp- ligaste segmentet att koda amplitudvärdet i är segment nr 5, är skillnaden lika med två segmentsteg. Detta innebär således att kodomvandlaren CRB räknas upp tvâ steg och att skiftregistret SRI mottager två skiftpulser som förskjuter det inskrivna ordet två steg. :l:På mottagarsidan"tillförs det mottagna och serie/parallell-omvandlade kodordet dels ingångar till registret SR2 dels ingångar till avkodaren D2. Eftersom varken +Smax eller -Smax mottagits avger inte avkodaren några aktiveringssignaler på dessa ut- gångar, vilket medför att det i räknaren CM2 tidigare inskrivna segmentbestämnings- värdet skrivs in i kodomvandlaren CRC i oförändrat skick. Som nämnts skrivs kodordet, utan polaritetsbit, även in_i skiftregistret SR2. För att ur detta register erhålla den till sändarsidan ursprungligen inkomna signalen, måste detta register stegas tillbaka lika många steg som motsvarar förskjutningen i registret SRl. Detta tillgår så att í första positionen i register SR2 avkänns sígnalens polaritet, om denna är en nolla avges signal till en första, inverternndu ingång på en OCH-krets 03, som avkänner antalet nollbitar som föregår nämnda extra ETT-bit E. Kretsen 05 mottager på en andra ingång signaler från en, på ritningen ej visad, för systemet gemensam klocksignalgenerator. Vid aktivering avger kretsen 05 en styrsignal som dels stegar

Claims (2)

1. 7714964-9 skiftregistret uppåt ett steg för va; och en av de före ETT-biten E mottagna noll- bitarna, dels ändrar innehållet i kodomvandlaren CRC så att ett (1) subtraheras från dennas inskrivna värde för varje mottagen styrsignal. Då registrets SR2 inne- håll skiftats två steg motsvarande de två första nollorna i det mottagna kodordct, avkänns signalen E som är en logisk etta. Registret avger denna etta till OCH-kreten 05, som därvid blockeras och inga ytterligare styrsignalor utgår till skiftregist- ' ret eller kodomvandlaren. Skiftregistret avger nu den ursprungliga amplitudkoden till omvandlaren DA och kodomvandlaren CRC avger nu till omvandlaren DA den från omvand- laren AD ursprungligen utsända segmentkoden 5, eftersom segmentvärdet 5 från räk- naren CM2 genom kodomvandlingen i omvandlaren CRC minskats två steg. Polaritets- biten kompletterar det utsända kodordet på en särskild ingång till D/A-omvandlaren. Efter Q/A-omvandlingen utsänds den ursprungliga till sändaren inkommande.analoga signalen. P A T E N T K R A V 1 ' Sätt för att vid överföring av PCM-information, vars uppgifter beträffande signalens polaritct, segmenttillhörighet och amplitud är uttryckbara i form av binära kodord, minska behovet av antalet överförda bitar, k ä n n e t e c k n a t av att endast amplitud- och polaritetsínformation överförs från sändarsidan till mottagarsidan utan segmentkod, och att uppgift om segmenttillhörighet överförs i form av segmentändringsinformation, varvid ett valt övre gränsvärde i amplitudkod- ordet avkänns på sändarsidan för att fastställa att övergång till ett högre segment skall ske, och att avkänning sker av att ett valt nedre gränsvärde i amplitudkod- ordet underskridits under en bestämd tid för att bestämma att övergång till ett läg- re segment skall ske, nämnda gränsvärden överförs till mottagarsidan och utnyttjas på såväl sändar- som mottagarsidan för att alstra räknesignaler, räknesignalerna registreras såväl på sändar- som på mottagarsidan för att ge ett värde som uttryc- ker segmenttillhörigheten och med hjälp av det registrerade värdet alstras en styr- signal för att öka respektive minska den överförda signalens segmentvärde.

2. Sätt enligt patentkrav 1 k ä n n e t e c k n a t av att på sändarsidan 77149614-9 10 nämnda övre respektive nedre gränsvärde utnyttjas för att minska respektive öka den till sändaren matade signalens amplitudvärde så att en normaliserad signal- amplitud erhålls föröverföring till mottagaren, varvid nämnda gränsvärden utnytt- jas på mottagarsidan för att öka respektive minska förstärkningenlnos den från mottagaren utgående signalen. ' 3 Sätt enligt patentkrav 1 k ä. n n e t e c k n a 't av att den till sändar- sidan inkommande signalen underkastas en analog/digital-omvandling för erhållande av binära. kodord vilka anger signalens polaritet, segmenttillllörighet och amplitud, av nämnda alstrade räknesignaler bildas ett tillfälligt segmentvärde, detta till- fälliga. segmentvärde jämförs med den genom A/D-omvandlingen erhållna segmentbestäm- ningskoden, varvid i det fall segmentbestämningslcoden är större än det tillfälliga segmentvärdet, nämnda valda övre gränsvärde alstras oavsett det aktuella amplitud- värdet 'och detta övre gränsvärde utnyttjas för att öka det tillfälliga segmentvärdet med ett och överförs samtidigt till mottagaren, under det att varje gång segment- bestämningskoden är lägre än det tillfälliga segmentvärdet, det för utsändning avsefida Vamplitudkodordet skiftas ett steg nedåt så att ordet kompletteras med en noll-bit , vilka. noll-bitar utsänds före en i amplitudkodordet infogad extra ett-bit, och att segmentbestämningskoden ökas med ett, och att på mottagarsidan av räknesignalerna. bildas ett segmentvärde som utmatas som återställd segmentbestämningskod som, då kompletterande noll-bitar har mottagits, även skiftas så många positioner som an- talet erhållna kompletterande noll-bitar, varvid även innehållet i amplitudkodordet i skiftas tillbaka så många positioner som mosvarar antalet erhållnakompletterande noll-bi tar . li Sätt enligt patentkrav 1 k ä n n e t e c k n a t av att det maximala positiva amplitudvärdet (+Smax) utnyttjas på både sändar- och mottagarsidan för att direkt orsaka övergång till ett högre segment, under det att för övergång till lägre segment på sändarsidan villkoret måste uppfyllas att ett bestämt amplitudvärde underskridits under en viss tid tillsanmxans med villkoret att signalens nollnivå- värde uppträder, och att vid uppfyllandet av nämnda villkor, det negativa maxi- - mivärdet (-Smax) utsånds som styrsignal till mottagaren för övergång till lägre segment. 5 ' __Sätt enligt patentkrav le k ä n in e t e c k n a t av att utsändning av det negativa maximala amplitudvärdet (-Smax) åstadkommes genom invertering av polar- itetsbiten i den uppträdande nollnivåsígnalen (S0). 6, Sätt enligt patentkrav 11 k ä n n e t e e k n a t av att nämnda bestämda amplitudvärde är hälften av det maximala amplitudvárdet. 11 7711664-9 - 7 Sätt enligt patenikrav 2 k ä n n e t e c kÉn a t av att sävui ïorstarkr J. 'ning som dämpning ändras med en faktor 2. 8 Anordning för utförande av sätt för att vid överföring av PCM-infonnation, vars uppgifter beträffande signalens polaritet, segmenttillhörighet och amplitnd är uttryckbara i form av binöra kodord, minska behovet av antalet överförda bitar k ä n n e t e c k n a d av att den på sändarsidan innehåller en avkodare (DI) för att i de till mottagarsidan överförda signalerna detektera, att ett valt övre gränsvärde ii emplitudkodet uppnåtts, och att detektera och med hjälp av en tidmätningskrets (CRA) fastställa att ett valt nedre gränsvärde i amplitudkodordet underskridits under en bestämd tid, för att av nämnda gränsvärden alstra en uppräkningspnls eller en ned- räkningspuls, en räknare (Cfil) som stegas uppåt respektive nedåt av nämnda räkne- pulser, så att den uttrycker segmenttillhörigheten hos signalerna, varvid räknarvär- dena utgör styrsignaler för i anordningen ingående organ som påverkas av nämnda styrsignaler och i beroende av dessa åstadkommer ökning respektive minskning av den utsända signalens segmenttillhörighet och på mottagarsídan innehåller en avkodare (D2) för att detektera nämnda valda gränsvärden och för att av dessa alstra en positiv eller negativ räknepuls, en räknare (CM2) som stegas uppåt respektive nedåt av nämnda räknepulser, så att den uttrycker segmenttillhörígheten hos de mottagna signalerna, varvid räknarvärdena utgör styrsignaler för i anordningen ingående organ som påverkas av nämnda styrsignaler och i beroende av dessa åstadkommer minskning respektive ökning av den mottagna signalens segnenttillhörighet; 9 Anordning enligt patentkrav 8 k ä n n e t e c k n a d av att den pâ 'sändarsidan innehåller en förstärkare (Fl) genom vilken de till sändaren inkommande signalerna passerar,och en analog/digitalomvandlare (AD) som omvandlar förstärkarens utgångssignal till binära signaler vilka anger den inkommande signalens amplitud och polaritet, varvid de från nämnda räknare (CMI) utgående styrsignalerna ändrar förstärkningen hos nämnda förstärkare på sådant sätt att,vid räknarens stegning nppåt respektive nedåt, förstärkningen minskas respektive ökas med en bestämd faktor, så att på förstärkarens utgång erhålls ett normaliserat amplitudvärde,och på mot- tagarsidan innehåller en digital/analog-omvandlare (DA) som omvandlar de mottagna signalerna till analoga signaler och matar dessa till en förstärkare (F2) genom vilken mottagarens utgångssignal passerar, varvid de från räknaren (CM2) erhållna styrsignalerna ändrar förstärkningen hos nämnda förstärkare på sådant sätt att vid räknarens stegning uppåt respektive nedåt förstärkningen ökas respektive minskas med en bestämd faktor, så att det mottagna normaliserade amplitudvärdet i för- ' stärkaren omvandlas till det till sändaren nrsprungligen inmatade värdet. 10 Anordning enligt patentkrav 8 k ä n n e t e c k n a d av att den på sändarsidan innehåller en analog/digital-omvandlare (AD) som omvandlar den in- kommande signalen till binära kodord angivande nämnda inkommande signals polaritet, scgmenttillhörighet och nmplitud, en jämförelsekrets (J) som på ett antal ingångar 7714964-9 _ ' 12 mottager segmentbestämningskoden från A/D-omvandlaren genom en kodomvandlare (ßkn) och jämför segmentbestämningskoden med styrsignalerna angivande segmenttillhöríg- heten utsända från nämnda räknare (CMI), och om segmentbestämningskoden är större är värdet från räknaren (CM1), avger en styrsignal till en gränsvärdeskrets (Cl-G5) för utsändning av nämnda övre gränsvärde, och om segmentbestämningskoden är mindre än nämnda värde från räknaren (CMI), avger en styrsignal till en ingång på kodom- vandlaren (CRB) för ökning av den från A/D-omvandlaren till jämförelsekretsen matade segmentbestämningskoden, och att nämnda styrsignal till kodomvandlaren sam- 'tidigt utgör styrsígnal till ett skiftregister (SRI) som innehåller amplitudkoden från A/Ö-omvandlaren tillsammans med en extra ett-bit E som alltid utsänds tillsam- mans med amplitudkodordet, varvid nämnda styrsignal åstadkomner en skiftning i skift- registret så att för varje styrsignal en noll-bit utsänds'före den med nämnda extra~ ett-bit kompletterade amplitudkoden, och på mottagarsidan innehåller en kodomvandlare (CRC) som erhåller styrsignaler från nämnda räknare (CM2), och som pä sina utgångar avger segmentbestämningskoden till en digital/analog-omvandlare (DA) vars utgångs- signal utgör mottagarens utgångssignal, ett skiftregister (SR2) i vilket det mottag- na amplitudkodordet lagras tillsammans med nämnda extra ett-bit E, en logikkrets (05) som avkänner antalet noll-bitar som föregår den extra ett-biten i det i skiftregist- ret lagrade kodordet och för var och en av dessa noll-bitar avger en skiftpuls dels till skiftregistret för att skifta kodordet ett steg uppåt, dels till nänmda kodom- vandlare (CRC) för att ändra dennas inställning på sådant sätt att till räknarens (CM2) värde subtraheras en enhet för varje skiftpuls för att härigenom åstadkomma ett tkorrigerat segmentord på D/Ä-omvandlarens ingång, under det att vid frånvaron av nell-biter före nämnde extra ett-bit, räknerens (GM2) 1nnehå11 utgör det till D/A- omvandlaren utmatade segmentkodordet. 11 Anordning enligt patentkrav 8 k ä n n e t e c k n a d av att nämnda räk- nare (CMI) är försedd med en uppräkningsingång och en nedräkningsingång, varvid upp- räkningsingången är ansluten till avkodarenw(Dl) direkt för att erhålla en signal motsvarande positiva maximivärdet (+Sm8x), under det att nedräkningsingången är an- sluten till utgången på en grindkrets (01) vars ena ingång erhåller en signal mot- 'svarande nollnivåvärdet (SO), och vars andra ingång erhåller en signal från nämnda tiamäfningekrete (cnA) efter nämnde bestämde tia. 12 Anordning enligt patentkrav 8 k ä n n e t e c k n a d av att den för utnyttjande av nollnivåvärdet som nämnda nedre gränsvärde, på sändarsidan inne- håller en logikkrets (02) som på en första ingång erhåller nämnda nedräkningspuls och på en andra ingång erhåller polaritetsbiten i den samtidigt utsända nollnivåsignalen för att genom invertering av polariteten hos nämnda polaritetsbit, omvandla det uppträdande nollnivåvärdet till negativt maximivärde och utsända detta som styr- signal till mottagaren, och på mottagnrsidan innehåller en logikkrets (Oh) '7714961v9 13 som genom invertering av polaritetsbiten i det mottagna negativa maximivärdet omvandlar nämnda värde till en nollnivåsignal före D/A-onwandlingen. 13 ' Anordning enligt patentkrav 8 k ä n n e t e c k n a d av att den på sändarsidan innehåller en logiklcrets (03) som, då det maximala negativa ampli- tudvärdet (-Smax) endast uppträder som amplitudnivå utan att hänföras till order om segmentförändring, inverterar den minst signifikanta biten i amplitudkodordet före utsändning till mottagaren. 14 Anordning enligt patentkrav 8 k ä n n e t e c k n a d av att den i mottagaren ingående nämnda räknaren (CM2) är försedd med en uppräkníngsingång och en nedräkningsingång, varvid uppräkningsingången är ansluten till avkodaren (D2) för att erhålla en signal motsvarande det maximala positiva amplitudvärdet (+Smx), under det att nedräkningsingången är ansluten till avkodaren (D2) för att erhålla det maximala negativa amplitudvärdet (-Smax). 15 Anordning enligt patentkrav 10 k ä n n e t e c k n a d av att nämnda gränsvärdeskretsar Cl-C5 utgörs av logikkretsar vars första ingång erhåller var sin bit i amplitudkodordet från utgångarna på nämnda skiftregister(SRl),, andra ingången på samtliga logikkretsar Cl-CS erhåller den nämnda styrsignalen från jämföraren J, så att, vid uppträdandet av nämnda styrsignal, 'ett av nämnda logik- kretsar bestämt kodord utsänds oavsett innehållet i skiftregistret. _ ANFÖRDA PUBLIKATIONER: