JP2814053B2 - 信号記録方法、信号再生方法および信号記録再生方法 - Google Patents
信号記録方法、信号再生方法および信号記録再生方法Info
- Publication number
- JP2814053B2 JP2814053B2 JP5310698A JP31069893A JP2814053B2 JP 2814053 B2 JP2814053 B2 JP 2814053B2 JP 5310698 A JP5310698 A JP 5310698A JP 31069893 A JP31069893 A JP 31069893A JP 2814053 B2 JP2814053 B2 JP 2814053B2
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- signal
- value
- circuit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
- H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
- H03M7/3053—Block-companding PCM systems
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は信号記録方法、信号再生
方法および信号記録再生方法に関するものである。
方法および信号記録再生方法に関するものである。
【０００２】
【従来の技術】従来より、音声等の音響波形の振幅値に
相当するデジタル信号を記憶したＲＯＭ等から、デジタ
ル信号をある周期で読み出し、Ｄ／Ａ変換を行い音声等
の音響波形として再生するＰＣＭ（パルス符号変調）方
式の音響合成回路が市販されている。
相当するデジタル信号を記憶したＲＯＭ等から、デジタ
ル信号をある周期で読み出し、Ｄ／Ａ変換を行い音声等
の音響波形として再生するＰＣＭ（パルス符号変調）方
式の音響合成回路が市販されている。
【０００３】現在、通常のＰＣＭ方式に比べ少ない量子
化ビット数でアナログ信号の記録再生（等しい量子化ビ
ット数であればより精度の高い記録再生が可能とな
る。）する方法として、ＤＰＣＭ（差分パルス符号変
調）方式の信号記録再生方法がある。これは、アナログ
信号を標本化（サンプリング）する毎に、今回標本化さ
れた振幅値と前回標本化された振幅値との差分をとり得
られた値をデジタル信号としてＲＯＭ等に記録し、再生
の際には、ＲＯＭからデジタル信号を読み出す毎に、前
回迄に読み出されたデジタル信号に累算し、今回読み出
されたデジタル信号の元となった標本の振幅値に相当す
るデジタル信号を算出し、このデジタル信号をＤ／Ａ変
換してアナログ波形を得るようにしたものである。
化ビット数でアナログ信号の記録再生（等しい量子化ビ
ット数であればより精度の高い記録再生が可能とな
る。）する方法として、ＤＰＣＭ（差分パルス符号変
調）方式の信号記録再生方法がある。これは、アナログ
信号を標本化（サンプリング）する毎に、今回標本化さ
れた振幅値と前回標本化された振幅値との差分をとり得
られた値をデジタル信号としてＲＯＭ等に記録し、再生
の際には、ＲＯＭからデジタル信号を読み出す毎に、前
回迄に読み出されたデジタル信号に累算し、今回読み出
されたデジタル信号の元となった標本の振幅値に相当す
るデジタル信号を算出し、このデジタル信号をＤ／Ａ変
換してアナログ波形を得るようにしたものである。
【０００４】
【発明が解決しようとする課題】ＰＣＭ方式、ＤＰＣＭ
方式では、Ａ／Ｄ変換の際フルスケール電圧を越えるよ
うな入力があった場合、オーバーフローが生じ、記録再
生された波形は過負荷雑音により歪だものとなることが
知られており、従来のＤＰＣＭ方式では、量子化ビット
数の面からこのような急激な波形の変化には追随できな
い。これを避け、広いダイナミックレンジのアナログ信
号を記録再生するため、フルスケール電圧を上げるとと
もに量子化ビット数を増加させると、少ない量子化ビッ
ト数でアナログ信号の記録再生が可能というＤＰＣＭ方
式の利点が損なわれる。
方式では、Ａ／Ｄ変換の際フルスケール電圧を越えるよ
うな入力があった場合、オーバーフローが生じ、記録再
生された波形は過負荷雑音により歪だものとなることが
知られており、従来のＤＰＣＭ方式では、量子化ビット
数の面からこのような急激な波形の変化には追随できな
い。これを避け、広いダイナミックレンジのアナログ信
号を記録再生するため、フルスケール電圧を上げるとと
もに量子化ビット数を増加させると、少ない量子化ビッ
ト数でアナログ信号の記録再生が可能というＤＰＣＭ方
式の利点が損なわれる。
【０００５】さらに、量子化ビット数を増加させると、
当然デジタル信号１つ当たりの情報量が増加するが、波
形の変化が緩やかな場合、差分に相当するデジタル信号
の値は小さくなり、上位ビット側に空き分（“０”）が
できる。例えば、量子化ビット数８ビットとし、差分値
に相当するデジタル信号が“０００１０１１１”であれ
ば、上位３ビットは空き分となり、ＲＯＭ等の記憶容量
が有効に使用できないこととなる。
当然デジタル信号１つ当たりの情報量が増加するが、波
形の変化が緩やかな場合、差分に相当するデジタル信号
の値は小さくなり、上位ビット側に空き分（“０”）が
できる。例えば、量子化ビット数８ビットとし、差分値
に相当するデジタル信号が“０００１０１１１”であれ
ば、上位３ビットは空き分となり、ＲＯＭ等の記憶容量
が有効に使用できないこととなる。
【０００６】そこで、本発明の目的は、少ない情報量に
て、広いダイナミックレンジのアナログ信号を高精度で
記録再生することを可能とすることにある。
て、広いダイナミックレンジのアナログ信号を高精度で
記録再生することを可能とすることにある。
【０００７】
【課題を解決するための手段】アナログ信号を特定のサ
ンプリング周波数にてサンプリングしＡ／Ｄ変換して得
られた第１のデジタル信号を受け一定のサンプル数毎に
特定の記憶領域に蓄え、上記記憶領域から上記第１のデ
ジタル信号を順次読み出し、現在読み出されている第１
のデジタル信号とその前に読み出された上記第１のデジ
タル信号に相当する振幅値信号との差分をとり第２のデ
ジタル信号として出力し、上記第２のデジタル信号をこ
の１／Ｋ（Ｋ＝１、２、……）に相当する第３のデジタ
ル信号に変換し、上記特定の記憶領域に納められた上記
第１のデジタル信号から得られる第３のデジタル信号の
全てに共通し、かつ、上記第３のデジタル信号の値が特
定の範囲内となるように上記Ｋの値を上記第２のデジタ
ル信号に基づいて設定し、第３のデジタル信号および上
記Ｋの値を表すデータのそれぞれを記憶するものであ
り、上記振幅値信号は、上記第３のデジタル信号を上記
Ｋの値に基づいて上位ビット側にシフトして得られる上
記第３のデジタル信号をＫ倍したものに相当する第４の
デジタル信号を累算してなるものであることを特徴とす
る信号記録方法。
ンプリング周波数にてサンプリングしＡ／Ｄ変換して得
られた第１のデジタル信号を受け一定のサンプル数毎に
特定の記憶領域に蓄え、上記記憶領域から上記第１のデ
ジタル信号を順次読み出し、現在読み出されている第１
のデジタル信号とその前に読み出された上記第１のデジ
タル信号に相当する振幅値信号との差分をとり第２のデ
ジタル信号として出力し、上記第２のデジタル信号をこ
の１／Ｋ（Ｋ＝１、２、……）に相当する第３のデジタ
ル信号に変換し、上記特定の記憶領域に納められた上記
第１のデジタル信号から得られる第３のデジタル信号の
全てに共通し、かつ、上記第３のデジタル信号の値が特
定の範囲内となるように上記Ｋの値を上記第２のデジタ
ル信号に基づいて設定し、第３のデジタル信号および上
記Ｋの値を表すデータのそれぞれを記憶するものであ
り、上記振幅値信号は、上記第３のデジタル信号を上記
Ｋの値に基づいて上位ビット側にシフトして得られる上
記第３のデジタル信号をＫ倍したものに相当する第４の
デジタル信号を累算してなるものであることを特徴とす
る信号記録方法。
【０００８】ここで、上記第３のデジタル信号は上記第
２のデジタル信号をＳ（Ｋ＝２s）ビットだけ下位ビッ
ト側にシフトしたものであることが好ましい。また、上
記振幅値信号は、上記第３のデジタル信号をＳビットだ
け上位ビット側にシフトして得られる上記第４のデジタ
ル信号を得、この第４のデジタル信号を累算してなるも
のであることが好ましい。また、上述した信号記録方法
により記憶された上記第３のデジタル信号および上記Ｋ
の値を表すデータを読み出し、上記第３のデジタル信号
をＫ倍して第５のデジタル信号に変換し、上記第５のデ
ジタル信号またはこの第５のデジタル信号をＤ／Ａ変換
した信号を順次累算して、アナログ信号として出力する
ことを特徴とする信号再生方法。
２のデジタル信号をＳ（Ｋ＝２s）ビットだけ下位ビッ
ト側にシフトしたものであることが好ましい。また、上
記振幅値信号は、上記第３のデジタル信号をＳビットだ
け上位ビット側にシフトして得られる上記第４のデジタ
ル信号を得、この第４のデジタル信号を累算してなるも
のであることが好ましい。また、上述した信号記録方法
により記憶された上記第３のデジタル信号および上記Ｋ
の値を表すデータを読み出し、上記第３のデジタル信号
をＫ倍して第５のデジタル信号に変換し、上記第５のデ
ジタル信号またはこの第５のデジタル信号をＤ／Ａ変換
した信号を順次累算して、アナログ信号として出力する
ことを特徴とする信号再生方法。
【０００９】また、アナログ信号を特定のサンプリング
周波数にてサンプリングしＡ／Ｄ変換して得られた第１
のデジタル信号を受け一定のサンプル数毎に特定の記憶
領域に蓄え、上記記憶領域から上記第１のデジタル信号
を順次読み出し、現在読み出されている上記第１のデジ
タル信号とその前に読み出された上記第１のデジタル信
号に相当する振幅値信号との差分をとり第２のデジタル
信号として出力し、上記第２のデジタル信号をこの１／
Ｋ（Ｋ＝１、２、……）に相当する第３のデジタル信号
に変換し、上記特定の記憶領域に納められた上記第１の
デジタル信号から得られる上記第３のデジタル信号の全
てに共通し、かつ、上記第３のデジタル信号の値が特定
の範囲内となるように上記Ｋの値を上記第２のデジタル
信号に基づいて設定し、第３のデジタル信号および上記
Ｋの値を表すデータのそれぞれを記憶し、上記記憶され
た上記第３のデジタル信号および上記Ｋの値を表すデー
タを読み出し、上記第３のデジタル信号をＫ倍して第５
のデジタル信号に変換し、上記第５のデジタル信号また
はこの第５のデジタル信号をＤ／Ａ変換した信号を順次
累算して、アナログ信号として出力することをを特徴と
する信号記録再生方法。
周波数にてサンプリングしＡ／Ｄ変換して得られた第１
のデジタル信号を受け一定のサンプル数毎に特定の記憶
領域に蓄え、上記記憶領域から上記第１のデジタル信号
を順次読み出し、現在読み出されている上記第１のデジ
タル信号とその前に読み出された上記第１のデジタル信
号に相当する振幅値信号との差分をとり第２のデジタル
信号として出力し、上記第２のデジタル信号をこの１／
Ｋ（Ｋ＝１、２、……）に相当する第３のデジタル信号
に変換し、上記特定の記憶領域に納められた上記第１の
デジタル信号から得られる上記第３のデジタル信号の全
てに共通し、かつ、上記第３のデジタル信号の値が特定
の範囲内となるように上記Ｋの値を上記第２のデジタル
信号に基づいて設定し、第３のデジタル信号および上記
Ｋの値を表すデータのそれぞれを記憶し、上記記憶され
た上記第３のデジタル信号および上記Ｋの値を表すデー
タを読み出し、上記第３のデジタル信号をＫ倍して第５
のデジタル信号に変換し、上記第５のデジタル信号また
はこの第５のデジタル信号をＤ／Ａ変換した信号を順次
累算して、アナログ信号として出力することをを特徴と
する信号記録再生方法。
【００１０】アナログ信号を特定のサンプリング周波数
にてサンプリングして順次サンプルデータを得、このサ
ンプルデータと累算回路の出力との差をとり、この差分
出力の１／Ｋ（Ｋ＝１、２、……）に相当するコード出
力を発生して記憶手段に記憶させ、上記コード出力をＫ
倍した出力を上記累算回路にて累算することを特徴とす
る信号記録方法。
にてサンプリングして順次サンプルデータを得、このサ
ンプルデータと累算回路の出力との差をとり、この差分
出力の１／Ｋ（Ｋ＝１、２、……）に相当するコード出
力を発生して記憶手段に記憶させ、上記コード出力をＫ
倍した出力を上記累算回路にて累算することを特徴とす
る信号記録方法。
【００１１】以上の信号記録方法、信号再生方法および
信号記録再生方法にて上記目的を達成する。
信号記録再生方法にて上記目的を達成する。
【００１２】
【実施例】次に本発明の一実施例について説明する。図
１は本例の構成を示したブロック図であり、図１ａに本
例の信号記録方法を実現する構成を示し、図１ｂに本例
の信号再生方法を実現する構成を示す。図１ａにおいて
１はアナログ信号を出力するアナログ信号源であり、例
えば、マイクロホンとアンプとからなり、マイクロホン
でとらえた音響をアナログ信号として用いる。
１は本例の構成を示したブロック図であり、図１ａに本
例の信号記録方法を実現する構成を示し、図１ｂに本例
の信号再生方法を実現する構成を示す。図１ａにおいて
１はアナログ信号を出力するアナログ信号源であり、例
えば、マイクロホンとアンプとからなり、マイクロホン
でとらえた音響をアナログ信号として用いる。
【００１３】２はローパスフィルタ回路であり、アナロ
グ信号源から送られてくるアナログ信号の記録可能な周
波数帯域以上の成分を取り除き出力する。
グ信号源から送られてくるアナログ信号の記録可能な周
波数帯域以上の成分を取り除き出力する。
【００１４】３はサンプルホールド回路であり、特定の
サンプリング周波数にて、ローパスフィルタ回路２を介
したアナログ信号の波形の振幅値をサンプリングして出
力する。
サンプリング周波数にて、ローパスフィルタ回路２を介
したアナログ信号の波形の振幅値をサンプリングして出
力する。
【００１５】４はＡ／Ｄ変換回路であり、サンプルホー
ルド回路３によりサンプリングされた振幅値をＡ／Ｄ変
換して第１のデジタル信号（ここでは、６ビットとする
が、これに限るものではない。）を得、これを出力す
る。
ルド回路３によりサンプリングされた振幅値をＡ／Ｄ変
換して第１のデジタル信号（ここでは、６ビットとする
が、これに限るものではない。）を得、これを出力す
る。
【００１６】５はバッファ回路であり、Ａ／Ｄ変換回路
４から出力される第１のデジタル信号を受け、特定のサ
ンプル数、ここでは１２８サンプルを１フレームとして
複数フレーム分を一時的に記憶する。これら各フレーム
が特定の記憶領域を成す。また、バッファ回路５に納め
られた第１のデジタル信号ｄは、所定の周期で先頭のフ
レームから順次読み出される。
４から出力される第１のデジタル信号を受け、特定のサ
ンプル数、ここでは１２８サンプルを１フレームとして
複数フレーム分を一時的に記憶する。これら各フレーム
が特定の記憶領域を成す。また、バッファ回路５に納め
られた第１のデジタル信号ｄは、所定の周期で先頭のフ
レームから順次読み出される。
【００１７】６は差分回路であり、バッファ回路５から
読み出される第１のデジタル信号を順次受け、現在読み
出されている第１のデジタル信号ｄとその前に読み出さ
れた第１のデジタル信号に相当する振幅値信号ｄ’との
差分を取り、第２のデジタル信号Δとして出力する。
読み出される第１のデジタル信号を順次受け、現在読み
出されている第１のデジタル信号ｄとその前に読み出さ
れた第１のデジタル信号に相当する振幅値信号ｄ’との
差分を取り、第２のデジタル信号Δとして出力する。
【００１８】７は信号圧縮回路であり、差分回路の出力
する第２のデジタル信号Δを受け、この第２のデジタル
信号値の１／Ｋ（Ｋは１以上の整数で、後述する設定回
路により指定された値。）に相当する第３のデジタル信
号に変換して出力するものであり、ここでは、第２のデ
ジタル信号をＳ（Ｋ＝２S）ビットだけ下位ビット側に
シフトすることにより、第２のデジタル信号値の１／２
Sに相当する第３のデジタル信号Ｃを得ることとする。
具体的には、信号圧縮回路７は後述する設定回路から出
力されるシフト量“Ｓ”（ここでは、Ｓは２ビット、す
なわちＳ＝０〜３とするが、これに限るものではな
い。）に応じて第２のデジタル信号を下位ビット側にシ
フトさせ、下位３ビットを第３のデジタル信号として出
力する。例えば、第２のデジタル信号が“００１１０
１”であり、シフト量“２”であれば、第３のデジタル
信号として“０１１”が出力される。
する第２のデジタル信号Δを受け、この第２のデジタル
信号値の１／Ｋ（Ｋは１以上の整数で、後述する設定回
路により指定された値。）に相当する第３のデジタル信
号に変換して出力するものであり、ここでは、第２のデ
ジタル信号をＳ（Ｋ＝２S）ビットだけ下位ビット側に
シフトすることにより、第２のデジタル信号値の１／２
Sに相当する第３のデジタル信号Ｃを得ることとする。
具体的には、信号圧縮回路７は後述する設定回路から出
力されるシフト量“Ｓ”（ここでは、Ｓは２ビット、す
なわちＳ＝０〜３とするが、これに限るものではな
い。）に応じて第２のデジタル信号を下位ビット側にシ
フトさせ、下位３ビットを第３のデジタル信号として出
力する。例えば、第２のデジタル信号が“００１１０
１”であり、シフト量“２”であれば、第３のデジタル
信号として“０１１”が出力される。
【００１９】８は信号復調回路であり、第３のデジタル
信号を受け、これをシフト量“Ｓ”で上位ビット側にシ
フトして第２のデジタル信号と等しいビット数のデジタ
ル信号に復調し、これを第４のデジタル信号Δ’として
出力する。例えば、第３のデジタル信号が“０１１”で
あり、シフト量“２”であれば、“００１１００”を第
４のデジタル信号として出力する。
信号を受け、これをシフト量“Ｓ”で上位ビット側にシ
フトして第２のデジタル信号と等しいビット数のデジタ
ル信号に復調し、これを第４のデジタル信号Δ’として
出力する。例えば、第３のデジタル信号が“０１１”で
あり、シフト量“２”であれば、“００１１００”を第
４のデジタル信号として出力する。
【００２０】９は遅延回路であり、信号復調回路８の出
力する第４のデジタル信号を受け、バッファ回路５の読
出し周期にして１周期分、この第４のデジタル信号を遅
延して出力する。
力する第４のデジタル信号を受け、バッファ回路５の読
出し周期にして１周期分、この第４のデジタル信号を遅
延して出力する。
【００２１】１０は累算回路であり、バッファ回路５の
特定フレームの読出開始以降、順次遅延回路９から出力
される第４のデジタル信号を累算して上述の振幅値信号
を得て、この振幅値信号を差分回路６に出力する。
特定フレームの読出開始以降、順次遅延回路９から出力
される第４のデジタル信号を累算して上述の振幅値信号
を得て、この振幅値信号を差分回路６に出力する。
【００２２】１１は設定回路であり、バッファ回路１１
への信号の書込みおよび読出しを制御するとともに、第
２のデジタル信号と第３のデジタル信号とを受け、これ
らに応じて、バッファ回路５の同一フレームに納められ
た第１のデジタル信号から得られる全ての第３のデジタ
ル信号に共通し、第３のデジタル信号の値が特定の範
囲、ここでは３ビットで表せる範囲、すなわち“１１
１”〜“０００”をとるようなシフト量“Ｓ”すなわ
ち、上記Ｋの値を設定する。このシフト量“Ｓ”は信号
圧縮回路７、信号復調回路８および後述されるメモリの
各フレーム毎のシフト量記録領域に出力される。
への信号の書込みおよび読出しを制御するとともに、第
２のデジタル信号と第３のデジタル信号とを受け、これ
らに応じて、バッファ回路５の同一フレームに納められ
た第１のデジタル信号から得られる全ての第３のデジタ
ル信号に共通し、第３のデジタル信号の値が特定の範
囲、ここでは３ビットで表せる範囲、すなわち“１１
１”〜“０００”をとるようなシフト量“Ｓ”すなわ
ち、上記Ｋの値を設定する。このシフト量“Ｓ”は信号
圧縮回路７、信号復調回路８および後述されるメモリの
各フレーム毎のシフト量記録領域に出力される。
【００２３】１２はメモリであり、各フレーム毎に第３
のデジタル信号を記録する圧縮信号記憶領域１２ａと、
各フレーム毎のシフト量“Ｓ”を表す信号を記録するシ
フト量記憶領域１２ｂとよりなる。また、メモリ１２内
では、各フレームのシフト量記録領域１２ｂの直後のア
ドレスに、そのフレームの圧縮信号記憶領域１２ａが位
置するようにこれらを交互に設けてある。各フレームの
圧縮信号記憶領域１２ａは０〜１２７番迄のアドレスが
設けてある。つまり、まず、フレームのシフト量“Ｓ”
表すデジタル信号が書き込まれ、これに続いて同じフレ
ームの各第３のデジタル信号が順次書き込まれるように
してある。
のデジタル信号を記録する圧縮信号記憶領域１２ａと、
各フレーム毎のシフト量“Ｓ”を表す信号を記録するシ
フト量記憶領域１２ｂとよりなる。また、メモリ１２内
では、各フレームのシフト量記録領域１２ｂの直後のア
ドレスに、そのフレームの圧縮信号記憶領域１２ａが位
置するようにこれらを交互に設けてある。各フレームの
圧縮信号記憶領域１２ａは０〜１２７番迄のアドレスが
設けてある。つまり、まず、フレームのシフト量“Ｓ”
表すデジタル信号が書き込まれ、これに続いて同じフレ
ームの各第３のデジタル信号が順次書き込まれるように
してある。
【００２４】図１ｂにおいて１３はアドレスカウタ回路
であり、特定の同期パルスｆ（例えば、サンプリグ周波
数と等しい周波数のパルス）を受けてメモリ１２に格納
されたシフト量“Ｓ”および第３のデジタル信号を順次
読み出す。このメモリ１２は、図１ａの同一番号のメモ
リに記録されたものと同じデジタル信号を同様に記憶し
たＲＯＭにより構成してある。
であり、特定の同期パルスｆ（例えば、サンプリグ周波
数と等しい周波数のパルス）を受けてメモリ１２に格納
されたシフト量“Ｓ”および第３のデジタル信号を順次
読み出す。このメモリ１２は、図１ａの同一番号のメモ
リに記録されたものと同じデジタル信号を同様に記憶し
たＲＯＭにより構成してある。
【００２５】１４は選択回路であり、メモリ１２から順
次読み出される信号から、シフト量“Ｓ”を表すデジタ
ル信号を選択的に出力する。
次読み出される信号から、シフト量“Ｓ”を表すデジタ
ル信号を選択的に出力する。
【００２６】１５は信号復調回路であり、信号復調回路
８と同様の構成であり、選択回路１４の出力するシフト
量“Ｓ”を表すデジタル信号に応じてメモリ１２から読
み出された第３のデジタル信号を復調し、これをサンプ
リングされた振幅値の差分に相当する第５のデジタル信
号として出力する。
８と同様の構成であり、選択回路１４の出力するシフト
量“Ｓ”を表すデジタル信号に応じてメモリ１２から読
み出された第３のデジタル信号を復調し、これをサンプ
リングされた振幅値の差分に相当する第５のデジタル信
号として出力する。
【００２７】１６は加算回路であり、信号復調回路１５
から出力される第５のデジタル信号と後述するラッチ回
路から出力されるラッチ内容とを加算して、ラッチ回路
に出力する。１７はラッチ回路であり、同期パルスｆを
受ける毎に、加算回路１６の出力をラッチしてこれを出
力する。ラッチ回路１７は第５のデジタル信号（サンプ
リングされた各振幅値の差分に相当する値。）を累算し
た値のデジタル信号を出力しており、このデジタル信号
が振幅値に相当する。
から出力される第５のデジタル信号と後述するラッチ回
路から出力されるラッチ内容とを加算して、ラッチ回路
に出力する。１７はラッチ回路であり、同期パルスｆを
受ける毎に、加算回路１６の出力をラッチしてこれを出
力する。ラッチ回路１７は第５のデジタル信号（サンプ
リングされた各振幅値の差分に相当する値。）を累算し
た値のデジタル信号を出力しており、このデジタル信号
が振幅値に相当する。
【００２８】１８はＤ／Ａ変換回路であり、ラッチ回路
１７の出力する振幅値に相当するデジタル信号をＤ／Ａ
変換してアナログ信号波形を再生する。
１７の出力する振幅値に相当するデジタル信号をＤ／Ａ
変換してアナログ信号波形を再生する。
【００２９】次に図２、３の回路図を参照しながら信号
圧縮回路７、信号復調回路８、１５の具体的な回路構成
および動作について説明する。まず、信号圧縮回路７の
回路構成について説明する。図２において、２１はデコ
ーダであり、シフト量“Ｓ”に相当する２ビットのデジ
タル信号を端子ｓ0 、ｓ1 に受け、シフト量“Ｓ”に対
応して出力端子ｏｕｔ０〜ｏｕｔ３からデコード出力を
発生する。例えば、シフト量“３”を表すデジタル信号
“１１”を受けると出力端子ｏｕｔ３が“１”、その他
が“０”となる。Ｅ0 〜Ｅ2 は４端子のゲートであり、
それぞれ出力端子ｅ0 〜ｅ2 を有する。この出力端子ｅ
0 〜ｅ2 はそれぞれ第３のデジタル信号の下位１ビット
〜３ビットに対応する。Ｎi,j （ｉ＝０〜２、ｊ＝０〜
３）はゲートであり、ゲートＮ0,j 〜Ｎ2,j はそれぞれ
ゲートＥ0 〜Ｅ2 の入力に接続される。これらゲートＮ
i,j の一方の入力端子にはデコーダ２１の出力端子ｏｕ
ｔｊが接続されている。入力端子ｄ0 〜ｄ5 には第２の
デジタル信号が供給され、入力端子ｄ0 がＬＳＢ、入力
端子ｄ5 がＭＳＢとなっている。入力端子ｄ0 はゲート
Ｎ0,0 の他方の入力端子に接続され、入力端子ｄ1 はゲ
ートＮ0,1 、Ｎ1,0の他方の入力端子に接続され、入力
端子ｄ2 はゲートＮ0,2 、Ｎ1,1 、Ｎ2,0 の他方の入力
端子に接続されており、入力端子ｄ3 はゲートＮ0,3 、
Ｎ1,2 、Ｎ2,1 の他方の入力端子に接続され、入力端子
ｄ4 はゲートＮ1,3 、Ｎ2,2 の他方の入力端子に接続さ
れ、入力端子ｄ５はゲートＮ2,3 の他方の入力端子に接
続されている。
圧縮回路７、信号復調回路８、１５の具体的な回路構成
および動作について説明する。まず、信号圧縮回路７の
回路構成について説明する。図２において、２１はデコ
ーダであり、シフト量“Ｓ”に相当する２ビットのデジ
タル信号を端子ｓ0 、ｓ1 に受け、シフト量“Ｓ”に対
応して出力端子ｏｕｔ０〜ｏｕｔ３からデコード出力を
発生する。例えば、シフト量“３”を表すデジタル信号
“１１”を受けると出力端子ｏｕｔ３が“１”、その他
が“０”となる。Ｅ0 〜Ｅ2 は４端子のゲートであり、
それぞれ出力端子ｅ0 〜ｅ2 を有する。この出力端子ｅ
0 〜ｅ2 はそれぞれ第３のデジタル信号の下位１ビット
〜３ビットに対応する。Ｎi,j （ｉ＝０〜２、ｊ＝０〜
３）はゲートであり、ゲートＮ0,j 〜Ｎ2,j はそれぞれ
ゲートＥ0 〜Ｅ2 の入力に接続される。これらゲートＮ
i,j の一方の入力端子にはデコーダ２１の出力端子ｏｕ
ｔｊが接続されている。入力端子ｄ0 〜ｄ5 には第２の
デジタル信号が供給され、入力端子ｄ0 がＬＳＢ、入力
端子ｄ5 がＭＳＢとなっている。入力端子ｄ0 はゲート
Ｎ0,0 の他方の入力端子に接続され、入力端子ｄ1 はゲ
ートＮ0,1 、Ｎ1,0の他方の入力端子に接続され、入力
端子ｄ2 はゲートＮ0,2 、Ｎ1,1 、Ｎ2,0 の他方の入力
端子に接続されており、入力端子ｄ3 はゲートＮ0,3 、
Ｎ1,2 、Ｎ2,1 の他方の入力端子に接続され、入力端子
ｄ4 はゲートＮ1,3 、Ｎ2,2 の他方の入力端子に接続さ
れ、入力端子ｄ５はゲートＮ2,3 の他方の入力端子に接
続されている。
【００３０】以上のように構成される信号圧縮回路７は
次のように動作する。例えば、第２のデジタル信号が
“０００１１０１”であれば、入力端子ｄ0 〜ｄ5 にそ
れぞれ“１”、“０”、“１”、“１”、“０”、
“０”、“０”が入力される。ここでシフト量“２”で
あれば、デコーダ２１の入力端子ｓ0 、ｓ1 にはそれぞ
れ“０”、“１”が入力され、出力端子“２”の状態が
“１”となり、ゲートＮi,2が開き、入力端子ｄ2 〜ｄ4
の状態が出力端子ｅ0 〜ｅ2 に出力される。これによ
り、出力端子ｅ0 〜ｅ2 にはそれぞれ“１”、“１”、
“０”が出力され、第３のデジタル信号は“０１１”と
なる。
次のように動作する。例えば、第２のデジタル信号が
“０００１１０１”であれば、入力端子ｄ0 〜ｄ5 にそ
れぞれ“１”、“０”、“１”、“１”、“０”、
“０”、“０”が入力される。ここでシフト量“２”で
あれば、デコーダ２１の入力端子ｓ0 、ｓ1 にはそれぞ
れ“０”、“１”が入力され、出力端子“２”の状態が
“１”となり、ゲートＮi,2が開き、入力端子ｄ2 〜ｄ4
の状態が出力端子ｅ0 〜ｅ2 に出力される。これによ
り、出力端子ｅ0 〜ｅ2 にはそれぞれ“１”、“１”、
“０”が出力され、第３のデジタル信号は“０１１”と
なる。
【００３１】次に、信号復調回路８、１５の回路構成に
ついて説明する。図３においてＮ’0,0 、Ｎ’1,0 、
Ｎ’1,1 、Ｎ’2,0 、Ｎ’2,1 、Ｎ’2,2 、Ｎ’3,1 、
Ｎ’3,2 、Ｎ’3,3 、Ｎ’4,2 、Ｎ’4,3 、Ｎ’5,3 は
ゲートである。３１はデコーダ２１と同一構成および動
作のデコーダである。デコーダ３１の出力端子ＯＵＴp
（ｐ＝０〜３）はゲートＮ’o,p （ｏ＝０〜５）の一方
の入力端子には接続されている。また、ｅ’q （ｑ＝０
〜２）は第３のデジタル信号の入力端子であり、入力端
子ｅ’0 がＬＳＢ、入力端子ｅ’2 がＭＳＢである。入
力端子ｅ’0 はゲートＮ’0,0 、Ｎ’1,1 、Ｎ’2,2 、
Ｎ’3,3 の一方の入力端子に接続され、入力端子ｅ’1
はゲートＮ’1,0 、Ｎ’2,1 、Ｎ’3,2 、Ｎ’4,3 の一
方の入力端子に接続されており、入力端子ｅ’2 はゲー
トＮ’2,0 、Ｎ’3,1 、Ｎ’4,2 、Ｎ’5,3 の一方の入
力端子に接続されている。また、ゲートＮ’0,0 、Ｎ’
5,3はそれぞれ、出力端子ｄ’0 、ｄ’5 に接続されて
おり、ゲートＮ’1,p 〜Ｎ’4,p の出力端子はそれぞ
れ、ゲートＥ’1 〜Ｅ’4 の入力端子接続されている。
このゲートＥ’1 〜Ｅ’4 の出力端子は出力端子ｄ’1
〜ｄ’4 に接続されている。これらの出力端子ｄ’0 〜
ｄ’5 から第４のデジタル信号が発生し、出力端子ｄ’
0 がＬＳＢ、ｄ’5 がＭＳＢである。
ついて説明する。図３においてＮ’0,0 、Ｎ’1,0 、
Ｎ’1,1 、Ｎ’2,0 、Ｎ’2,1 、Ｎ’2,2 、Ｎ’3,1 、
Ｎ’3,2 、Ｎ’3,3 、Ｎ’4,2 、Ｎ’4,3 、Ｎ’5,3 は
ゲートである。３１はデコーダ２１と同一構成および動
作のデコーダである。デコーダ３１の出力端子ＯＵＴp
（ｐ＝０〜３）はゲートＮ’o,p （ｏ＝０〜５）の一方
の入力端子には接続されている。また、ｅ’q （ｑ＝０
〜２）は第３のデジタル信号の入力端子であり、入力端
子ｅ’0 がＬＳＢ、入力端子ｅ’2 がＭＳＢである。入
力端子ｅ’0 はゲートＮ’0,0 、Ｎ’1,1 、Ｎ’2,2 、
Ｎ’3,3 の一方の入力端子に接続され、入力端子ｅ’1
はゲートＮ’1,0 、Ｎ’2,1 、Ｎ’3,2 、Ｎ’4,3 の一
方の入力端子に接続されており、入力端子ｅ’2 はゲー
トＮ’2,0 、Ｎ’3,1 、Ｎ’4,2 、Ｎ’5,3 の一方の入
力端子に接続されている。また、ゲートＮ’0,0 、Ｎ’
5,3はそれぞれ、出力端子ｄ’0 、ｄ’5 に接続されて
おり、ゲートＮ’1,p 〜Ｎ’4,p の出力端子はそれぞ
れ、ゲートＥ’1 〜Ｅ’4 の入力端子接続されている。
このゲートＥ’1 〜Ｅ’4 の出力端子は出力端子ｄ’1
〜ｄ’4 に接続されている。これらの出力端子ｄ’0 〜
ｄ’5 から第４のデジタル信号が発生し、出力端子ｄ’
0 がＬＳＢ、ｄ’5 がＭＳＢである。
【００３２】以上のように構成される信号復調回路８、
１５は次のように動作する。例えば、第３のデジタル信
号が“０１１”であれば、入力端子ｅ’0 〜ｅ’2 にそ
れぞれ“１”、“１”、“０”が入力される。ここでシ
フト量“２”であれば、デコーダ３１の入力端子Ｓ0 、
Ｓ1 にはそれぞれ“０”、“１”が入力され、出力端子
ＯＵＴ２が“１”となり、他は“０”となる。ゲートＮ
o,2 （ｏ＝２〜４）がゲートを開き、入力端子ｅ’0 〜
ｅ’2 の状態が出力端子ｄ’2 〜ｄ’4 に出力される。
これにより、出力端子ｄ’0 〜ｄ’5 にはそれぞれ
“０”、“０”、“１”、“１”、“０”、“０”が出
力され、第４のデジタル信号は“００１１００”とな
る。
１５は次のように動作する。例えば、第３のデジタル信
号が“０１１”であれば、入力端子ｅ’0 〜ｅ’2 にそ
れぞれ“１”、“１”、“０”が入力される。ここでシ
フト量“２”であれば、デコーダ３１の入力端子Ｓ0 、
Ｓ1 にはそれぞれ“０”、“１”が入力され、出力端子
ＯＵＴ２が“１”となり、他は“０”となる。ゲートＮ
o,2 （ｏ＝２〜４）がゲートを開き、入力端子ｅ’0 〜
ｅ’2 の状態が出力端子ｄ’2 〜ｄ’4 に出力される。
これにより、出力端子ｄ’0 〜ｄ’5 にはそれぞれ
“０”、“０”、“１”、“１”、“０”、“０”が出
力され、第４のデジタル信号は“００１１００”とな
る。
【００３３】次に本例の動作について図１のブロック
図、図４、５のフローチャートおよび図６、７の波形図
を参照しながら説明する。なお、図６のＡ、Δ、Ｃ、
Δ’、図７のＣ’、Δ”、ｇは図１の各端子の出力波形
を示してあり、各端子Δ、Ｃ、Δ’、Ｃ’、Δ”より出
力されるデジタル信号は便宜上アナログ値に対応させて
示してある。
図、図４、５のフローチャートおよび図６、７の波形図
を参照しながら説明する。なお、図６のＡ、Δ、Ｃ、
Δ’、図７のＣ’、Δ”、ｇは図１の各端子の出力波形
を示してあり、各端子Δ、Ｃ、Δ’、Ｃ’、Δ”より出
力されるデジタル信号は便宜上アナログ値に対応させて
示してある。
【００３４】まず本例の信号記録動作について図４のフ
ローチャートにそって説明する。アナログ信号源１から
図６のＡに示すような波形が出力される。この波形は、
ローパスフィルタ回路２を介して、サンプルホールド回
路３に出力される。サンプルホールド回路３は入来する
波形の振幅値を特定のサンプリング周波数でサンプリン
グを行い、図６のＡでは、ｎ、ｎ＋１、……、ｍ、ｍ＋
１、……はサンプリング点を表している。サンプルホー
ルド回路３の出力する振幅値はＡ／Ｄ変換回路３により
デジタル信号に変換され、バッファ回路５に出力され
る。バッファ回路５は１２８サンプルのデジタル信号を
１フレームとして、複数フレーム分記憶する。
ローチャートにそって説明する。アナログ信号源１から
図６のＡに示すような波形が出力される。この波形は、
ローパスフィルタ回路２を介して、サンプルホールド回
路３に出力される。サンプルホールド回路３は入来する
波形の振幅値を特定のサンプリング周波数でサンプリン
グを行い、図６のＡでは、ｎ、ｎ＋１、……、ｍ、ｍ＋
１、……はサンプリング点を表している。サンプルホー
ルド回路３の出力する振幅値はＡ／Ｄ変換回路３により
デジタル信号に変換され、バッファ回路５に出力され
る。バッファ回路５は１２８サンプルのデジタル信号を
１フレームとして、複数フレーム分記憶する。
【００３５】次に設定回路１１の出力するシフト量
“Ｓ”を“０”に設定し（ステップａ０）、メモリ１２
における最初のフレームのシフト量記憶領域１２ｂに格
納するとともに、バッファ回路５に記憶されたデジタル
信号を、所望の周波数の同期パルス（例えば、サンプリ
ング周波数と等しい周波数のパルス）により、最初のフ
レームの先頭から順次読み出し（ステップｂ０）、差分
回路６に出力する。差分回路６は今回受けたデジタル信
号ｄn （引き数ｎはサンプリング点ｎに対応することを
示す。）と前回受けた振幅値に対応する振幅値信号ｄ’
n-1 との差分を取り、得られた第２のデジタル信号Δを
出力する（ステップｃ０）。最初のデジタル信号につい
ては、振幅値信号ｄ’n-1 が存在しないので、そのまま
第２のデジタル信号Δとして出力される。この第２のデ
ジタル信号Δは設定回路１１に出力され、その値が特定
の範囲内にあるかどうか判定される。ここでは、第２の
デジタル信号Δの値が３＋Ｓビットに収まるかどうか判
定される（ステップｄ０）。すなわち第２のデジタル信
号Δを第３のデジタル信号Ｃに変換した際に３ビットに
収まるかどうか判断される。この範囲内に第２のデジタ
ル信号が収まると、この第２のデジタル信号Δは、信号
圧縮回路７により、設定回路１１から出力されるシフト
量“Ｓ”に応じて下位ビット側にシフトされ、すなわち
１／Ｋ（Ｋ＝２S）に圧縮され、第３のデジタル信号Ｃn
として出力される（ステップｅ０）。ここではシフト
量“０”であるのでそのままのかたちで出力される。こ
の第３のデジタル信号Ｃn はメモリ１２の圧縮信号記憶
領域１２ａに格納されるる。また、第３のデジタル信号
Ｃn は信号復調回路８にも出力されており、そこでシフ
ト量“Ｓ”に応じて上位ビット側にシフトされ、すなわ
ちＫ倍に伸張され、第４のデジタル信号Δ’に変換され
る（ステップｆ０）。すなわち、第２のデジタル信号Δ
に相当する値に復調する。この第４のデジタル信号Δ’
は遅延回路９に送られて上述の同期パルスの１周期分遅
延された後、累算回路１０に出力される。累算回路１０
は、第４のデジタル信号Δ’を前回に得られた値ｄ’n-
1 に累算していき、現在の振幅値に対応する振幅値信号
ｄ’n を得る（ステップｇ０）。すなわち、各サンプル
毎に得られた差分を累算して元の振幅値を得ることに相
当する。累算回路１０の出力する振幅値信号ｄ’n は差
分回路６に送られる。
“Ｓ”を“０”に設定し（ステップａ０）、メモリ１２
における最初のフレームのシフト量記憶領域１２ｂに格
納するとともに、バッファ回路５に記憶されたデジタル
信号を、所望の周波数の同期パルス（例えば、サンプリ
ング周波数と等しい周波数のパルス）により、最初のフ
レームの先頭から順次読み出し（ステップｂ０）、差分
回路６に出力する。差分回路６は今回受けたデジタル信
号ｄn （引き数ｎはサンプリング点ｎに対応することを
示す。）と前回受けた振幅値に対応する振幅値信号ｄ’
n-1 との差分を取り、得られた第２のデジタル信号Δを
出力する（ステップｃ０）。最初のデジタル信号につい
ては、振幅値信号ｄ’n-1 が存在しないので、そのまま
第２のデジタル信号Δとして出力される。この第２のデ
ジタル信号Δは設定回路１１に出力され、その値が特定
の範囲内にあるかどうか判定される。ここでは、第２の
デジタル信号Δの値が３＋Ｓビットに収まるかどうか判
定される（ステップｄ０）。すなわち第２のデジタル信
号Δを第３のデジタル信号Ｃに変換した際に３ビットに
収まるかどうか判断される。この範囲内に第２のデジタ
ル信号が収まると、この第２のデジタル信号Δは、信号
圧縮回路７により、設定回路１１から出力されるシフト
量“Ｓ”に応じて下位ビット側にシフトされ、すなわち
１／Ｋ（Ｋ＝２S）に圧縮され、第３のデジタル信号Ｃn
として出力される（ステップｅ０）。ここではシフト
量“０”であるのでそのままのかたちで出力される。こ
の第３のデジタル信号Ｃn はメモリ１２の圧縮信号記憶
領域１２ａに格納されるる。また、第３のデジタル信号
Ｃn は信号復調回路８にも出力されており、そこでシフ
ト量“Ｓ”に応じて上位ビット側にシフトされ、すなわ
ちＫ倍に伸張され、第４のデジタル信号Δ’に変換され
る（ステップｆ０）。すなわち、第２のデジタル信号Δ
に相当する値に復調する。この第４のデジタル信号Δ’
は遅延回路９に送られて上述の同期パルスの１周期分遅
延された後、累算回路１０に出力される。累算回路１０
は、第４のデジタル信号Δ’を前回に得られた値ｄ’n-
1 に累算していき、現在の振幅値に対応する振幅値信号
ｄ’n を得る（ステップｇ０）。すなわち、各サンプル
毎に得られた差分を累算して元の振幅値を得ることに相
当する。累算回路１０の出力する振幅値信号ｄ’n は差
分回路６に送られる。
【００３６】次にフレームの終端かどうか判定され（ス
テップｈ０）、フレームの終端でなければ、以上の動作
が続行され（ステップｉ０）、バッファ回路５より次の
第１のデジタル信号ｄn+1 が読み出され、差分回路６に
より、累算回路１０より出力されるサンプリング点ｎの
振幅値に対応する振幅値信号ｄ’n との差分がとられ第
２のデジタル信号Δとされる（ステップｃ０）。次に第
２のデジタル信号Δの値が“３＋Ｓ”ビットの範囲に収
まるかどうか判定される（ステップｄ０）。すなわちス
テップｅ０にて、信号圧縮回路１１にて、シフト量
“Ｓ”に応じて下位ビット側にシフトされて３ビットの
第３のデジタル信号Ｃn+1 に変換された際に、オーバー
フローが起こらないかどうか判定される。ここで、例え
ば、図６のＡに示すようにサンプリング点ｎ＋１での振
幅値の差分が１０進数で“１０”程度であれば、これに
相当する第２のデジタル信号の値は“００１０１０”で
あるのでシフト量“０”では特定の範囲内にないと判定
される。このように特定の範囲内にないと判定された場
合、シフト量“Ｓ”が最大値を越えないか、ここでは最
大値３より大きいかどうか判定される（ステップｊ
０）。すなわち、本例では、６ビットを３ビットに圧縮
するため、シフト量の最大値は必然的に３となり、これ
を越えてシフトされることを禁止している。ここで、シ
フト量“Ｓ”が２より大きくないと判定されると、設定
回路１１の出力するシフト量を“Ｓ＋１”に最設定する
（ステップｋ０）。
テップｈ０）、フレームの終端でなければ、以上の動作
が続行され（ステップｉ０）、バッファ回路５より次の
第１のデジタル信号ｄn+1 が読み出され、差分回路６に
より、累算回路１０より出力されるサンプリング点ｎの
振幅値に対応する振幅値信号ｄ’n との差分がとられ第
２のデジタル信号Δとされる（ステップｃ０）。次に第
２のデジタル信号Δの値が“３＋Ｓ”ビットの範囲に収
まるかどうか判定される（ステップｄ０）。すなわちス
テップｅ０にて、信号圧縮回路１１にて、シフト量
“Ｓ”に応じて下位ビット側にシフトされて３ビットの
第３のデジタル信号Ｃn+1 に変換された際に、オーバー
フローが起こらないかどうか判定される。ここで、例え
ば、図６のＡに示すようにサンプリング点ｎ＋１での振
幅値の差分が１０進数で“１０”程度であれば、これに
相当する第２のデジタル信号の値は“００１０１０”で
あるのでシフト量“０”では特定の範囲内にないと判定
される。このように特定の範囲内にないと判定された場
合、シフト量“Ｓ”が最大値を越えないか、ここでは最
大値３より大きいかどうか判定される（ステップｊ
０）。すなわち、本例では、６ビットを３ビットに圧縮
するため、シフト量の最大値は必然的に３となり、これ
を越えてシフトされることを禁止している。ここで、シ
フト量“Ｓ”が２より大きくないと判定されると、設定
回路１１の出力するシフト量を“Ｓ＋１”に最設定する
（ステップｋ０）。
【００３７】このように新たに設定されたシフト量はメ
モリ１２のシフト量記憶領域１２ｂに送られ、前の値に
上書きされ、更新される。シフト量“Ｓ”が更新される
と、再びフレームの先頭よりデジタル信号の読み出し、
１フレーム分の全てのデジタル信号についてステップｂ
〜ｋの動作を繰り返し行なう。この間に得られる第３の
デジタル信号は、シフト量が更新される都度、圧縮信号
記憶領域１２ａに格納された前回の値に上書きされ、更
新される。
モリ１２のシフト量記憶領域１２ｂに送られ、前の値に
上書きされ、更新される。シフト量“Ｓ”が更新される
と、再びフレームの先頭よりデジタル信号の読み出し、
１フレーム分の全てのデジタル信号についてステップｂ
〜ｋの動作を繰り返し行なう。この間に得られる第３の
デジタル信号は、シフト量が更新される都度、圧縮信号
記憶領域１２ａに格納された前回の値に上書きされ、更
新される。
【００３８】このようにして、１フレーム内における第
３のデジタル信号の内、オーバーフローを生じた信号が
１つもなく、かつ、３を超えないシフト量“Ｓ”が設定
できれば、そのシフト量“Ｓ”をこのフレームに共通す
るシフト量とする。なお、１フレーム内において上記２
つの条件（ステップｄ０条件およびステップｊ０の条
件）がともに満たされない場合、後者の条件（ステップ
ｊ０の条件）が優先される。すなわち、１フレーム内に
おける第３のデジタル信号Δの最大値に応じてシフト量
“Ｓ”が設定されることとなり、仮にシフト量“３”で
もオーバーフローするような第３のデジタル信号Δが存
在したとしても、シフト量“３”で圧縮するのである。
３のデジタル信号の内、オーバーフローを生じた信号が
１つもなく、かつ、３を超えないシフト量“Ｓ”が設定
できれば、そのシフト量“Ｓ”をこのフレームに共通す
るシフト量とする。なお、１フレーム内において上記２
つの条件（ステップｄ０条件およびステップｊ０の条
件）がともに満たされない場合、後者の条件（ステップ
ｊ０の条件）が優先される。すなわち、１フレーム内に
おける第３のデジタル信号Δの最大値に応じてシフト量
“Ｓ”が設定されることとなり、仮にシフト量“３”で
もオーバーフローするような第３のデジタル信号Δが存
在したとしても、シフト量“３”で圧縮するのである。
【００３９】以上のように最初のフレームに共通するシ
フト量“Ｓ”が決定されると、設定回路１１は次のフレ
ームを読み出す（ステップｌ０）。次にそのフレームが
バッファ回路５に格納された全てのデータの終端かどう
か判定し（ステップｍ０）、終端でなければ、フレーム
の先頭からのデジタル信号の読出しを開始してステップ
ｂ〜ｍの動作を繰り返し行ない、各フレーム毎に、シフ
ト量を設定してシフト量記憶領域１２ｂに格納するとと
もに、このシフト量にて得られた第３のデジタル信号を
圧縮信号記憶領域１２ａに格納していく。また、ステッ
プｍにて、データの終端が判定されると、以上一連の動
作を終了し（ｅｎｄ）、本例の信号記録動作が終了す
る。
フト量“Ｓ”が決定されると、設定回路１１は次のフレ
ームを読み出す（ステップｌ０）。次にそのフレームが
バッファ回路５に格納された全てのデータの終端かどう
か判定し（ステップｍ０）、終端でなければ、フレーム
の先頭からのデジタル信号の読出しを開始してステップ
ｂ〜ｍの動作を繰り返し行ない、各フレーム毎に、シフ
ト量を設定してシフト量記憶領域１２ｂに格納するとと
もに、このシフト量にて得られた第３のデジタル信号を
圧縮信号記憶領域１２ａに格納していく。また、ステッ
プｍにて、データの終端が判定されると、以上一連の動
作を終了し（ｅｎｄ）、本例の信号記録動作が終了す
る。
【００４０】以上の動作により、図６Ａに示すようなア
ナログ信号からは、各サンプリング点毎に図６Δに示す
ような第２のデジタル信号Δが得られる。これらの第２
のデジタル信号Δをフレーム毎に設定されたシフト量
“Ｓ”（例えば、サンプリング点ｎ〜ｎ＋１ではシフト
量“２”、サンプリング点ｍ〜ｍ＋１ではシフト量
“０”に設定されている。）に応じて１／Ｋ（Ｋ＝１／
２S）に圧縮され、図６Ｃに示すような第３のデジタル
信号Ｃに変換される。これらの第３のデジタル信号Ｃは
そのシフト量“Ｓ”とともに１フレーム毎にメモリ１２
に記憶される。
ナログ信号からは、各サンプリング点毎に図６Δに示す
ような第２のデジタル信号Δが得られる。これらの第２
のデジタル信号Δをフレーム毎に設定されたシフト量
“Ｓ”（例えば、サンプリング点ｎ〜ｎ＋１ではシフト
量“２”、サンプリング点ｍ〜ｍ＋１ではシフト量
“０”に設定されている。）に応じて１／Ｋ（Ｋ＝１／
２S）に圧縮され、図６Ｃに示すような第３のデジタル
信号Ｃに変換される。これらの第３のデジタル信号Ｃは
そのシフト量“Ｓ”とともに１フレーム毎にメモリ１２
に記憶される。
【００４１】以上のように、本例では、シフト量“Ｓ”
および１２８サンプル分の第３のデジタル信号、すなわ
ち２＋（３×１２８）ビットにて１フレーム、１２８サ
ンプル分のアナログ信号の波形を表すことができ、量子
化ビット数５ビットの通常のＤＰＣＭ方式で同じ１２８
サンプル分のアナログ信号の波形を表すのに必要な情報
量が５×１２８ビットであるのに対し、少ない情報量で
広いダイナミックレンジのアナログ信号を記録できる。
また、図６Δに示すように、サンプリング点ｍ〜ｍ＋１
における第２のデジタル信号Δの値は３ビットに納ま
り、このとき、図６Ｃに示すように、シフト量“０”に
設定し、第２のデジタル信号Δをそのままの値で第３の
デジタル信号Ｃとしている。このように、第２のデジタ
ル信号Δ、すなわち相前後するサンプリング点の振幅値
の差分に相当する値が小さい際には、シフト量“Ｓ”を
小さい値に設定するため、第２のデジタル信号Δを１／
Ｋの値に圧縮して第３のデジタル信号Ｃに変換する際の
切捨て誤差（例えば、第２のデジタル信号Δを１／４に
すると、下位２ビットを切り捨てることとなる。）を抑
えることができ、ひいてはアナログ信号を高精度で記録
することが可能となる。
および１２８サンプル分の第３のデジタル信号、すなわ
ち２＋（３×１２８）ビットにて１フレーム、１２８サ
ンプル分のアナログ信号の波形を表すことができ、量子
化ビット数５ビットの通常のＤＰＣＭ方式で同じ１２８
サンプル分のアナログ信号の波形を表すのに必要な情報
量が５×１２８ビットであるのに対し、少ない情報量で
広いダイナミックレンジのアナログ信号を記録できる。
また、図６Δに示すように、サンプリング点ｍ〜ｍ＋１
における第２のデジタル信号Δの値は３ビットに納ま
り、このとき、図６Ｃに示すように、シフト量“０”に
設定し、第２のデジタル信号Δをそのままの値で第３の
デジタル信号Ｃとしている。このように、第２のデジタ
ル信号Δ、すなわち相前後するサンプリング点の振幅値
の差分に相当する値が小さい際には、シフト量“Ｓ”を
小さい値に設定するため、第２のデジタル信号Δを１／
Ｋの値に圧縮して第３のデジタル信号Ｃに変換する際の
切捨て誤差（例えば、第２のデジタル信号Δを１／４に
すると、下位２ビットを切り捨てることとなる。）を抑
えることができ、ひいてはアナログ信号を高精度で記録
することが可能となる。
【００４２】また、第３のデジタル信号をＫ倍に伸張し
た値、すなわち第４のデジタル信号Δ’を１サンプリン
グ点前の値迄、累算して得られた振幅値信号ｄ’と、現
在の第１のデジタル信号との差分値を第２のデジタル信
号Δとして用いているため、第２のデジタル信号Δを１
／Ｋの値に圧縮して第３のデジタル信号Ｃに変換する際
に切捨てられた値が、第２のデジタル信号Δを得る際、
この第２のデジタル信号Δに含められて相殺されること
により、後述する再生時に切捨てられた値による誤差が
累算されて増大することを抑えることができる。すなわ
ち、図８ａの実線ａ0 に示すような波形（なお、サンプ
リング点０〜７での相前後する振幅値の差分を同図ｂの
実線ｂ0 に示してあり、サンプリング点毎に差分値は１
増加することとする。）を例にすると、波形ａ0 におい
て、単純にサンプリング点の振幅値と、その一つ前のサ
ンプリング点での振幅値との差分をとって差分信号を得
ていき、この差分信号の下位１ビット（１／２で、割り
切れない値に相当する。）を切り捨てることにより１／
２の値に圧縮して圧縮信号としていくこととすると、再
生の際には、圧縮信号を２倍にして得られる同図ｂに示
す差分値ｂ1 を累算することにより破線ａ1 に示すよう
な波形を得るが、圧縮の際の切り捨て誤差も同時に累算
されることとなる。このため、波形ａ1 と元の波形ａ0
との誤差が次第に大きくなる。これに対して、実線ａ0
に示す波形から得られる第３のデジタル信号を伸張して
得られる第４のデジタル信号は同図ｂの一点鎖線ｂ2 に
示すようになり、これを累算して得られる波形は一点鎖
線ａ2 に示すようになり、波形ａ2 と元の波形ａ0 との
誤差は抑えられる。
た値、すなわち第４のデジタル信号Δ’を１サンプリン
グ点前の値迄、累算して得られた振幅値信号ｄ’と、現
在の第１のデジタル信号との差分値を第２のデジタル信
号Δとして用いているため、第２のデジタル信号Δを１
／Ｋの値に圧縮して第３のデジタル信号Ｃに変換する際
に切捨てられた値が、第２のデジタル信号Δを得る際、
この第２のデジタル信号Δに含められて相殺されること
により、後述する再生時に切捨てられた値による誤差が
累算されて増大することを抑えることができる。すなわ
ち、図８ａの実線ａ0 に示すような波形（なお、サンプ
リング点０〜７での相前後する振幅値の差分を同図ｂの
実線ｂ0 に示してあり、サンプリング点毎に差分値は１
増加することとする。）を例にすると、波形ａ0 におい
て、単純にサンプリング点の振幅値と、その一つ前のサ
ンプリング点での振幅値との差分をとって差分信号を得
ていき、この差分信号の下位１ビット（１／２で、割り
切れない値に相当する。）を切り捨てることにより１／
２の値に圧縮して圧縮信号としていくこととすると、再
生の際には、圧縮信号を２倍にして得られる同図ｂに示
す差分値ｂ1 を累算することにより破線ａ1 に示すよう
な波形を得るが、圧縮の際の切り捨て誤差も同時に累算
されることとなる。このため、波形ａ1 と元の波形ａ0
との誤差が次第に大きくなる。これに対して、実線ａ0
に示す波形から得られる第３のデジタル信号を伸張して
得られる第４のデジタル信号は同図ｂの一点鎖線ｂ2 に
示すようになり、これを累算して得られる波形は一点鎖
線ａ2 に示すようになり、波形ａ2 と元の波形ａ0 との
誤差は抑えられる。
【００４３】次に本例の信号再生動作について図５のフ
ローチャートにそって説明する。ここで、上述したよう
に図１ｂのメモリ１２には、特定フレームのシフト量記
憶領域１２ｂ、特定フレームから得られた第３のデジタ
ル信号を順次納める圧縮信号記憶領域１２ａの順に、こ
れらを交互に設けてあり、それぞれに上述した信号記録
動作により記録された、シフト量“Ｓ”、第３のデジタ
ル信号が格納されているとする。また、メモリ１２の最
初のシフト量記憶領域１２ｂのアドレスの直前には所定
の初期値ｄ0 が格納されている。この初期値ｄ0 は、ア
ナログ信号をサンプリングしてＡ／Ｄ変換した後、バッ
ファ回路５に格納された最初のデジタル信号をそのまま
用いることとする。
ローチャートにそって説明する。ここで、上述したよう
に図１ｂのメモリ１２には、特定フレームのシフト量記
憶領域１２ｂ、特定フレームから得られた第３のデジタ
ル信号を順次納める圧縮信号記憶領域１２ａの順に、こ
れらを交互に設けてあり、それぞれに上述した信号記録
動作により記録された、シフト量“Ｓ”、第３のデジタ
ル信号が格納されているとする。また、メモリ１２の最
初のシフト量記憶領域１２ｂのアドレスの直前には所定
の初期値ｄ0 が格納されている。この初期値ｄ0 は、ア
ナログ信号をサンプリングしてＡ／Ｄ変換した後、バッ
ファ回路５に格納された最初のデジタル信号をそのまま
用いることとする。
【００４４】まず、選択回路１４、ラッチ回路１７をリ
セットする。アドレスカウンタ回路１３は所望の周波数
の同期パルスｆ（例えば、サンプリング周波数と等しい
周波数のパルス）を受け、このパルスの立上がりに同期
してメモリ１２の読出を開始する。まず、初期値ｄ0 が
読み出され（ステップａ１）、信号復調回路１５に出力
される。復調回路１５は選択回路１４よりのシフト量
“０”を受けており、初期値ｄ0 をそのままの形で加算
回路１６に出力する。加算回路１６は初期値ｄ0と、ラ
ッチ回路からの出力とを加算してラッチ回路１７に出力
する。ラッチ回路１６は同期パルスの立下がりを受け、
初期値ｄ0 をラッチする。
セットする。アドレスカウンタ回路１３は所望の周波数
の同期パルスｆ（例えば、サンプリング周波数と等しい
周波数のパルス）を受け、このパルスの立上がりに同期
してメモリ１２の読出を開始する。まず、初期値ｄ0 が
読み出され（ステップａ１）、信号復調回路１５に出力
される。復調回路１５は選択回路１４よりのシフト量
“０”を受けており、初期値ｄ0 をそのままの形で加算
回路１６に出力する。加算回路１６は初期値ｄ0と、ラ
ッチ回路からの出力とを加算してラッチ回路１７に出力
する。ラッチ回路１６は同期パルスの立下がりを受け、
初期値ｄ0 をラッチする。
【００４５】次に、メモリ１２からは初期値ｄ0 に続く
信号が読み出される（ステップｂ１）。ここでは最初の
フレームのシフト量“Ｓ”が読み出される。ここで、メ
モリ１２から読み出される信号は選択回路１４にも出力
されており、そこでシフト量“Ｓ”であるか、第３のデ
ジタル信号であるか判定される（ステップｃ１）。シフ
ト量“Ｓ”であれば、これを保持して信号復調回路１５
に出力しシフト量“Ｓ”を変更する（ステップｄ１）。
ここで、先に述べたように最初のフレームのシフト量は
“２”であり、これがメモリ１２より出力されると、こ
れを保持して信号復調回路１５に出力する。これによ
り、信号復調回路１５は入来する第３のデジタル信号を
Ｋ（Ｋ＝２S＝２2＝４）倍、すなわち上位ビット側に２
ビットシフトさせて出力することとなる。
信号が読み出される（ステップｂ１）。ここでは最初の
フレームのシフト量“Ｓ”が読み出される。ここで、メ
モリ１２から読み出される信号は選択回路１４にも出力
されており、そこでシフト量“Ｓ”であるか、第３のデ
ジタル信号であるか判定される（ステップｃ１）。シフ
ト量“Ｓ”であれば、これを保持して信号復調回路１５
に出力しシフト量“Ｓ”を変更する（ステップｄ１）。
ここで、先に述べたように最初のフレームのシフト量は
“２”であり、これがメモリ１２より出力されると、こ
れを保持して信号復調回路１５に出力する。これによ
り、信号復調回路１５は入来する第３のデジタル信号を
Ｋ（Ｋ＝２S＝２2＝４）倍、すなわち上位ビット側に２
ビットシフトさせて出力することとなる。
【００４６】次に、シフト量“Ｓ”に続いてフレームの
先頭の第３のデジタル信号Ｃ’n が読み出される。ここ
では、シフト量の変更がなく（ステップｃ１）、メモリ
１２に格納されたデータの終端でないため（ステップｅ
１）、第３のデジタル信号Ｃ’n を受けた信号復調回路
１５はシフト量“Ｓ”、ここではシフト量“２”に応じ
て上位ビット側に２ビットだけ第３のデジタル信号Ｃ’
n をシフトして、サンプリングされた振幅値の差分に相
当する第５のデジタル信号Δ”に変換する（ステップｆ
１）。この第５のデジタル信号Δ”は加算回路１５に出
力され、ラッチ回路１７のラッチ内容（ここではｄ0
。）と加算されラッチ回路１７に出力する（ステップ
ｇ１）。ラッチ回路１７はこの直後に受ける同期パルス
ｆの立ち下がりによりこれをラッチしてデジタル信号
ｄ”n として出力する。次にメモリ１２から次の第３の
デジタル信号Ｃ’n+1 が出力され、同様に信号復調回路
１５によりシフト量“２”に応じて第５のデジタル信号
Δ”に変換される。次に加算回路１６により、ラッチ回
路１７からの出力と加算された後、ラッチ回路１７に出
力される。ラッチ回路１７はこれをラッチしてデジタル
信号ｄ”n+1 として出力する。
先頭の第３のデジタル信号Ｃ’n が読み出される。ここ
では、シフト量の変更がなく（ステップｃ１）、メモリ
１２に格納されたデータの終端でないため（ステップｅ
１）、第３のデジタル信号Ｃ’n を受けた信号復調回路
１５はシフト量“Ｓ”、ここではシフト量“２”に応じ
て上位ビット側に２ビットだけ第３のデジタル信号Ｃ’
n をシフトして、サンプリングされた振幅値の差分に相
当する第５のデジタル信号Δ”に変換する（ステップｆ
１）。この第５のデジタル信号Δ”は加算回路１５に出
力され、ラッチ回路１７のラッチ内容（ここではｄ0
。）と加算されラッチ回路１７に出力する（ステップ
ｇ１）。ラッチ回路１７はこの直後に受ける同期パルス
ｆの立ち下がりによりこれをラッチしてデジタル信号
ｄ”n として出力する。次にメモリ１２から次の第３の
デジタル信号Ｃ’n+1 が出力され、同様に信号復調回路
１５によりシフト量“２”に応じて第５のデジタル信号
Δ”に変換される。次に加算回路１６により、ラッチ回
路１７からの出力と加算された後、ラッチ回路１７に出
力される。ラッチ回路１７はこれをラッチしてデジタル
信号ｄ”n+1 として出力する。
【００４７】続いてステップｂ１〜ステップｇ１の動作
を繰り返し行うことにより、図７のＣ’に示すように最
初のフレームの第３のデジタル信号Ｃ’を順次読み出
し、これらをシフト量“２”に応じてシフトして、図７
のΔ”に示すような各振幅値の差分に相当する第５のデ
ジタル信号Δ”に変換していく。これらの第５のデジタ
ル信号Δ”を加算回路１６およびラッチ回路１７により
累算することにより、各サンプリング点の振幅値に相当
するデジタル信号に変換しラッチ回路１７より出力す
る。
を繰り返し行うことにより、図７のＣ’に示すように最
初のフレームの第３のデジタル信号Ｃ’を順次読み出
し、これらをシフト量“２”に応じてシフトして、図７
のΔ”に示すような各振幅値の差分に相当する第５のデ
ジタル信号Δ”に変換していく。これらの第５のデジタ
ル信号Δ”を加算回路１６およびラッチ回路１７により
累算することにより、各サンプリング点の振幅値に相当
するデジタル信号に変換しラッチ回路１７より出力す
る。
【００４８】以上のステップｂ１〜ステップｇ１の動作
を繰り返し行い、以降のフレームを読出し、各フレーム
の先頭に納められたシフト量“Ｓ”を読み出す毎にこれ
に応じて選択回路１４に格納されたシフト量を更新す
る。例えば、２番目のフレームｆｍではシフト量“０”
に更新される。この場合にはシフト量が“０”なので各
第３のデジタル信号がそのまま第５のデジタル信号とし
て出力される。これら第５のデジタル信号をラッチ回路
１７内に累算し、その都度出力して各サンプリング点の
振幅値に相当するデジタル信号を得る。
を繰り返し行い、以降のフレームを読出し、各フレーム
の先頭に納められたシフト量“Ｓ”を読み出す毎にこれ
に応じて選択回路１４に格納されたシフト量を更新す
る。例えば、２番目のフレームｆｍではシフト量“０”
に更新される。この場合にはシフト量が“０”なので各
第３のデジタル信号がそのまま第５のデジタル信号とし
て出力される。これら第５のデジタル信号をラッチ回路
１７内に累算し、その都度出力して各サンプリング点の
振幅値に相当するデジタル信号を得る。
【００４９】以上のようにして、各フレームが順次読み
出されていく。この間、ラッチ回路１７から出力される
デジタル信号はＤ／Ａ変換回路１８によりＤ／Ａ変換さ
れ、図７のｇの実線に示されるようなアナログ波形が再
生される。なお、ここに示された破線は元のアナログ信
号を示してある。
出されていく。この間、ラッチ回路１７から出力される
デジタル信号はＤ／Ａ変換回路１８によりＤ／Ａ変換さ
れ、図７のｇの実線に示されるようなアナログ波形が再
生される。なお、ここに示された破線は元のアナログ信
号を示してある。
【００５０】以上のように、本例は、アナログ波形の振
幅値をサンプリングしていき、特定数のサンプルを１フ
レームとし、このフレーム毎に相前後するサンプルの差
分値を抽出して行く。これらの差分値すなわち第２のデ
ジタル信号に応じて１フレームに共通したシフト量
“Ｓ”を設定し、これに応じて第２のデジタル信号を下
位ビット側にシフトして第２のデジタル信号より少ない
ビット数の第３のデジタル信号に圧縮する。このシフト
量“Ｓ”は例えば、差分値が小さい場合は、シフト量を
小さくして圧縮時の誤差を抑えるように、差分値が大き
い場合は、シフト量を大きくしてダイナミックレンジを
稼ぐように設定される。このため、アナログ信号の小さ
い変化を無視することなく、大きな信号変化にも対応す
ることができる。また、１フレームに共通してシフト量
“Ｓ”を設定してあるので、第３のデジタル信号を記録
する際にこれと併せて個々のシフト量“Ｓ”を記録する
必要がなく、少ないデータ量で信号の記録が可能とな
る。このように本例は、少ない情報量にて広いダイナミ
ックレンジのアナログ信号を高精度で記録再生すること
が可能となる。
幅値をサンプリングしていき、特定数のサンプルを１フ
レームとし、このフレーム毎に相前後するサンプルの差
分値を抽出して行く。これらの差分値すなわち第２のデ
ジタル信号に応じて１フレームに共通したシフト量
“Ｓ”を設定し、これに応じて第２のデジタル信号を下
位ビット側にシフトして第２のデジタル信号より少ない
ビット数の第３のデジタル信号に圧縮する。このシフト
量“Ｓ”は例えば、差分値が小さい場合は、シフト量を
小さくして圧縮時の誤差を抑えるように、差分値が大き
い場合は、シフト量を大きくしてダイナミックレンジを
稼ぐように設定される。このため、アナログ信号の小さ
い変化を無視することなく、大きな信号変化にも対応す
ることができる。また、１フレームに共通してシフト量
“Ｓ”を設定してあるので、第３のデジタル信号を記録
する際にこれと併せて個々のシフト量“Ｓ”を記録する
必要がなく、少ないデータ量で信号の記録が可能とな
る。このように本例は、少ない情報量にて広いダイナミ
ックレンジのアナログ信号を高精度で記録再生すること
が可能となる。
【００５１】上記一実施例では、１フレームのシフト量
“Ｓ”を表すデジタル信号と、そのフレームの全第３の
デジタル信号とをメモリ１２に交互に格納していくこと
としたがこれに限らず、それぞれのバッファを設けてこ
れらに別々に格納し、それぞれの読み出し手段により別
に読み出すこととしてもよい。または、信号記録の際に
一度、別々のバッファに格納しておき、全てのアナログ
信号の記録が完了した後に１つのメモリに１フレームの
シフト量“Ｓ”を表すデジタル信号と、そのフレームの
全第３のデジタル信号とを交互に格納していくこととし
てもよい。また、シフト量“Ｓ”を表すデジタル信号を
メモリ内に一定間隔に格納しておき、読出しの際に一定
周期で選択回路１４に格納していくのではなく、シフト
量“Ｓ”が変更されるフレームに対応してシフト量
“Ｓ”の変更を表すデジタル信号を設け、メモリ内で
は、このデジタル信号が格納されたアドレスの直後にシ
フト量“Ｓ”を表すデジタル信号を格納することとし、
シフト量“Ｓ”の変更を表すデジタル信号が読み出され
た際に、シフト量“Ｓ”を表すデジタル信号を選択回路
１４に格納していくこととしてもよい。
“Ｓ”を表すデジタル信号と、そのフレームの全第３の
デジタル信号とをメモリ１２に交互に格納していくこと
としたがこれに限らず、それぞれのバッファを設けてこ
れらに別々に格納し、それぞれの読み出し手段により別
に読み出すこととしてもよい。または、信号記録の際に
一度、別々のバッファに格納しておき、全てのアナログ
信号の記録が完了した後に１つのメモリに１フレームの
シフト量“Ｓ”を表すデジタル信号と、そのフレームの
全第３のデジタル信号とを交互に格納していくこととし
てもよい。また、シフト量“Ｓ”を表すデジタル信号を
メモリ内に一定間隔に格納しておき、読出しの際に一定
周期で選択回路１４に格納していくのではなく、シフト
量“Ｓ”が変更されるフレームに対応してシフト量
“Ｓ”の変更を表すデジタル信号を設け、メモリ内で
は、このデジタル信号が格納されたアドレスの直後にシ
フト量“Ｓ”を表すデジタル信号を格納することとし、
シフト量“Ｓ”の変更を表すデジタル信号が読み出され
た際に、シフト量“Ｓ”を表すデジタル信号を選択回路
１４に格納していくこととしてもよい。
【００５２】本発明は、上記一実施例に示したものに限
られるものではない。例えば、図９のＡに示すような構
成により信号再生を行なうことも可能である。これは、
上記実施例に用いられたものと同様の構成の圧縮信号記
憶領域９ａ１、シフト量記憶領域９ａ２および信号復調
回路９ａ３と、信号復調回路９ａ３から出力される第５
のデジタル信号を受けるＤ／Ａ変換回路９ａ４と、Ｄ／
Ａ変換回路９ａ４の出力を受ける積分回路９ａ５とより
構成される。上記実施例では、振幅値の差分に相当する
第４のデジタル信号を加算することにより、振幅値に相
当するデジタル信号を得て、これをＤ／Ａ変換してアナ
ログ信号を得ているのに対して、本例は、振幅値の差分
に相当する第５のデジタル信号をＤ／Ａ変換して得られ
るアナログ信号を積分回路９ａ５により積分することに
より元のアナログ信号に再生するものである。この場合
も上記一実施例と同様の作用効果を示す。
られるものではない。例えば、図９のＡに示すような構
成により信号再生を行なうことも可能である。これは、
上記実施例に用いられたものと同様の構成の圧縮信号記
憶領域９ａ１、シフト量記憶領域９ａ２および信号復調
回路９ａ３と、信号復調回路９ａ３から出力される第５
のデジタル信号を受けるＤ／Ａ変換回路９ａ４と、Ｄ／
Ａ変換回路９ａ４の出力を受ける積分回路９ａ５とより
構成される。上記実施例では、振幅値の差分に相当する
第４のデジタル信号を加算することにより、振幅値に相
当するデジタル信号を得て、これをＤ／Ａ変換してアナ
ログ信号を得ているのに対して、本例は、振幅値の差分
に相当する第５のデジタル信号をＤ／Ａ変換して得られ
るアナログ信号を積分回路９ａ５により積分することに
より元のアナログ信号に再生するものである。この場合
も上記一実施例と同様の作用効果を示す。
【００５３】また、図９のＢに示すような構成により信
号再生を行なうことも可能である。
号再生を行なうことも可能である。
【００５４】上記実施例に用いられたものと同様の構成
の圧縮信号記憶領域９ｂ１およびシフト量記憶領域９ｂ
２と、圧縮信号記憶領域９ｂ１から読み出される第３の
デジタル信号をＤ／Ａ変換するＤ／Ａ変換回路９ｂ３
と、シフト量記憶領域９ｂ２から出力されるシフト量に
応じてＤ／Ａ変換回路９ｂ３の基準電圧を変更する基準
電圧変更回路９ｂ４と、Ｄ／Ａ変換回路９ｂ３の出力を
受ける積分回路９ｂ５とより構成される。この場合、第
３のデジタル信号をＤ／Ａ変換する際に、シフト量に応
じて、Ｄ／Ａ変換回路の基準電圧を変更することによ
り、シフトさせた場合と同様の出力を得る。このＤ／Ａ
変換回路の出力する振幅値の差分に相当するアナログ信
号を積分回路９ｂ５により積分することにより元のアナ
ログ信号に再生するものである。この場合も上記各実施
例と同様の作用効果を示す。
の圧縮信号記憶領域９ｂ１およびシフト量記憶領域９ｂ
２と、圧縮信号記憶領域９ｂ１から読み出される第３の
デジタル信号をＤ／Ａ変換するＤ／Ａ変換回路９ｂ３
と、シフト量記憶領域９ｂ２から出力されるシフト量に
応じてＤ／Ａ変換回路９ｂ３の基準電圧を変更する基準
電圧変更回路９ｂ４と、Ｄ／Ａ変換回路９ｂ３の出力を
受ける積分回路９ｂ５とより構成される。この場合、第
３のデジタル信号をＤ／Ａ変換する際に、シフト量に応
じて、Ｄ／Ａ変換回路の基準電圧を変更することによ
り、シフトさせた場合と同様の出力を得る。このＤ／Ａ
変換回路の出力する振幅値の差分に相当するアナログ信
号を積分回路９ｂ５により積分することにより元のアナ
ログ信号に再生するものである。この場合も上記各実施
例と同様の作用効果を示す。
【００５５】また、図９のＣに示すような構成により信
号再生を行なうことも可能である。上記実施例に用いら
れたものと同様の構成の圧縮信号記憶領域９ｃ１および
シフト量記憶領域９ｃ２と、圧縮信号記憶領域９ｃ１か
ら読み出される第３のデジタル信号をＤ／Ａ変換するＤ
／Ａ変換回路９ｃ３と、パルス発生回路９ｃ４の出力す
るクロックパルスをシフト量記憶領域９ｃ２から出力さ
れるシフト量に応じた値をカウントして出力するカウン
タ回路９ｃ５と、カウンタ回路９ｃ５の出力するパルス
を受ける間、Ｄ／Ａ変換回路９ｃ３の出力を伝送するス
イッチング回路９ｃ６と、スイッチング回路９ｃ６を介
したＤ／Ａ変換回路９ｃ３の出力を積分する積分回路９
ｃ７とからなる。カウンタ回路９ｃ５は、図１０に示す
ように、パルス発生回路９ｃ４の出力する図１１に示す
ようなクロックパルスｏｓｃを受け、それぞれパルス幅
の異なるパルスφ1 、φ2 、φ3 を出力するカウンタ部
５１と、シフト量記憶領域９ｃ２から出力されるシフト
量をデコードするデコーダ部５２と、デコーダ部５２の
出力に応じてカウンタ部５１の出力するパルスφ1、φ2
、φ3 を選択的に出力する選択部５３とからなる。こ
の場合、第３のデジタル信号をＤ／Ａ変換したアナログ
値を積分回路９ｃ７に出力する時間をスイッチング回路
９ｃ６にて制御することにより、シフト量に相当する重
み付けを積分回路９ｃ７に出力されるアナログ値に与え
る。この場合も上記各実施例と同様の作用効果を示す。
号再生を行なうことも可能である。上記実施例に用いら
れたものと同様の構成の圧縮信号記憶領域９ｃ１および
シフト量記憶領域９ｃ２と、圧縮信号記憶領域９ｃ１か
ら読み出される第３のデジタル信号をＤ／Ａ変換するＤ
／Ａ変換回路９ｃ３と、パルス発生回路９ｃ４の出力す
るクロックパルスをシフト量記憶領域９ｃ２から出力さ
れるシフト量に応じた値をカウントして出力するカウン
タ回路９ｃ５と、カウンタ回路９ｃ５の出力するパルス
を受ける間、Ｄ／Ａ変換回路９ｃ３の出力を伝送するス
イッチング回路９ｃ６と、スイッチング回路９ｃ６を介
したＤ／Ａ変換回路９ｃ３の出力を積分する積分回路９
ｃ７とからなる。カウンタ回路９ｃ５は、図１０に示す
ように、パルス発生回路９ｃ４の出力する図１１に示す
ようなクロックパルスｏｓｃを受け、それぞれパルス幅
の異なるパルスφ1 、φ2 、φ3 を出力するカウンタ部
５１と、シフト量記憶領域９ｃ２から出力されるシフト
量をデコードするデコーダ部５２と、デコーダ部５２の
出力に応じてカウンタ部５１の出力するパルスφ1、φ2
、φ3 を選択的に出力する選択部５３とからなる。こ
の場合、第３のデジタル信号をＤ／Ａ変換したアナログ
値を積分回路９ｃ７に出力する時間をスイッチング回路
９ｃ６にて制御することにより、シフト量に相当する重
み付けを積分回路９ｃ７に出力されるアナログ値に与え
る。この場合も上記各実施例と同様の作用効果を示す。
【００５６】また、図９のＤに示すような構成により信
号再生を行なうことも可能である。上記実施例に用いら
れたものと同様の構成の圧縮信号記憶領域９ｄ１および
シフト量記憶領域９ｄ２と、圧縮信号記憶領域９ｄ１か
ら読み出される第３のデジタル信号に応じたパルスを出
力するＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａ
ｔｉｏｎ）回路９ｄ３と、シフト量記憶領域９ｄ２から
読み出されるシフト量に応じてゲートを開き、ＰＷＭ回
路９ｄ３の出力を伝送するゲート９ｄ４と、ゲート９ｄ
４の出力を受ける積分回路９ｄ５とからなる。この場
合、第３のデジタル信号をその値に対応したパルス幅を
もつパルスに変更し、ゲート９ｄ４によりシフト量に相
当する重み付けを与えた後、積分回路９ｄ５により積分
して元のアナログ信号に再生するものである。この場合
も上記各実施例と同様の作用効果を示す。
号再生を行なうことも可能である。上記実施例に用いら
れたものと同様の構成の圧縮信号記憶領域９ｄ１および
シフト量記憶領域９ｄ２と、圧縮信号記憶領域９ｄ１か
ら読み出される第３のデジタル信号に応じたパルスを出
力するＰＷＭ（ｐｕｌｓｅ ｗｉｄｔｈ ｍｏｄｕｌａ
ｔｉｏｎ）回路９ｄ３と、シフト量記憶領域９ｄ２から
読み出されるシフト量に応じてゲートを開き、ＰＷＭ回
路９ｄ３の出力を伝送するゲート９ｄ４と、ゲート９ｄ
４の出力を受ける積分回路９ｄ５とからなる。この場
合、第３のデジタル信号をその値に対応したパルス幅を
もつパルスに変更し、ゲート９ｄ４によりシフト量に相
当する重み付けを与えた後、積分回路９ｄ５により積分
して元のアナログ信号に再生するものである。この場合
も上記各実施例と同様の作用効果を示す。
【００５７】また、相前後するサンプリング点での振幅
値の差分に相当する差分出力、すなわち第２のデジタル
信号は、アナログ信号をサンプルホールドしてＡ／Ｄ変
換して得られた値を１サンプリング周期分遅延させた値
と、現在Ａ／Ｄ変換して得られた値との差分をとり、こ
れを用いてもよいし、サンプルホールドした値を１サン
プリング周期分遅延させた値と、現在サンプルホールド
した値との差分をとり、これをＡ／Ｄ変換した値を用い
てもよい。これらの場合、第２のデジタル信号をバッフ
ァ等に納めるが、この場合も上述したように特定サンプ
ル数毎にフレームを設け、フレーム毎に特定のシフト量
を設定し、これに応じて第３のデジタル信号に変換して
いく。
値の差分に相当する差分出力、すなわち第２のデジタル
信号は、アナログ信号をサンプルホールドしてＡ／Ｄ変
換して得られた値を１サンプリング周期分遅延させた値
と、現在Ａ／Ｄ変換して得られた値との差分をとり、こ
れを用いてもよいし、サンプルホールドした値を１サン
プリング周期分遅延させた値と、現在サンプルホールド
した値との差分をとり、これをＡ／Ｄ変換した値を用い
てもよい。これらの場合、第２のデジタル信号をバッフ
ァ等に納めるが、この場合も上述したように特定サンプ
ル数毎にフレームを設け、フレーム毎に特定のシフト量
を設定し、これに応じて第３のデジタル信号に変換して
いく。
【００５８】また、第２のデジタル信号を１／Ｋするに
は、信号圧縮回路７によりビットをシフトさせるのに限
らず、信号圧縮回路７の代わりに除算回路（図示せ
ず。）を用いて除算してもよい。同様に第３のデジタル
信号をＫ倍するには、信号復調回路８、１５の代わりに
乗算回路（図示せず。）を用いて乗算してもよい。
は、信号圧縮回路７によりビットをシフトさせるのに限
らず、信号圧縮回路７の代わりに除算回路（図示せ
ず。）を用いて除算してもよい。同様に第３のデジタル
信号をＫ倍するには、信号復調回路８、１５の代わりに
乗算回路（図示せず。）を用いて乗算してもよい。
【００５９】
【発明の効果】本発明によれば、少ない情報量にて広い
ダイナミックレンジのアナログ信号を高精度で記録再生
することが可能となる。すなわち、請求項１乃至５の発
明によれば、第１のデジタル信号とその前の第１のデジ
タル信号に相当する振幅値信号との差分をとり第２のデ
ジタル信号とし、一定サンプル数の第１のデジタル信号
から得られる第３のデジタル信号の全てに共通し、か
つ、第３のデジタル信号の値が特定の範囲内となるよう
に上記Ｋの値を上記第２のデジタル信号に基づいて設定
し、第２のデジタル信号をこの１／Ｋ（Ｋ＝１、２、…
…）に相当する第３のデジタル信号に変換するため、少
ない情報量にて広いダイナミックレンジのアナログ信号
を得ることが出来る。しかも、第３のデジタル信号をＫ
倍に伸張した第４のデジタル信号を累算して振幅値信号
を得るため、第２の信号を得る際に圧縮時に切り捨てら
れた誤差が相殺され、高精度で記録再生することが可能
となる。 請求項６の発明によれば、順次得られるサンプ
ルデータと累算回路の出力との差をとり、この差分出力
の１／Ｋ（Ｋ＝１、２、……）に相当するコード出力を
発生して記憶手段に記憶させ、コード出力をＫ倍した出
力を上記累算回路にて累算するため、圧縮時に切り捨て
られた誤差が相殺され、高精度で記録再生することが可
能となる。
ダイナミックレンジのアナログ信号を高精度で記録再生
することが可能となる。すなわち、請求項１乃至５の発
明によれば、第１のデジタル信号とその前の第１のデジ
タル信号に相当する振幅値信号との差分をとり第２のデ
ジタル信号とし、一定サンプル数の第１のデジタル信号
から得られる第３のデジタル信号の全てに共通し、か
つ、第３のデジタル信号の値が特定の範囲内となるよう
に上記Ｋの値を上記第２のデジタル信号に基づいて設定
し、第２のデジタル信号をこの１／Ｋ（Ｋ＝１、２、…
…）に相当する第３のデジタル信号に変換するため、少
ない情報量にて広いダイナミックレンジのアナログ信号
を得ることが出来る。しかも、第３のデジタル信号をＫ
倍に伸張した第４のデジタル信号を累算して振幅値信号
を得るため、第２の信号を得る際に圧縮時に切り捨てら
れた誤差が相殺され、高精度で記録再生することが可能
となる。 請求項６の発明によれば、順次得られるサンプ
ルデータと累算回路の出力との差をとり、この差分出力
の１／Ｋ（Ｋ＝１、２、……）に相当するコード出力を
発生して記憶手段に記憶させ、コード出力をＫ倍した出
力を上記累算回路にて累算するため、圧縮時に切り捨て
られた誤差が相殺され、高精度で記録再生することが可
能となる。
【図１】本発明の一実施例の構成を示すブロック図。
【図２】図１の要部の説明のための電気回路図。
【図３】図１の要部の説明のための電気回路図。
【図４】図１の動作説明のためのフローチャート。
【図５】図１の動作説明のためのフローチャート。
【図６】図１の動作説明のための波形図。
【図７】図１の動作説明のための波形図。
【図８】図１の動作説明のための波形図。
【図９】本発明の他の実施例の構成を示すブロック図。
【図１０】図９の要部の説明のための電気回路図。
【図１１】図１０の動作説明のためのタイミングチャー
ト。
ト。
１０ 累算回路 ５ バッファ回路（特定の記憶領域）
Claims (6)
- 【請求項１】 アナログ信号を特定のサンプリング周波
数にてサンプリングしＡ／Ｄ変換して得られた上記第１
のデジタル信号を受け一定のサンプル数毎に特定の記憶
領域に蓄え、 上記記憶領域から第１のデジタル信号を順次読み出し、
現在読み出されている上記第１のデジタル信号とその前
に読み出された上記第１のデジタル信号に相当する振幅
値信号との差分をとり第２のデジタル信号として出力
し、上記 第２のデジタル信号をこの１／Ｋ（Ｋ＝１、２、…
…）に相当する第３のデジタル信号に変換し、 上記特定の記憶領域に納められた上記第１のデジタル信
号から得られる上記第３のデジタル信号の全てに共通
し、かつ、上記第３のデジタル信号の値が特定の範囲内
となるように上記Ｋの値を上記第２のデジタル信号に基
づいて設定し、上記 第３のデジタル信号および上記Ｋの値を表すデータ
のそれぞれを記憶するものであり、 上記振幅値信号は、上記第３のデジタル信号を上記Ｋの
値に基づいて上位ビット側にシフトして得られる上記第
３のデジタル信号をＫ倍したものに相当する第４のデジ
タル信号を累算してなるものである ことを特徴とするこ
とを特徴とする信号記録方法。 - 【請求項２】 上記第３のデジタル信号は上記第２のデ
ジタル信号をＳ（Ｋ＝２s）ビットだけ下位ビット側に
シフトしたものであることを特徴とする請求項１記載の
信号記録方法。 - 【請求項３】 上記振幅値信号は、上記第３のデジタル
信号をＳビットだけ上位ビット側にシフトして得られる
上記第４のデジタル信号を得、この第４のデジタル信号
を累算してなるものであることを特徴とする請求項２記
載の信号記録方法。 - 【請求項４】 請求項１記載の信号記録方法にて記憶さ
れた上記第３のデジタル信号および上記Ｋの値を表すデ
ータを読み出し、上記第３のデジタル信号をＫ倍して第
５のデジタル信号に変換し、上記 第５のデジタル信号またはこの第５のデジタル信号
をＤ／Ａ変換した信号を順次累算して、アナログ信号と
して出力することを特徴とする信号再生方法。 - 【請求項５】 アナログ信号を特定のサンプリング周波
数にてサンプリングしＡ／Ｄ変換して得られた第１のデ
ジタル信号を受け一定のサンプル数毎に特定の記憶領域
に蓄え、 上記記憶領域から上記第１のデジタル信号を順次読み出
し、現在読み出されている第１のデジタル信号とその前
に読み出された上記第１のデジタル信号に相当する振幅
値信号との差分をとり第２のデジタル信号として出力
し、上記 第２のデジタル信号をこの１／Ｋ（Ｋ＝１、２、…
…）に相当する第３のデジタル信号に変換し、 上記特定の記憶領域に納められた上記第１のデジタル信
号から得られる上記第３のデジタル信号の全てに共通
し、かつ、上記第３のデジタル信号の値が特定の範囲内
となるように上記Ｋの値を上記第２のデジタル信号に基
づいて設定し、上記第３のデジタル信号および上記Ｋの
値を表すデータのそれぞれを記憶するものであり、 上記振幅値信号は、上記第３のデジタル信号を上記Ｋの
値に基づいて上位ビット側にシフトして得られる上記第
３のデジタル信号をＫ倍したものに相当する第４のデジ
タル信号を累算してなるものであり、 上記記憶された上記第３のデジタル信号および上記Ｋの
値を表すデータを読み出し、上記第３のデジタル信号を
Ｋ倍して第５のデジタル信号に変換し、上記 第５のデジタル信号またはこの第５のデジタル信号
をＤ／Ａ変換した信号を順次累算して、アナログ信号と
して出力することをを特徴とする信号記録再生方法。 - 【請求項６】 アナログ信号を特定のサンプリング周波
数にてサンプリングして順次サンプルデータを得、この
サンプルデータと累算回路の出力との差をとり、この差
分出力の１／Ｋ（Ｋ＝１、２、……）に相当するコード
出力を発生して記憶手段に記憶させ、上記コード出力を
Ｋ倍した出力を上記累算回路にて累算することを特徴と
する信号記録方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310698A JP2814053B2 (ja) | 1993-12-10 | 1993-12-10 | 信号記録方法、信号再生方法および信号記録再生方法 |
| US08/352,253 US5610608A (en) | 1993-12-10 | 1994-12-08 | Method of recording signal, method of reproducing signal, and method of recording/reproducing signal |
| SG1996001279A SG77098A1 (en) | 1993-12-10 | 1994-12-09 | Method of recording and reproducing a signal |
| GB9424891A GB2284731B (en) | 1993-12-10 | 1994-12-09 | Method of recording and of reproducing a signal |
| HK98109706A HK1008969A1 (en) | 1993-12-10 | 1998-08-05 | Method of recording and of reproducing a signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5310698A JP2814053B2 (ja) | 1993-12-10 | 1993-12-10 | 信号記録方法、信号再生方法および信号記録再生方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169189A JPH07169189A (ja) | 1995-07-04 |
| JP2814053B2 true JP2814053B2 (ja) | 1998-10-22 |
Family
ID=18008392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5310698A Expired - Lifetime JP2814053B2 (ja) | 1993-12-10 | 1993-12-10 | 信号記録方法、信号再生方法および信号記録再生方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5610608A (ja) |
| JP (1) | JP2814053B2 (ja) |
| GB (1) | GB2284731B (ja) |
| HK (1) | HK1008969A1 (ja) |
| SG (1) | SG77098A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7356186B2 (en) * | 2002-08-23 | 2008-04-08 | Kulas Charles J | Digital representation of audio waveforms using peak shifting to provide increased dynamic range |
| US7394410B1 (en) | 2004-02-13 | 2008-07-01 | Samplify Systems, Inc. | Enhanced data converters using compression and decompression |
| US7088276B1 (en) | 2004-02-13 | 2006-08-08 | Samplify Systems Llc | Enhanced data converters using compression and decompression |
| US7760825B2 (en) * | 2004-02-19 | 2010-07-20 | Stmicroelectronics S.A. | Device and method for suppressing pulse interferences in a signal |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE409793B (sv) * | 1977-12-30 | 1979-09-03 | Ericsson Telefon Ab L M | Sett for att vid overforing av pcm-information minska behovet av antalet overforda bitar samt anordning for utforande av settet |
| DE2941452C2 (de) * | 1979-10-12 | 1982-06-24 | Polygram Gmbh, 2000 Hamburg | Verfahren zur Codierung von Analogsignalen |
| GB2125255B (en) * | 1982-07-28 | 1985-11-13 | British Broadcasting Corp | Digital data coding |
| US4546342A (en) * | 1983-12-14 | 1985-10-08 | Digital Recording Research Limited Partnership | Data compression method and apparatus |
| US4879558A (en) * | 1986-12-12 | 1989-11-07 | Sangamo Weston, Inc. | Data compression apparatus and method for data recorder with waveform envelope display |
| JPH02165731A (ja) * | 1988-12-20 | 1990-06-26 | Fujitsu Ten Ltd | 適応差分ｐｃｍ符号化方式によるエンコーダ回路 |
-
1993
- 1993-12-10 JP JP5310698A patent/JP2814053B2/ja not_active Expired - Lifetime
-
1994
- 1994-12-08 US US08/352,253 patent/US5610608A/en not_active Expired - Lifetime
- 1994-12-09 SG SG1996001279A patent/SG77098A1/en unknown
- 1994-12-09 GB GB9424891A patent/GB2284731B/en not_active Expired - Fee Related
-
1998
- 1998-08-05 HK HK98109706A patent/HK1008969A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| SG77098A1 (en) | 2000-12-19 |
| JPH07169189A (ja) | 1995-07-04 |
| US5610608A (en) | 1997-03-11 |
| GB2284731B (en) | 1998-04-29 |
| GB9424891D0 (en) | 1995-02-08 |
| GB2284731A (en) | 1995-06-14 |
| HK1008969A1 (en) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061279A (en) | Delay circuit for analog signals | |
| JP2814053B2 (ja) | 信号記録方法、信号再生方法および信号記録再生方法 | |
| JP3334413B2 (ja) | ディジタル信号処理方法及び装置 | |
| EP0266159B1 (en) | Digital muting circuit | |
| KR0163965B1 (ko) | 신호 발생 장치 | |
| JP3312538B2 (ja) | 音響信号処理装置 | |
| JPH057903B2 (ja) | ||
| EP0280575A2 (en) | Fir type digital filter for recording and reproducing apparatus | |
| JP3336823B2 (ja) | 音響信号処理装置 | |
| JP2708994B2 (ja) | デルタ・シグマ型ｄ／ａ変換器 | |
| JPH0651778A (ja) | 波形生成装置 | |
| JP2752284B2 (ja) | ビット圧縮回路 | |
| JPS6329346B2 (ja) | ||
| JP2004112014A5 (ja) | ||
| JP3974408B2 (ja) | 標本化信号生成装置及び標本化信号再生装置並びにその方法 | |
| JPS5898793A (ja) | 音声合成装置 | |
| JP3312539B2 (ja) | 音響信号処理装置 | |
| US5883324A (en) | Signal generating apparatus and signal generating method | |
| JP2004112014A (ja) | Ｄａ変換器 | |
| KR20030005315A (ko) | 압축 방법 및 장치, 압축 해제 방법 및 장치, 압축/압축해제 시스템, 기록매체 | |
| JP2824731B2 (ja) | 信号再生方法および信号記録再生方法 | |
| JP3097324B2 (ja) | デジタル音響データ出力装置 | |
| JPH07123214B2 (ja) | Ｄ／ａ変換装置 | |
| JP3849271B2 (ja) | １ビットｄ／ａ変換器の入力回路 | |
| JPH0353691A (ja) | 映像信号の量子化装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980702 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110814 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130814 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |