JPS63200602A - マイクロ波集積回路の回路基板 - Google Patents

マイクロ波集積回路の回路基板

Info

Publication number
JPS63200602A
JPS63200602A JP3279887A JP3279887A JPS63200602A JP S63200602 A JPS63200602 A JP S63200602A JP 3279887 A JP3279887 A JP 3279887A JP 3279887 A JP3279887 A JP 3279887A JP S63200602 A JPS63200602 A JP S63200602A
Authority
JP
Japan
Prior art keywords
circuit board
microwave integrated
metallic block
ceramic board
metal block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3279887A
Other languages
English (en)
Other versions
JPH0612843B2 (ja
Inventor
Koji Nishida
西田　幸治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62032798A priority Critical patent/JPH0612843B2/ja
Publication of JPS63200602A publication Critical patent/JPS63200602A/ja
Publication of JPH0612843B2 publication Critical patent/JPH0612843B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate

Landscapes

  • Structure Of Printed Boards (AREA)
  • Non-Reversible Transmitting Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロ波集積回路を構成する回路基板に
関するものである。
〔従来の技術〕
第４図は、例えば特開昭６０−１７８７０４号に示され
た従来のマイクロ波集積回路を示す断面図であり、図に
お＾て、ｌＡ、１Ｂは絶縁基板としてのセラミック基板
、４Ａ、４Ｂはセラミック基板ＩＡ、ＩＢＩＣ設けられ
た配線パターンからなるストリップ線路、５はセラミッ
ク基板１Ａ、ＩＢが取り付けられるキャリア、７はキャ
リア５に取り付けられるチップ、９はストリップ線路４
Ａ。
４Ｂとチップ７とを接続するワイヤを示す。
次に、セラミック基板ＩＡ、ＩＢおよびテップ７の取シ
付け、動作について説明する。
まず、−主表面を凸形に削ったキャリア５の凹部にセラ
ミック基板１Ａ、ｌＢを＊、ｂ付け、セラミック基板ｌ
Ａ、ｌＢの間に位置するキャリア５の凸部にチップ７を
位置させ、ストリップ線路４Ａ、４Ｂとチップ７とをワ
イヤ９で接続する。
このようにして取υ付けたチップ７のアースは、キャリ
ア５を介して行われる。
〔発明が解決しようとする問題点〕
従来のマイクロ波集積回路の回路基板は以上のように構
成されているので、チップ７のアースを取るためにセラ
ミック基板ｌＡ、ｌＢを２つに分けて構成するとともに
、キャリア５を凸形に加工する必要があるので、加工に
よる歪がキャリア５に残り、温度変化によるストレスで
セラミック基板１Ａ、ｉＢおよびキャリア５が割れ易く
なる。
また、マイクロ波集積回路の製造工程において、チップ
７をセラミック基板ＩＡ、ＩＢの間に位置するキャリア
５の凸部に位置させる必要があるので、チップ７の取り
付けは手間がかかる難しい作業となり、作業性が悪い等
の問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、マイクロ波集積回路を作業効率良く製造で
きるとともに、スルーホールタイプのアースに比べて熱
伝達の温度係数、高周波特性のよいマイクロ波集積回路
の回路基板を得ることを目的とする。
〔問題点を解決するための手段〕
この発明に係るマイクロ波集積回路の回路基板は、絶縁
基板に一方の主表面から他方の主表面へ至る導電性の金
属ブロックを埋め込むとともに、両主表面を研摩して絶
縁基板と金属ブロックとを同一平面としたものである。
〔作　用〕
この発明におけるマイクロ波集積回路の回路基板は、絶
縁基板に埋め込んだ金属ブロックによって熱伝達の温度
係数が良好となるとともに、高周波特性が向上する。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図、第２図はこの発明の一実施例を示す断面図と平
面図であり、第４図と同一部分には同一符号が付しであ
る。これらの図において、１は絶縁基板としてのセラミ
ック基板を示し、貫通穴１ａが設けられている。２は導
電性の金属ブロックを示し、セラミック基板１０貫通孔
１ａに接着剤３で埋め込まれ、セラミック基板１．金属
ブロック２は研摩によって表裏とも同一平面とされてい
る。４０，４Ｄは配線パターンで形成されたアースパタ
ーン、５Ａは後述する回路基板が取り付けられるキャリ
ア、６はアースパターン４Ｄとキャリア５Ａとを接続す
るはんだを示す。
次に、前述したセラミック基板１．金属ブロック２等で
構成される回路基板と、マイクロ波集積回路との製造お
よび動作について説明する。
まず、セラミック基板１に丸または角形の貫通孔１ａを
形成し、この貫通孔１ａに、例えば銅等の金属ブロック
２を接着剤３を用いて埋め込み、セラミック基板１．金
属ブロック２の両主表面を研摩してセラミック基板１．
金属ブロック２を同一平面とし、表裏をメタライズする
。そして、セラミック基板１の表面にパターニングによ
ってストリップ線路４Ａ　、４Ｂおよびアースパターン
４Ｃを形成するとともに、セラミック基板１の裏面にア
ースパターン４Ｄを形成する。
このように構成した回路基板をキャリア５Ａにはんだ６
を用いて取り付ける。そして、チップ７をアースパター
ン４Ｄに取り付け、ストリップ線路４Ａ、４Ｂとチップ
７とをワイヤ９で接続する。
前述のようにマイクロ波集積回路を構成すると、セラミ
ック基板１の表裏が金属ブロック２によって導通するの
で、熱伝達の温度係数がスルーホールタイプに比べてよ
くなるために熱放散が良好となるとともに、広い面積を
電流が流れるために高周波特性も向上する。
また、セラミック基板１は１枚でよくなるため、部品点
数が減少するとともに、テップ７を回路基板に実装でき
るので、作業性よくマイクロ波集積回路が製造できる。
さらに、回路基板を取り付けるキャリア５Ａの取付面は
平坦でよいので、製造による歪がキャリア５Ａに残りに
〈＜、温度変化によるストレスでの損傷がなくなるとと
もに、キャリア５Ａの加工性もよくなる。
第３図はこの発明のマイクロ波集積回路の回路基板の他
の使用例を示す断面図であシ、第１図と同一部分には同
一符号が付しである。この図において、７Ａはフリップ
チップを示し、電極８Ａ。
８Ｂ、ｇＣが設けられている。そして、電極８Ａはスト
リップ線路４Ａに、電極８Ｂはストリップ線路４Ｂに、
電極８Ｃはアースパターン８Ｃにそれぞれ接続される。
第３図に示すように、電極８Ａ〜８Ｃをストリップ線路
４Ａ、４Ｂおよびアースパターン４Ｃに接続して７リツ
プチツプ７Ａを取り付けると、ストリップ線路４Ａ　、
４Ｂおよびアースパターン４Ｃは同じ高さにバターニン
グで形成できるので、フリップチップ７Ａを容易に同一
平面で取シ付けることができる。
なお、上記実施例では、回路基板にチップＴ。
フリップチップ７Ａを実装する例で説明したが、回路基
板にチップ７．７リツプチツプＩＡ以外の回路素子を実
装した場合、および回路素子を実装しない場合にも適用
できることはいうまでもない。
〔発明の効果〕
以上のように、この発明によれば、絶縁基板に一方の主
表面から他方の主表面へ至る導電性の金稿ブロックを埋
め込むとともに、両主表面を研摩して絶縁基板と金属ブ
ロックとを同一平面としたので、絶縁基板の表裏が金属
ブロックによって導通ずるので、熱伝達の温度係数がス
ルーホールタイプに比べてよくなるために熱放散がよく
なるとともに、広い面積を電流が流れるために高周波特
性もよくなる。
また、絶縁基板は１枚でよくなるので、部品点数が減少
するとともに、チップを回路基板に実装できるため、作
業性よくマイクロ波集積回路が製造できる等の効果があ
る。
【図面の簡単な説明】
第１図はこの発明の一実施例によるマイクロ波集積回路
の回路基板を示す断面図、第２図は第１図に示す回路基
板の平面図、第３図は回路基板の他の使用例を示す断面
図、第４図は従来のマイクロ波集積回路の回路基板を示
す断面図である。 図において、１はセラミック基板、１ａは貫通孔、２は
金属ブロック、３は接着剤、４Ａ、４Ｂはストリップ線
路、４Ｃ，４Ｄはアースパターンを示す。 なお、図中、同一符号は同一、または相当部分を示す。 特許出願人　　三菱電機株式会社 】　：　ｔラミ・２基尤女　　　　　　　　　４Ａニス
トリ、ノブＩｆｆ昏第１図 第２図 〆芝■

Claims (1)

    【特許請求の範囲】
  1. 　絶縁基板と、この絶縁基板に設けた貫通孔に接着剤を
    用いて埋め込んだ導電性の金属ブロックと、前記絶縁基
    板と前記金属ブロックとの両主表面を研摩して同一平面
    とした後に設けた配線パターンとからなるマイクロ波集
    積回路の回路基板。
JP62032798A 1987-02-16 1987-02-16 マイクロ波集積回路の回路基板 Expired - Lifetime JPH0612843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62032798A JPH0612843B2 (ja) 1987-02-16 1987-02-16 マイクロ波集積回路の回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62032798A JPH0612843B2 (ja) 1987-02-16 1987-02-16 マイクロ波集積回路の回路基板

Publications (2)

Publication Number Publication Date
JPS63200602A true JPS63200602A (ja) 1988-08-18
JPH0612843B2 JPH0612843B2 (ja) 1994-02-16

Family

ID=12368863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62032798A Expired - Lifetime JPH0612843B2 (ja) 1987-02-16 1987-02-16 マイクロ波集積回路の回路基板

Country Status (1)

Country Link
JP (1) JPH0612843B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661715A (ja) * 1992-08-10 1994-03-04 Mitsubishi Electric Corp マイクロ波集積回路及びその製造方法
CN108184312A (zh) * 2017-12-29 2018-06-19 赛创电气（铜陵）有限公司 一种双面导通陶瓷线路板及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0629652B2 (ja) * 1987-07-13 1994-04-20 株式会社荏原製作所 流動床ボイラにおける燃焼制御装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191202U (ja) * 1986-05-26 1987-12-05

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62191202U (ja) * 1986-05-26 1987-12-05

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661715A (ja) * 1992-08-10 1994-03-04 Mitsubishi Electric Corp マイクロ波集積回路及びその製造方法
CN108184312A (zh) * 2017-12-29 2018-06-19 赛创电气（铜陵）有限公司 一种双面导通陶瓷线路板及其制备方法

Also Published As

Publication number Publication date
JPH0612843B2 (ja) 1994-02-16

Similar Documents

Publication Publication Date Title
JP2967621B2 (ja) 半導体装置用パッケージの製造方法
JP3031323B2 (ja) 半導体装置とその製造方法
US5898128A (en) Electronic component
EP1324646A3 (en) Jumper chip component and mounting structure therefor
JPS63200602A (ja) マイクロ波集積回路の回路基板
JPH0563454A (ja) 半導体装置
JP2504486B2 (ja) 混成集積回路構造
JPH07212004A (ja) 電子部品の実装構造
US5847934A (en) Hybrid integrated circuit
TWI290015B (en) Circuit board with plating bar
JP3096536B2 (ja) 混成集積回路
JPS6079750A (ja) チツプキヤリヤ
JPS62269349A (ja) 半導体装置
JPS6240438Y2 (ja)
JP2822446B2 (ja) 混成集積回路装置
JP2743524B2 (ja) 混成集積回路装置
JP3279846B2 (ja) 半導体装置の製造方法
JPS584962A (ja) 半導体装置
JPH0427131A (ja) 電子部品搭載用基板
JPH0685165A (ja) 半導体装置及び半導体装置の製造方法
JPH0239604A (ja) 遅延回路構造
JPH05135834A (ja) 基板間接続コネクタ
JPH09321177A (ja) 高周波回路装置
JP2004134697A (ja) ガラス端子
JPH0837347A (ja) 電子部品及びその製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term