JPS63199494A - スル−ホ−ル基板の製法 - Google Patents
スル−ホ−ル基板の製法Info
- Publication number
- JPS63199494A JPS63199494A JP3263987A JP3263987A JPS63199494A JP S63199494 A JPS63199494 A JP S63199494A JP 3263987 A JP3263987 A JP 3263987A JP 3263987 A JP3263987 A JP 3263987A JP S63199494 A JPS63199494 A JP S63199494A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- etching resist
- etching
- substrate
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims description 68
- 239000000758 substrate Substances 0.000 claims description 29
- 238000004070 electrodeposition Methods 0.000 claims description 18
- 239000003973 paint Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 16
- 238000007747 plating Methods 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 26
- 229910052802 copper Inorganic materials 0.000 description 15
- 239000010949 copper Substances 0.000 description 15
- 238000005498 polishing Methods 0.000 description 8
- 239000011889 copper foil Substances 0.000 description 7
- 230000007547 defect Effects 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229960003280 cupric chloride Drugs 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 235000011121 sodium hydroxide Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、スルーホールを有した印刷配線基板、いわゆ
るスルーホール基板の製法に関する。
るスルーホール基板の製法に関する。
本発明は、スルーホール基板の製法において、スルーホ
ールメッキを施して後、第１のエツチングレジストを塗
布しスルーホール内を除く表面の第１のエツチングレジ
ストを除去し、次に感光性電着塗料による第２のエツチ
ングレジストを形成することにより、回路パターン形成
の際のエソチング不良を防ぎ信頼性の高いスルーホール
基板を得るようにしたものである。
ールメッキを施して後、第１のエツチングレジストを塗
布しスルーホール内を除く表面の第１のエツチングレジ
ストを除去し、次に感光性電着塗料による第２のエツチ
ングレジストを形成することにより、回路パターン形成
の際のエソチング不良を防ぎ信頼性の高いスルーホール
基板を得るようにしたものである。
スルーホール基板の製造方法として、例えば孔埋め法に
よる製造方法が知られている。この製法は、例えば絶縁
基板の両面に銅箔が被着されたいわゆる両面銅張り基板
を用意し、この基板の所要位置にスルーホールを形成し
た後、スルーホールメッキ即ち銅メッキを施し、次にス
ルーホール内を孔埋めする如く粘度の高いレジストイン
キを塗布し、乾燥後ブラシ整面等で研磨しスルーホール
内を除く基板表面の余分のレジストインキを除去する。
よる製造方法が知られている。この製法は、例えば絶縁
基板の両面に銅箔が被着されたいわゆる両面銅張り基板
を用意し、この基板の所要位置にスルーホールを形成し
た後、スルーホールメッキ即ち銅メッキを施し、次にス
ルーホール内を孔埋めする如く粘度の高いレジストイン
キを塗布し、乾燥後ブラシ整面等で研磨しスルーホール
内を除く基板表面の余分のレジストインキを除去する。
次に基板表面にパターン印刷を行って回路パターンに対
応したエツチングレジストを形成し、これをマスクに銅
箔を選択エツチングして回路パターンを形成し、その後
スルーホール内及び基板表面のエツチングレジストを除
去する。
応したエツチングレジストを形成し、これをマスクに銅
箔を選択エツチングして回路パターンを形成し、その後
スルーホール内及び基板表面のエツチングレジストを除
去する。
上述した従来の孔埋め法によるスルーホール基板の製法
においては、スルーホール内に完全にエツチングレジス
トを埋めようとするため、粘度の高いレジストインキを
使用する。ところがブラシ整面等の研磨で基板表面に付
着した余分なインキを除去する場合、インキの粘性が強
くブラシの当りを強くするか、または属目にして何回も
研磨しなければ完全に除去出来ない。この様なりｒ磨で
はスルーホール内のエツチングレジストの一部まで削り
取られコーナ部の銅が露出したり、あるいはコーナ部の
銅まで削られてスルーホールの信頼性を低下させてしま
う欠点がある。またコーナ部の銅が露出した場合は、そ
の後のパターン印刷で完全に被覆するのは困難であり、
この場合はエツチングによりスルーホールの銅が欠けて
不良となる欠点があった。
においては、スルーホール内に完全にエツチングレジス
トを埋めようとするため、粘度の高いレジストインキを
使用する。ところがブラシ整面等の研磨で基板表面に付
着した余分なインキを除去する場合、インキの粘性が強
くブラシの当りを強くするか、または属目にして何回も
研磨しなければ完全に除去出来ない。この様なりｒ磨で
はスルーホール内のエツチングレジストの一部まで削り
取られコーナ部の銅が露出したり、あるいはコーナ部の
銅まで削られてスルーホールの信頼性を低下させてしま
う欠点がある。またコーナ部の銅が露出した場合は、そ
の後のパターン印刷で完全に被覆するのは困難であり、
この場合はエツチングによりスルーホールの銅が欠けて
不良となる欠点があった。
本発明は、上述の欠点を解消することができるスルーホ
ール基板の製法を提供するものである。
ール基板の製法を提供するものである。
Ｃ問題点を解決するための手段〕
本発明は、
（ａｌ 例えば両面銅張り基板のような両面に金属層
（２）を有する基板（３）にスルーホール（４）を形成
する工程、 ｆｂｌ スルーホールメッキ（５）を行う工程、（Ｃ
） 第１のエツチングレジスト（６）を塗布し、スル
ーホール（４）内を除く基板表面の第１のエツチングレ
ジスト（６）を除去する工程、 （ｄｌ 基板表面に感光性電着塗料層（７）を塗布す
る工程、 （ｅｌ 感光性電着塗料層（７）を選択的に露光し、
現像して回路パターンに応じたパターンの第２のエツチ
ングレジスト（９）を形成する工程、（ｆｌｌｌ及び第
２のエツチングレジスト（６）及び（９）をマスクに金
属層（２）をエツチングして回路パターン（１０）を形
成する工程を有することを特徴とする。
（２）を有する基板（３）にスルーホール（４）を形成
する工程、 ｆｂｌ スルーホールメッキ（５）を行う工程、（Ｃ
） 第１のエツチングレジスト（６）を塗布し、スル
ーホール（４）内を除く基板表面の第１のエツチングレ
ジスト（６）を除去する工程、 （ｄｌ 基板表面に感光性電着塗料層（７）を塗布す
る工程、 （ｅｌ 感光性電着塗料層（７）を選択的に露光し、
現像して回路パターンに応じたパターンの第２のエツチ
ングレジスト（９）を形成する工程、（ｆｌｌｌ及び第
２のエツチングレジスト（６）及び（９）をマスクに金
属層（２）をエツチングして回路パターン（１０）を形
成する工程を有することを特徴とする。
工程Ｃでは第１のエツチングレジスト（６）を塗布して
後、仮硬化の状態で基板表面の第１のエツチングレジス
ト（６）を除去する。次でスルーホール（４）内の第１
のエツチングレジスト（６）を本硬化する。
後、仮硬化の状態で基板表面の第１のエツチングレジス
ト（６）を除去する。次でスルーホール（４）内の第１
のエツチングレジスト（６）を本硬化する。
第１のエツチングレジストとしては熱硬化または紫外線
硬化型のエツチングレジスト、感光性の液状レジスト、
電着塗料、感光性電着塗料等を使用し得る。
硬化型のエツチングレジスト、感光性の液状レジスト、
電着塗料、感光性電着塗料等を使用し得る。
第１のエツチングレジスト（６）を塗布後、スルーホー
ル（４）内辺外の基板表面に付着しているエツチングレ
ジスト（６）が除去される。この場合、基板表面のエツ
チングレジスト（６）は仮硬化状態のため密着力が弱く
、ブラシの当りを弱くしても十分に除去される。従って
、スルーホール（４）のコーナ部まで研磨されることが
ない。次に、工程ｄにおいて、第２のエツチングレジス
ト（９）となる感光性電着塗料層（７）が塗布される。
ル（４）内辺外の基板表面に付着しているエツチングレ
ジスト（６）が除去される。この場合、基板表面のエツ
チングレジスト（６）は仮硬化状態のため密着力が弱く
、ブラシの当りを弱くしても十分に除去される。従って
、スルーホール（４）のコーナ部まで研磨されることが
ない。次に、工程ｄにおいて、第２のエツチングレジス
ト（９）となる感光性電着塗料層（７）が塗布される。
この電着では露出している金属層の部分の全てに塗料層
（７）が被着形成されるため、仮りに前工程の第１のエ
ツチングレジスト（６）の研磨でスルーホール（４）内
の第１のエツチングレジスト（６）が一部削られて金属
層が露出しても、その露出部分も完全に電着塗装される
。従って、爾後の回路パターン形成時のエツチング工程
でスルーホールのコーナ部の金属層がエツチングされる
ようなことは全くな（、信頼性の高いスルーホール基板
が製造される。
（７）が被着形成されるため、仮りに前工程の第１のエ
ツチングレジスト（６）の研磨でスルーホール（４）内
の第１のエツチングレジスト（６）が一部削られて金属
層が露出しても、その露出部分も完全に電着塗装される
。従って、爾後の回路パターン形成時のエツチング工程
でスルーホールのコーナ部の金属層がエツチングされる
ようなことは全くな（、信頼性の高いスルーホール基板
が製造される。
以下、図面を参照して本発明によるスルーホール基板の
製法の実施例を説明する。
製法の実施例を説明する。
実施例１
先ず、絶縁基板（１）の両面に銅箔（２）を被着したい
わゆる両面銅張り基板（３）を用意し、基板（３）の所
要部分にスルーホール（４）を形成する（第１図Ａ）。
わゆる両面銅張り基板（３）を用意し、基板（３）の所
要部分にスルーホール（４）を形成する（第１図Ａ）。
次に、無電解銅メッキ及び電気パネル銅メッキ（メッキ
厚１０〜３０μｍ）を施してスルーホール（４）内を含
めた基板（３）の表面に銅メッキ層（５）を形成する（
第１図Ｂ）。次にスルーホール（４）内を保護する目的
で第１のエツチングレジスト（６）を塗布する（第１図
Ｃ）。この場合の第１のエツチングレジスト（６）とし
ては、熱硬化または紫外線硬化型のエツチングレジスト
、感光性の液状レジスト等を使用する。
厚１０〜３０μｍ）を施してスルーホール（４）内を含
めた基板（３）の表面に銅メッキ層（５）を形成する（
第１図Ｂ）。次にスルーホール（４）内を保護する目的
で第１のエツチングレジスト（６）を塗布する（第１図
Ｃ）。この場合の第１のエツチングレジスト（６）とし
ては、熱硬化または紫外線硬化型のエツチングレジスト
、感光性の液状レジスト等を使用する。
次に、第１のエツチングレジスト（６）の塗布後、仮硬
化を行い、この仮硬化状態で基板表面に付着した余分な
エツチングレジスト（６）をブラシ整面等により除去す
る（第１図Ｄ）。このとき、基板表面のエツチングレジ
スト（６）は仮硬化状態のため、基板表面に対する密着
性が弱く、ブラシの当りを弱くしても十分に除去が可能
である。また、ブラシの当りを弱（できるのでスルーボ
ール（４）のコーナ部まで研磨することもない。そして
、基板表面のエツチングレジスト（６）を除去した後（
いわゆる研磨後）、本硬化を行いスルーホール（４）内
のエツチングレジスト（６）を完全に硬化させる。
化を行い、この仮硬化状態で基板表面に付着した余分な
エツチングレジスト（６）をブラシ整面等により除去す
る（第１図Ｄ）。このとき、基板表面のエツチングレジ
スト（６）は仮硬化状態のため、基板表面に対する密着
性が弱く、ブラシの当りを弱くしても十分に除去が可能
である。また、ブラシの当りを弱（できるのでスルーボ
ール（４）のコーナ部まで研磨することもない。そして
、基板表面のエツチングレジスト（６）を除去した後（
いわゆる研磨後）、本硬化を行いスルーホール（４）内
のエツチングレジスト（６）を完全に硬化させる。
次に、第２のエツチングレジストを形成するために、基
板表面に感光性の電着塗料層（７）を被着形成する（第
１図Ｅ）。この電着の場合、露出している銅の部分全て
に塗装されるため、前工程の研磨においてスルーホール
（４）内の第１のエツチングレジスト（６）が一部削ら
れて銅が露出しても、その部分も完全に電着塗装され、
感光性電着塗料層（７）にて被覆される。
板表面に感光性の電着塗料層（７）を被着形成する（第
１図Ｅ）。この電着の場合、露出している銅の部分全て
に塗装されるため、前工程の研磨においてスルーホール
（４）内の第１のエツチングレジスト（６）が一部削ら
れて銅が露出しても、その部分も完全に電着塗装され、
感光性電着塗料層（７）にて被覆される。
次に、マスク（８）を介して紫外線等により露光しく第
１図Ｆ）、次でアルカリ溶液、溶剤等で現像して回路パ
ターンを有する第２のエツチングレジスト（９）を形成
する（第１図Ｇ）。
１図Ｆ）、次でアルカリ溶液、溶剤等で現像して回路パ
ターンを有する第２のエツチングレジスト（９）を形成
する（第１図Ｇ）。
次に、第１及び第２のエツチングレジスト（６）及び（
９）をマスクに例えば塩化第２銅、塩化第２鉄等のエツ
チング液を用いて銅メッキ層を含む銅箔（２）を選択エ
ツチングし、回路パターン（１０）を形成する（第１図
Ｈ）。しかる後、苛性ソーダ、溶剤等で第１及び第２の
エツチングレジスト（６）及び（９）を剥離し、目的の
スルーホール基板（１１）を得る（第１図Ｉ）。
９）をマスクに例えば塩化第２銅、塩化第２鉄等のエツ
チング液を用いて銅メッキ層を含む銅箔（２）を選択エ
ツチングし、回路パターン（１０）を形成する（第１図
Ｈ）。しかる後、苛性ソーダ、溶剤等で第１及び第２の
エツチングレジスト（６）及び（９）を剥離し、目的の
スルーホール基板（１１）を得る（第１図Ｉ）。
実施例２
両面銅張り基板（３）を用意し、基板（３）の所要部分
にスルーホール（４）を形成する（第２図Ａ）。次に無
電解銅メッキ、電気パネル銅メッキを施してスルーホー
ル（４）内を含めて銅メッキ層（５）を形成する（第２
図Ｂ） 次に、電着塗料、感光性電着塗料等によりスルーホール
（４）内を保護する第１のエツチングレジスト（６）を
塗布する（第２図Ｃ）。次で、仮硬化状態で基板表面に
付着した余分な第１のエツチングレジスト（６）をブラ
シ整面等により除去する（第１図Ｄ）。
にスルーホール（４）を形成する（第２図Ａ）。次に無
電解銅メッキ、電気パネル銅メッキを施してスルーホー
ル（４）内を含めて銅メッキ層（５）を形成する（第２
図Ｂ） 次に、電着塗料、感光性電着塗料等によりスルーホール
（４）内を保護する第１のエツチングレジスト（６）を
塗布する（第２図Ｃ）。次で、仮硬化状態で基板表面に
付着した余分な第１のエツチングレジスト（６）をブラ
シ整面等により除去する（第１図Ｄ）。
以後は第１図の場合と同様である。即ちスルーホール（
４）内の第１のエツチングレジスト（６）を本硬化して
後、基板表面に感光性の電着塗料層（７）を被着形成し
く第２図Ｅ）、次にマスク（８）を介して選゛９ 択的に露光しく第２図Ｆ）、現像して回路パターンに対
応したパターンの第２のエツチングレジスト（９）を形
成しく第２図Ｇ）、次で第１及び第２のエツチングレジ
スト（６）及び（９）をマスクに銅箔を選択的にエツチ
ングして回路パターン（１０）を形成する。しかる後、
第１及び第２のエツチングレジスト（６）及び（９）を
除去して目的のスルーホール基板（１１）を得る。
４）内の第１のエツチングレジスト（６）を本硬化して
後、基板表面に感光性の電着塗料層（７）を被着形成し
く第２図Ｅ）、次にマスク（８）を介して選゛９ 択的に露光しく第２図Ｆ）、現像して回路パターンに対
応したパターンの第２のエツチングレジスト（９）を形
成しく第２図Ｇ）、次で第１及び第２のエツチングレジ
スト（６）及び（９）をマスクに銅箔を選択的にエツチ
ングして回路パターン（１０）を形成する。しかる後、
第１及び第２のエツチングレジスト（６）及び（９）を
除去して目的のスルーホール基板（１１）を得る。
上述の製法によれば、第１のエツチングレジスト（６）
を仮硬化状態で研磨するので、ブラシの当りを弱くでき
、スルーホール（４）のコーナ部まで研磨することがな
い。従って信頼性の低下を防ぐ事ができる。
を仮硬化状態で研磨するので、ブラシの当りを弱くでき
、スルーホール（４）のコーナ部まで研磨することがな
い。従って信頼性の低下を防ぐ事ができる。
又、第１のエツチングレジスト（６）の研磨工程で、仮
りにスルーホール（４）内のコーナ部の第１のエツチン
グレジストが削られて銅が露出しても第２のエツチング
レジストを感光性電着塗料にて形成するので、露出部分
を完全に被覆することが出来、従ってエツチングに際し
てスルーホールの銅が欠ける等の不良発生を防ぐことが
できる。
りにスルーホール（４）内のコーナ部の第１のエツチン
グレジストが削られて銅が露出しても第２のエツチング
レジストを感光性電着塗料にて形成するので、露出部分
を完全に被覆することが出来、従ってエツチングに際し
てスルーホールの銅が欠ける等の不良発生を防ぐことが
できる。
尚、上側では絶縁基板（１１の両面に銅箔（２）が被着
された両面銅張り基板（３）を用いたが、その他、図示
せざるも、内層回路パターンを予め形成した多層基板用
の両面銅張り基板を用いてスルーホール基板を製造する
こともできる。
された両面銅張り基板（３）を用いたが、その他、図示
せざるも、内層回路パターンを予め形成した多層基板用
の両面銅張り基板を用いてスルーホール基板を製造する
こともできる。
本発明によれば、スルーホールメッキを施した両面金属
層を有する基板に、第１のエツチングレジストを塗布し
、スルーホール内を除く基板表面に付着した第１のエツ
チングレジストを除去して後、第２のエツチングレジス
トとして感光性電着塗料によるエツチングレジストを形
成することにより、第１のエツチングレジストの除去に
おいてスルーホール内の第１のエツチングレジストが一
部削られてもその削られた部分も第２のエツチングレジ
ストで完全に被覆される。従って、その後のエツチング
工程では欠陥のない正常な回路パターンを形成すること
ができる。
層を有する基板に、第１のエツチングレジストを塗布し
、スルーホール内を除く基板表面に付着した第１のエツ
チングレジストを除去して後、第２のエツチングレジス
トとして感光性電着塗料によるエツチングレジストを形
成することにより、第１のエツチングレジストの除去に
おいてスルーホール内の第１のエツチングレジストが一
部削られてもその削られた部分も第２のエツチングレジ
ストで完全に被覆される。従って、その後のエツチング
工程では欠陥のない正常な回路パターンを形成すること
ができる。
また、第１のエツチングレジストを仮硬化状態で除去（
いわゆる研磨）するときには研磨用のブラシの当りを弱
くできるのでスルーホールのコーナ部まで除去する事が
なくなる。従って併願性の高いスルーホール基板を製造
することができる。
いわゆる研磨）するときには研磨用のブラシの当りを弱
くできるのでスルーホールのコーナ部まで除去する事が
なくなる。従って併願性の高いスルーホール基板を製造
することができる。
特に本性は高密度回路パターンを有するスルーホール基
板の製造に適用に好適である。
板の製造に適用に好適である。
第１図Ａ−１は本発明によるスルーホール基板の製法の
一実施例を示す工程図、第２図Ａ−Ｉは本発明によるス
ルーホール基板の製法の他の実施例を示す工程図である
。 （１１は絶縁基板、（２）は銅箔、（４）はスルーホー
ル、（５）はスルーホールメッキ、（６）は第１のエツ
チングレジスト、（７）は感光性電着塗料層、（９）は
第２のエツチングレジスト、（１０）は回路パターンで
ある。
一実施例を示す工程図、第２図Ａ−Ｉは本発明によるス
ルーホール基板の製法の他の実施例を示す工程図である
。 （１１は絶縁基板、（２）は銅箔、（４）はスルーホー
ル、（５）はスルーホールメッキ、（６）は第１のエツ
チングレジスト、（７）は感光性電着塗料層、（９）は
第２のエツチングレジスト、（１０）は回路パターンで
ある。
Claims (1)
- 【特許請求の範囲】 （ａ）両面金属層を有する基板にスルーホールを形成す
る工程、 （ｂ）スルーホールメッキを行う工程、 （ｃ）第１のエッチングレジストを塗布し、前記スルー
ホール内を除く基板表面の第１のエッチングレジストを
除去する工程、 （ｄ）前記基板表面に感光性電着塗料層を塗布する工程
、 （ｅ）前記感光性電着塗料層を選択的に露光し、現像し
て回路パターンに応じたパターンの第２のエッチングレ
ジストを形成する工程、 （ｆ）前記第１及び第２のエッチングレジストをマスク
に前記金属層をエッチングして回路パターンを形成する
工程を有することを特徴とするスルーホール基板の製法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62032639A JP2518249B2 (ja) | 1987-02-16 | 1987-02-16 | スル−ホ−ル基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62032639A JP2518249B2 (ja) | 1987-02-16 | 1987-02-16 | スル−ホ−ル基板の製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63199494A true JPS63199494A (ja) | 1988-08-17 |
| JP2518249B2 JP2518249B2 (ja) | 1996-07-24 |
Family
ID=12364421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62032639A Expired - Fee Related JP2518249B2 (ja) | 1987-02-16 | 1987-02-16 | スル−ホ−ル基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2518249B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6447098A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Manufacture of printed wiring board |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5670699A (en) * | 1979-11-15 | 1981-06-12 | Matsushita Electric Ind Co Ltd | Method of manufacturing through hole printed circuit board |
| JPS61139089A (ja) * | 1984-12-11 | 1986-06-26 | 日本電気株式会社 | 印刷配線板の製造方法 |
| JPS61198795A (ja) * | 1985-02-28 | 1986-09-03 | 三菱電機株式会社 | プリント配線板の製造方法 |
-
1987
- 1987-02-16 JP JP62032639A patent/JP2518249B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5670699A (en) * | 1979-11-15 | 1981-06-12 | Matsushita Electric Ind Co Ltd | Method of manufacturing through hole printed circuit board |
| JPS61139089A (ja) * | 1984-12-11 | 1986-06-26 | 日本電気株式会社 | 印刷配線板の製造方法 |
| JPS61198795A (ja) * | 1985-02-28 | 1986-09-03 | 三菱電機株式会社 | プリント配線板の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6447098A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Manufacture of printed wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2518249B2 (ja) | 1996-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897338A (en) | Method for the manufacture of multilayer printed circuit boards | |
| US4529477A (en) | Process for the manufacture of printed circuit boards | |
| JPS61176194A (ja) | プリント回路基板の製造方法 | |
| GB2120017A (en) | Making printed circuit boards having plated through-holes | |
| JPH05259639A (ja) | プリント配線板の製造方法 | |
| WO1988005252A1 (en) | Method for the manufacture of multilayer printed circuit boards | |
| JPS63199494A (ja) | スル−ホ−ル基板の製法 | |
| JP2748621B2 (ja) | 印刷配線板の製造方法 | |
| JPH036880A (ja) | ブリント配線板及びその製造方法 | |
| JP2723744B2 (ja) | 印刷配線板の製造方法 | |
| JPS61139089A (ja) | 印刷配線板の製造方法 | |
| JPH05259614A (ja) | プリント配線板の樹脂埋め法 | |
| JPS63232487A (ja) | 印刷配線板の製造方法 | |
| JPS63131595A (ja) | 印刷配線板の製造方法 | |
| JPS62190897A (ja) | 印刷配線板の製造方法 | |
| JPS6052087A (ja) | プリント板製造方法 | |
| JPS624398A (ja) | 両面スルホ−ル回路基板の製造方法 | |
| JPS63128789A (ja) | 印刷配線板の製造方法 | |
| JPS62224996A (ja) | プリント配線板およびその製造方法 | |
| JPS59121895A (ja) | プリント配線基板の製造方法 | |
| JPH0738497B2 (ja) | プリント配線板の製造方法 | |
| JPS63185092A (ja) | プリント回路基板の製造方法 | |
| JPS60208895A (ja) | プリント配線板の製造方法 | |
| JPH04186791A (ja) | 印刷配線板の製造方法 | |
| JPH06318774A (ja) | 印刷配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |