JP2518249B2 - スル−ホ−ル基板の製法 - Google Patents
スル−ホ−ル基板の製法Info
- Publication number
- JP2518249B2 JP2518249B2 JP62032639A JP3263987A JP2518249B2 JP 2518249 B2 JP2518249 B2 JP 2518249B2 JP 62032639 A JP62032639 A JP 62032639A JP 3263987 A JP3263987 A JP 3263987A JP 2518249 B2 JP2518249 B2 JP 2518249B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- etching resist
- etching
- copper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、スルーホールを有した印刷配線基板、いわ
ゆるスルーホール基板の製法に関する。
ゆるスルーホール基板の製法に関する。
本発明は、スルーホール基板の製法において、スルー
ホールメッキを施して、第1のエッチグレジストを塗布
し、これを仮硬化させた状態でスルーホール内を除く表
面の第1のエッチングレジストを除去し、その後スルー
ホール内の第1のエッチングレジストを完全に硬化さ
せ、次に感光性電着塗料による第2のエッチングレジス
トを形成することにより、回路パターン形成の際のエッ
チング不良を防ぎ信頼性の高いスルーホール基板を得る
ようにしたものである。
ホールメッキを施して、第1のエッチグレジストを塗布
し、これを仮硬化させた状態でスルーホール内を除く表
面の第1のエッチングレジストを除去し、その後スルー
ホール内の第1のエッチングレジストを完全に硬化さ
せ、次に感光性電着塗料による第2のエッチングレジス
トを形成することにより、回路パターン形成の際のエッ
チング不良を防ぎ信頼性の高いスルーホール基板を得る
ようにしたものである。
スルーホール基板の製造方法として、例えば孔埋め法
による製造方法が知られている。この製法は、例えば絶
縁基板の両面に銅箔が被着されたいわゆる両面銅張り基
板を用意し、この基板の所要位置にスルーホールを形成
した後、スルーホールメッキ即ち銅メッキを施し、次に
スルーホール内を孔埋めする如く粘度の高いレジストイ
ンキを塗布し、乾燥後ブラシ整面等で研磨しスルーホー
ル内を除く基板表面の余分のレジストインキを除去す
る。次に基板表面にパターン印刷を行って回路パターン
に対応したエッチングレジストを形成し、これをマスク
に銅箔を選択エッチングして回路パターンを形成し、そ
の後スルーホール内及び基板表面のエッチングレジスト
を除去する。
による製造方法が知られている。この製法は、例えば絶
縁基板の両面に銅箔が被着されたいわゆる両面銅張り基
板を用意し、この基板の所要位置にスルーホールを形成
した後、スルーホールメッキ即ち銅メッキを施し、次に
スルーホール内を孔埋めする如く粘度の高いレジストイ
ンキを塗布し、乾燥後ブラシ整面等で研磨しスルーホー
ル内を除く基板表面の余分のレジストインキを除去す
る。次に基板表面にパターン印刷を行って回路パターン
に対応したエッチングレジストを形成し、これをマスク
に銅箔を選択エッチングして回路パターンを形成し、そ
の後スルーホール内及び基板表面のエッチングレジスト
を除去する。
上述した従来の孔埋め法によるスルーホール基板の製
法において、スルーホール内に完全にエッチングレジス
トを埋めようとするため、粘度の高いレジストインキを
使用する。ところがブラシ整面等の研磨で基板表面に付
着した余分なインキを除去する場合、インキの粘性が強
くブラシの当りを強くするか、または弱目にして何回も
研磨しなければ完全に除去出来ない。この様な研磨では
スルーホール内のエッチングレジストの一部まで削り取
られコーナ部の銅が露出したり、あるいはコーナ部の銅
まで削られてスルーホールの信頼性を低下させてしまう
欠点がある。またコーナ部の銅が露出した場合は、その
後のパターン印刷で完全に被覆するのは困難であり、こ
の場合はエッチングによりスルーホールの銅が欠けて不
良となる欠点があった。
法において、スルーホール内に完全にエッチングレジス
トを埋めようとするため、粘度の高いレジストインキを
使用する。ところがブラシ整面等の研磨で基板表面に付
着した余分なインキを除去する場合、インキの粘性が強
くブラシの当りを強くするか、または弱目にして何回も
研磨しなければ完全に除去出来ない。この様な研磨では
スルーホール内のエッチングレジストの一部まで削り取
られコーナ部の銅が露出したり、あるいはコーナ部の銅
まで削られてスルーホールの信頼性を低下させてしまう
欠点がある。またコーナ部の銅が露出した場合は、その
後のパターン印刷で完全に被覆するのは困難であり、こ
の場合はエッチングによりスルーホールの銅が欠けて不
良となる欠点があった。
本発明は、上述の欠点を解消することができるスルー
ホール基板の製法を提供するものである。
ホール基板の製法を提供するものである。
本発明は、 (a) 例えば両面銅張り基板のような両面に金属層
(2)を有する基板(3)にスルーホール(4)を形成
する工程、 (b) スルーホールメッキ(5)を行う工程、 (c) 第1のエッチングレジスト(6)を塗布し、こ
れを仮硬化させた状態でスルーホール(4)内を除く基
板表面の第1のエッチングレジスト(6)を除去し、そ
の後スルーホール(4)内の第1のエッチングレジスト
(6)を完全に硬化させる工程、 (d) 基板表面に感光性電着塗料層(7)を塗布する
工程、 (e) 感光性電着塗料層(7)を選択的に露光し、現
像して回路パターンに応じたパターンの第2のエッチン
グレジスト(9)を形成する工程、 (f) 第1及び第2のエッチングレジスト(6)及び
(9)をマスクに金属層(2)をエッチングして回路パ
ターン(10)を形成する工程を有することを特徴とす
る。
(2)を有する基板(3)にスルーホール(4)を形成
する工程、 (b) スルーホールメッキ(5)を行う工程、 (c) 第1のエッチングレジスト(6)を塗布し、こ
れを仮硬化させた状態でスルーホール(4)内を除く基
板表面の第1のエッチングレジスト(6)を除去し、そ
の後スルーホール(4)内の第1のエッチングレジスト
(6)を完全に硬化させる工程、 (d) 基板表面に感光性電着塗料層(7)を塗布する
工程、 (e) 感光性電着塗料層(7)を選択的に露光し、現
像して回路パターンに応じたパターンの第2のエッチン
グレジスト(9)を形成する工程、 (f) 第1及び第2のエッチングレジスト(6)及び
(9)をマスクに金属層(2)をエッチングして回路パ
ターン(10)を形成する工程を有することを特徴とす
る。
第1のエッチングレジストとしては熱硬化または紫外
線硬化型のエッチングレジスト、感光性の液状レジス
ト、電着塗料、感光性電着塗料等を使用し得る。
線硬化型のエッチングレジスト、感光性の液状レジス
ト、電着塗料、感光性電着塗料等を使用し得る。
第1のエッチングレジスト(6)を塗布後、これを仮
硬化させた状態でスルーホール(4)内以外の基板表面
に付着しているエッチングレジスト(6)が除去され
る。この場合、基板表面のエッチングレジスト(6)は
仮硬化状態のため密着力が弱く、ブラシの当りを弱くし
ても十分に除去される。従って、スルーホール(4)の
コーナ部まで研磨されることがない。次に、工程dにお
いて、第2のエッチングレジスト(9)となる感光性電
着塗料層(7)が塗布される。この電着では露出してい
る金属層の部分の全てに塗料層(7)が被着形成される
ため、仮りに前工程の第1のエッチングレジスト(6)
の研磨でスルーホール(4)内の第1のエッチングレジ
スト(6)が一部削られて金属層が露出しても、その露
出部分も完全に電着塗装される。従って、爾後の回路パ
ターン形成時のエッチング工程でスルーホールのコーナ
部の金属層がエッチングされるようなことは全くなく、
信頼性の高いスルーホール基板が製造される。
硬化させた状態でスルーホール(4)内以外の基板表面
に付着しているエッチングレジスト(6)が除去され
る。この場合、基板表面のエッチングレジスト(6)は
仮硬化状態のため密着力が弱く、ブラシの当りを弱くし
ても十分に除去される。従って、スルーホール(4)の
コーナ部まで研磨されることがない。次に、工程dにお
いて、第2のエッチングレジスト(9)となる感光性電
着塗料層(7)が塗布される。この電着では露出してい
る金属層の部分の全てに塗料層(7)が被着形成される
ため、仮りに前工程の第1のエッチングレジスト(6)
の研磨でスルーホール(4)内の第1のエッチングレジ
スト(6)が一部削られて金属層が露出しても、その露
出部分も完全に電着塗装される。従って、爾後の回路パ
ターン形成時のエッチング工程でスルーホールのコーナ
部の金属層がエッチングされるようなことは全くなく、
信頼性の高いスルーホール基板が製造される。
以下、図面を参照して本発明によるスルーホール基板
の製法の実施例を説明する。
の製法の実施例を説明する。
実施例1 先ず、絶縁基板(1)の両面に銅箔(2)を被着した
いわゆる両面銅張り基板(3)を用意し、基板(3)の
所要部分にスルーホール(4)を形成する(第1図
A)。
いわゆる両面銅張り基板(3)を用意し、基板(3)の
所要部分にスルーホール(4)を形成する(第1図
A)。
次に、無電解銅メッキ及び電気パネル銅メッキ(メッ
キ厚10〜30μm)を施してスルーホール(4)内を含め
た基板(3)の表面に銅メッキ層(5)を形成する(第
1図B)。次にスルーホール(4)内を保護する目的で
第1のエッチングレジスト(6)を塗布する(第1図
C)。この場合の第1のエッチングレジスト(6)とし
ては、熱硬化または紫外線硬化型のエッチングレジス
ト、感光性の液状レジスト等を使用する。
キ厚10〜30μm)を施してスルーホール(4)内を含め
た基板(3)の表面に銅メッキ層(5)を形成する(第
1図B)。次にスルーホール(4)内を保護する目的で
第1のエッチングレジスト(6)を塗布する(第1図
C)。この場合の第1のエッチングレジスト(6)とし
ては、熱硬化または紫外線硬化型のエッチングレジス
ト、感光性の液状レジスト等を使用する。
次に、第1のエッチングレジスト(6)の塗布後、仮
硬化を行い、この仮硬化状態で基板表面に付着した余分
なエッチングレジスト(6)をブラシ整面等により除去
する(第1図D)。このとき、基板表面のエッチングレ
ジスト(6)は仮硬化状態のため、基板表面に対する密
着性が弱く、ブラシの当りを弱くしても十分に除去が可
能である。また、ブラシの当りを弱くできるのでスルー
ホール(4)のコーナ部まで研磨することもない。そし
て、基板表面のエッチングレジスト(6)を除去した後
(いわゆる研磨後)、本硬化を行いスルーホール(4)
のエッチングレジスト(6)を完全に硬化させる。
硬化を行い、この仮硬化状態で基板表面に付着した余分
なエッチングレジスト(6)をブラシ整面等により除去
する(第1図D)。このとき、基板表面のエッチングレ
ジスト(6)は仮硬化状態のため、基板表面に対する密
着性が弱く、ブラシの当りを弱くしても十分に除去が可
能である。また、ブラシの当りを弱くできるのでスルー
ホール(4)のコーナ部まで研磨することもない。そし
て、基板表面のエッチングレジスト(6)を除去した後
(いわゆる研磨後)、本硬化を行いスルーホール(4)
のエッチングレジスト(6)を完全に硬化させる。
次に、第2のエッチングレジストを形成するために、
基板表面に感光性の電着塗料層(7)を被着形成する
(第1図E)。この電着の場合、露出している銅の部分
全てに塗装されるため、前工程の研磨においてスルーホ
ール(4)内の第1のエッチングレジスト(6)が一部
削られて銅が露出しても、その部分も完全に電着塗装さ
れ、感光性電着塗料層(7)にて被覆される。
基板表面に感光性の電着塗料層(7)を被着形成する
(第1図E)。この電着の場合、露出している銅の部分
全てに塗装されるため、前工程の研磨においてスルーホ
ール(4)内の第1のエッチングレジスト(6)が一部
削られて銅が露出しても、その部分も完全に電着塗装さ
れ、感光性電着塗料層(7)にて被覆される。
次に、マスク(8)を介して紫外線等により露光し
(第1図F)、次でアルカリ溶液、溶剤等で現像して回
路パターンを有する第2のエッチングレジスト(9)を
形成する(第1図G)。
(第1図F)、次でアルカリ溶液、溶剤等で現像して回
路パターンを有する第2のエッチングレジスト(9)を
形成する(第1図G)。
次に、第1及び第2のエッチングレジスト(6)及び
(9)をマスクに例えば塩化第2銅、塩化第2鉄等のエ
ッチング液を用いて銅メッキ層を含む銅箔(2)を選択
エッチングし、回路パターン(10)を形成する(第1図
H)。しかる後、苛性ソーダ、溶剤等で第1及び第2の
エッチングレジスト(6)及び(9)を剥離し、目的の
スルーホール基板(11)を得る(第1図I)。
(9)をマスクに例えば塩化第2銅、塩化第2鉄等のエ
ッチング液を用いて銅メッキ層を含む銅箔(2)を選択
エッチングし、回路パターン(10)を形成する(第1図
H)。しかる後、苛性ソーダ、溶剤等で第1及び第2の
エッチングレジスト(6)及び(9)を剥離し、目的の
スルーホール基板(11)を得る(第1図I)。
実施例2 両面銅張り基板(3)を用意し、基板(3)の所要部
分にスルーホール(4)を形成する(第2図A)。次に
無電解銅メッキ、電気パネル銅メッキを施してスルーホ
ール(4)内を含めて銅メッキ層(5)を形成する(第
2図B) 次に、電着塗料、感光性電着塗料等によりスルーホー
ル(4)内を保護する第1のエッチングレジスト(6)
を塗布する(第2図C)。次で、仮硬化状態で基板表面
に付着した余分な第1のエッチングレジスト(6)をブ
ラシ整面等により除去する(第1図D)。
分にスルーホール(4)を形成する(第2図A)。次に
無電解銅メッキ、電気パネル銅メッキを施してスルーホ
ール(4)内を含めて銅メッキ層(5)を形成する(第
2図B) 次に、電着塗料、感光性電着塗料等によりスルーホー
ル(4)内を保護する第1のエッチングレジスト(6)
を塗布する(第2図C)。次で、仮硬化状態で基板表面
に付着した余分な第1のエッチングレジスト(6)をブ
ラシ整面等により除去する(第1図D)。
以後は第1図の場合と同様である。即ちスルーホール
(4)内の第1のエッチングレジスト(6)を本硬化し
て後、基板表面に感光性の電着塗料層(7)を被着形成
し(第2図E)、次にマスク(8)を介して選択的に露
光し(第2図F)、現像して回路パターンに対応したパ
ターンの第2のエッチングレジスト(9)を形成し(第
2図G)、次で第1及び第2のエッチングレジスト
(6)及びマスクに銅箔を選択的にエッチングして回路
パターン(10)を形成する。しかる後、第1及び第2の
エッチングレジスト(6)及び(9)を除去して目的の
スルーホール基板(11)を得る。
(4)内の第1のエッチングレジスト(6)を本硬化し
て後、基板表面に感光性の電着塗料層(7)を被着形成
し(第2図E)、次にマスク(8)を介して選択的に露
光し(第2図F)、現像して回路パターンに対応したパ
ターンの第2のエッチングレジスト(9)を形成し(第
2図G)、次で第1及び第2のエッチングレジスト
(6)及びマスクに銅箔を選択的にエッチングして回路
パターン(10)を形成する。しかる後、第1及び第2の
エッチングレジスト(6)及び(9)を除去して目的の
スルーホール基板(11)を得る。
上述の製法によれば、第1のエッチングレジスト
(6)を仮硬化状態で研磨するので、ブラシの当りを弱
くでき、スルーホール(4)のコーナ部まで研磨するこ
とがない。従って信頼性の低下を防ぐ事ができる。
(6)を仮硬化状態で研磨するので、ブラシの当りを弱
くでき、スルーホール(4)のコーナ部まで研磨するこ
とがない。従って信頼性の低下を防ぐ事ができる。
又、第1のエッチングレジスト(6)の研磨工程で、
仮りにスルーホール(4)内のコーナ部の第1のエッチ
ングレジストが削られて銅が露出しても第2のエッチン
グレジストを感光性電着塗料にて形成するので、露出部
分を完全に被覆することが出来、従ってエッチングに際
してスルーホールの銅が欠ける等の不良発生を防ぐこと
ができる。
仮りにスルーホール(4)内のコーナ部の第1のエッチ
ングレジストが削られて銅が露出しても第2のエッチン
グレジストを感光性電着塗料にて形成するので、露出部
分を完全に被覆することが出来、従ってエッチングに際
してスルーホールの銅が欠ける等の不良発生を防ぐこと
ができる。
尚、上例では絶縁基板(1)の両面に銅箔(2)が被
着された両面銅張り基板(3)を用いたが、その他、図
示せざるも、内層回路パターンを予め形成した多層基板
用の両面銅張り基板を用いてスルーホール基板を製造す
ることもできる。
着された両面銅張り基板(3)を用いたが、その他、図
示せざるも、内層回路パターンを予め形成した多層基板
用の両面銅張り基板を用いてスルーホール基板を製造す
ることもできる。
本発明によれば、スルーホールメッキを施した両面金
属層を有する基板に、第1のエッチングレジストを塗布
し、スルーホール内を除く基板表面に付着した第1のエ
ッチングレジストを除去して後、第2のエッチングレジ
ストとして感光性電着塗料によるエッチングレジストを
形成することにより、第1のエッチングレジストの除去
においてスルーホール内の第1のエッチングレジストが
一部削られてもその削られた部分も第2のエッチングレ
ジストで完全に被覆される。従って、その後のエッチン
グ工程では欠陥のない正常な回路パターンを形成するこ
とができる。
属層を有する基板に、第1のエッチングレジストを塗布
し、スルーホール内を除く基板表面に付着した第1のエ
ッチングレジストを除去して後、第2のエッチングレジ
ストとして感光性電着塗料によるエッチングレジストを
形成することにより、第1のエッチングレジストの除去
においてスルーホール内の第1のエッチングレジストが
一部削られてもその削られた部分も第2のエッチングレ
ジストで完全に被覆される。従って、その後のエッチン
グ工程では欠陥のない正常な回路パターンを形成するこ
とができる。
また、第1のエッチングレジストを仮硬化状態で除去
(いわゆる研磨)するときには研磨用のブラシの当りを
弱くできるのでスルーホールのコーナ部まで除去する事
がなくなる。従って、従来の完全硬化後に不要部分のエ
ッチングレジストを除去するときのようなスルーホール
コーナ部の銅の露出、あるいはコーナ部の銅を削るなど
の心配はなくなり、信頼性の高いスルーホール基板を製
造することができる。特に本法は高密度回路パターンを
有するスルーホール基板の製造に適用に好適である。
(いわゆる研磨)するときには研磨用のブラシの当りを
弱くできるのでスルーホールのコーナ部まで除去する事
がなくなる。従って、従来の完全硬化後に不要部分のエ
ッチングレジストを除去するときのようなスルーホール
コーナ部の銅の露出、あるいはコーナ部の銅を削るなど
の心配はなくなり、信頼性の高いスルーホール基板を製
造することができる。特に本法は高密度回路パターンを
有するスルーホール基板の製造に適用に好適である。
第1図A〜Iは本発明によるスルーホール基板の製法の
一実施例を示す工程図、第2図A〜Iは本発明によるス
ルーホール基板の製法の他の実施例を示す工程図であ
る。 (1)は絶縁基板、(2)は銅箔、(4)はスルーホー
ル、(5)はスルーホールメッキ、(6)は第1のエッ
チングレジスト、(7)は感光性電着塗料層、(9)は
第2のエッチングレジスト、(10)は回路パターンであ
る。
一実施例を示す工程図、第2図A〜Iは本発明によるス
ルーホール基板の製法の他の実施例を示す工程図であ
る。 (1)は絶縁基板、(2)は銅箔、(4)はスルーホー
ル、(5)はスルーホールメッキ、(6)は第1のエッ
チングレジスト、(7)は感光性電着塗料層、(9)は
第2のエッチングレジスト、(10)は回路パターンであ
る。
フロントページの続き (56)参考文献 特開 昭61−139089(JP,A) 特開 昭56−70699(JP,A) 特開 昭61−198795(JP,A)
Claims (1)
- 【請求項1】(a) 両面金属層を有する基板にスルー
ホールを形成する工程、 (b) スルーホールメッキを行う工程、 (c) 前記基板に第1のエッチングレジストを塗布
し、これを仮硬化させた状態で前記スルーホール内を除
く基板表面の第1のエッチングレジストを除去し、その
後スルーホール内の第1のエッチングレジストを完全に
硬化させる工程、 (d) 前記基板表面に感光性電着塗料層を塗布する工
程、 (e) 前記感光性電着塗料層を選択的に露光し、現像
して回路パターンに応じたパターンの第2のエッチング
レジストを形成する工程、 (f) 前記第1及び第2のエッチグレジストをマスク
に前記金属層をエッチングして回路パターンを形成する
工程を有することを特徴とするスルーホール基板の製
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62032639A JP2518249B2 (ja) | 1987-02-16 | 1987-02-16 | スル−ホ−ル基板の製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62032639A JP2518249B2 (ja) | 1987-02-16 | 1987-02-16 | スル−ホ−ル基板の製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS63199494A JPS63199494A (ja) | 1988-08-17 |
JP2518249B2 true JP2518249B2 (ja) | 1996-07-24 |
Family
ID=12364421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62032639A Expired - Fee Related JP2518249B2 (ja) | 1987-02-16 | 1987-02-16 | スル−ホ−ル基板の製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2518249B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6447098A (en) * | 1987-08-18 | 1989-02-21 | Nec Corp | Manufacture of printed wiring board |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5670699A (en) * | 1979-11-15 | 1981-06-12 | Matsushita Electric Ind Co Ltd | Method of manufacturing through hole printed circuit board |
JPS61139089A (ja) * | 1984-12-11 | 1986-06-26 | 日本電気株式会社 | 印刷配線板の製造方法 |
JPS61198795A (ja) * | 1985-02-28 | 1986-09-03 | 三菱電機株式会社 | プリント配線板の製造方法 |
-
1987
- 1987-02-16 JP JP62032639A patent/JP2518249B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPS63199494A (ja) | 1988-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4804615A (en) | Method for manufacture of printed circuit boards | |
US4529477A (en) | Process for the manufacture of printed circuit boards | |
CA1301952C (en) | Selective solder formation on printed circuit boards | |
JP3186256B2 (ja) | Tab用フレキシブル回路基板の製造方法 | |
WO1998009485A1 (en) | Pattern plating method for fabricating printed circuit boards | |
GB2120017A (en) | Making printed circuit boards having plated through-holes | |
JP2518249B2 (ja) | スル−ホ−ル基板の製法 | |
JP2625968B2 (ja) | 印刷配線板 | |
JPH08186373A (ja) | プリント配線板の製造方法 | |
JP2748621B2 (ja) | 印刷配線板の製造方法 | |
JPH036880A (ja) | ブリント配線板及びその製造方法 | |
JP2723744B2 (ja) | 印刷配線板の製造方法 | |
JP2713037B2 (ja) | プリント配線板及びその製造方法 | |
JPH077264A (ja) | 印刷配線板の製造方法 | |
JPS61139089A (ja) | 印刷配線板の製造方法 | |
JPH05259614A (ja) | プリント配線板の樹脂埋め法 | |
JP2517277B2 (ja) | プリント配線板の製造方法 | |
JPS63131595A (ja) | 印刷配線板の製造方法 | |
JPH06318774A (ja) | 印刷配線板の製造方法 | |
JPH05218641A (ja) | 印刷配線板の製造方法 | |
JPS62224996A (ja) | プリント配線板およびその製造方法 | |
JPH04167588A (ja) | 印刷配線板の製造方法 | |
JPS63128789A (ja) | 印刷配線板の製造方法 | |
JPH0738497B2 (ja) | プリント配線板の製造方法 | |
JPS62190897A (ja) | 印刷配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |