JPS6319933A - 折り返し試験制御回路 - Google Patents
折り返し試験制御回路Info
- Publication number
- JPS6319933A JPS6319933A JP61163796A JP16379686A JPS6319933A JP S6319933 A JPS6319933 A JP S6319933A JP 61163796 A JP61163796 A JP 61163796A JP 16379686 A JP16379686 A JP 16379686A JP S6319933 A JPS6319933 A JP S6319933A
- Authority
- JP
- Japan
- Prior art keywords
- test
- code
- loopback
- circuit
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 44
- 230000005540 biological transmission Effects 0.000 claims abstract description 27
- 238000001514 detection method Methods 0.000 claims description 10
- 238000004891 communication Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000001934 delay Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はデジタル同期伝送網において、対向する端末同
士の間で行なう試験、制御系に係）、特に一方の端末側
から他方の端末側に対し遠隔操作で伝送路側折り返し試
験を実行するための折シ返し試験制御回路に関するもの
である。
士の間で行なう試験、制御系に係）、特に一方の端末側
から他方の端末側に対し遠隔操作で伝送路側折り返し試
験を実行するための折シ返し試験制御回路に関するもの
である。
従来の折り返し試験制御回路の一例を第３図に示し説明
する。
する。
図において、Ａは自局側を示したものであり、Ｂは対向
局側を示したものである。
局側を示したものである。
３０は試験・制御部である。３１は対向局側で試験を行
なっていることを示すコード（以下、ＵＮＲコードと呼
称する）発生回路（ＰＣＩ）、３２は予め決められた折
シ返しコード（以下、Ａ点コードと呼称する）発生回路
（ＰＧｚ）、３３はこのＡ点コード発生回路３２（ＰＧ
ｚ）により発生するＡ点コードと対向局の低速チャネル
インタフェース３７からのデータとの一致検出回路（Ｄ
ＥＴ ）、３４はＵＮＲコード発生回路３１（ＰＣＩ）
により発生するＵＮＲコードと対向局の低速チャネルイ
ンタフニー゛ス３７からのデータを選択する選択回路（
ＳＥＬ＋）。
なっていることを示すコード（以下、ＵＮＲコードと呼
称する）発生回路（ＰＣＩ）、３２は予め決められた折
シ返しコード（以下、Ａ点コードと呼称する）発生回路
（ＰＧｚ）、３３はこのＡ点コード発生回路３２（ＰＧ
ｚ）により発生するＡ点コードと対向局の低速チャネル
インタフェース３７からのデータとの一致検出回路（Ｄ
ＥＴ ）、３４はＵＮＲコード発生回路３１（ＰＣＩ）
により発生するＵＮＲコードと対向局の低速チャネルイ
ンタフニー゛ス３７からのデータを選択する選択回路（
ＳＥＬ＋）。
３５はＡ点コード発生回路３２（ＰＧｚ）により発生す
るＡ点コードと自局の低速チャネルインタフエース３６
からのデータを選択する選択回路（ＳｇＬ、、 ）で、
これらは試験・制御部３０を構成して＼ ・ いる。゛ ゛・ ３８は伝送路、３９．４０はそれぞれ端末を示し、３ａ
は遠隔操作による伝送路側近シ返し試験（以下、ＴＥＳ
Ｔと呼称する）の実行／解除を指示する信号、３ｂは一
致検出回路３３ （ＤＥＴ）におけるコードバタン検出
用基準クロックを示す。
るＡ点コードと自局の低速チャネルインタフエース３６
からのデータを選択する選択回路（ＳｇＬ、、 ）で、
これらは試験・制御部３０を構成して＼ ・ いる。゛ ゛・ ３８は伝送路、３９．４０はそれぞれ端末を示し、３ａ
は遠隔操作による伝送路側近シ返し試験（以下、ＴＥＳ
Ｔと呼称する）の実行／解除を指示する信号、３ｂは一
致検出回路３３ （ＤＥＴ）におけるコードバタン検出
用基準クロックを示す。
そして、従来、デジタル同期伝送網における端末機器に
おいて、対向する端末機器に対してＴＥＳＴを実行する
場合には、この第３図に示すように、対向する端末機器
側、すなわち、対向局の低速チャネルインタフェース３
Ｔ側に対し、試欣・制御部３０よシＡ点コードを送出し
、これを受信した対向局の低速チャネルインタフェース
３７側ではこのＡ点コードを認識し、伝送路側折）返し
を実行し、−数構出回路３３ （ＤＥＴ）において、対
向局の低速チャネルインタフェース３７側で折シ返され
戻ってきたＡ点コードの一致検出を行ない、確かに伝送
路側折り返しが行なわれたか否かの確認を行なっていた
。
おいて、対向する端末機器に対してＴＥＳＴを実行する
場合には、この第３図に示すように、対向する端末機器
側、すなわち、対向局の低速チャネルインタフェース３
Ｔ側に対し、試欣・制御部３０よシＡ点コードを送出し
、これを受信した対向局の低速チャネルインタフェース
３７側ではこのＡ点コードを認識し、伝送路側折）返し
を実行し、−数構出回路３３ （ＤＥＴ）において、対
向局の低速チャネルインタフェース３７側で折シ返され
戻ってきたＡ点コードの一致検出を行ない、確かに伝送
路側折り返しが行なわれたか否かの確認を行なっていた
。
さらに、試験・制御部３０では対向局の低速チャネルイ
ンタフェース３７側ＫＡ点コードを送出している間、自
局の低速チャネルインタフェース３６側に対しては、Ｕ
ＮＲコードを送出するといった方法で、対向局側に対す
る遠隔操作にょるＴＥＳＴを行なっていた。
ンタフェース３７側ＫＡ点コードを送出している間、自
局の低速チャネルインタフェース３６側に対しては、Ｕ
ＮＲコードを送出するといった方法で、対向局側に対す
る遠隔操作にょるＴＥＳＴを行なっていた。
上述した従来の折シ返し試験制御回路では、−般に自局
の低速チャネルインタフェース３６および対向局の低速
チャネルインタフェース３７において、Ａ点コードの保
護、っまシ、ある一定の数のＡ点コードが連続してきた
時、初めて伝送路側近シ返しを実行し、また、折り返し
実行中にある一定の期間Ａ点コードがとなかった時初め
て折シ返しを解除するといったことを行なっているので
、遠隔操作によるＴＥＳＴを解除した直後、っまシ。
の低速チャネルインタフェース３６および対向局の低速
チャネルインタフェース３７において、Ａ点コードの保
護、っまシ、ある一定の数のＡ点コードが連続してきた
時、初めて伝送路側近シ返しを実行し、また、折り返し
実行中にある一定の期間Ａ点コードがとなかった時初め
て折シ返しを解除するといったことを行なっているので
、遠隔操作によるＴＥＳＴを解除した直後、っまシ。
自局の低速チャネルインタフェース３６と対向局の低速
チャネルインタフェース３７間で通常の通信が開始され
た時、伝送路等の遅延にょ９対向局の低速チャネルイン
タフェース３７において折シ返されたＡ点コードが、あ
る１度目局の低速チャネルインタフェース３６に入って
しまっても、前述した自局の低速チャネルインタフェー
ス３６におけるＡ点コードの保饅にょ９、誤って自局の
低速チャネルインタフェース３６が伝送路側折り返しを
実行することは避けられていたが、この方法では、通信
ネットワークが複雑化し、通信装置が多様化し、ネット
ワーク内における多段接等が多くなってきて、遅延が大
きくなった場合には、自局および対向局の低速チャネル
インタフェース３６．３７における保護だけでは対処で
きず、誤って自局の低速チャネルインタフェース３６に
おいて、伝送路側折り返しを実行してしまう恐れがある
という問題点があった。
チャネルインタフェース３７間で通常の通信が開始され
た時、伝送路等の遅延にょ９対向局の低速チャネルイン
タフェース３７において折シ返されたＡ点コードが、あ
る１度目局の低速チャネルインタフェース３６に入って
しまっても、前述した自局の低速チャネルインタフェー
ス３６におけるＡ点コードの保饅にょ９、誤って自局の
低速チャネルインタフェース３６が伝送路側折り返しを
実行することは避けられていたが、この方法では、通信
ネットワークが複雑化し、通信装置が多様化し、ネット
ワーク内における多段接等が多くなってきて、遅延が大
きくなった場合には、自局および対向局の低速チャネル
インタフェース３６．３７における保護だけでは対処で
きず、誤って自局の低速チャネルインタフェース３６に
おいて、伝送路側折り返しを実行してしまう恐れがある
という問題点があった。
本発明の折シ返し試験制御回路は、対向する端末間同士
において、一方の端末側から他方の４末 ・・に対し、
遠隔操作により伝送路側近シ返しを行なうために、相手
側端末方向に伝送路測り〒シ返しコードを発生、送出し
、折）返ってきたデータとの一致検出を行なう回路と、
試験実行状態から試験解除した直後もその折り返ってき
たデータと上記伝送路側折υ返しコードとが一致検出さ
れている間は自局端末側には相手側端末が試験実行状態
であることを表わす信号を発生し送出し続ける回路とに
より構成されるようにしたものである。
において、一方の端末側から他方の４末 ・・に対し、
遠隔操作により伝送路側近シ返しを行なうために、相手
側端末方向に伝送路測り〒シ返しコードを発生、送出し
、折）返ってきたデータとの一致検出を行なう回路と、
試験実行状態から試験解除した直後もその折り返ってき
たデータと上記伝送路側折υ返しコードとが一致検出さ
れている間は自局端末側には相手側端末が試験実行状態
であることを表わす信号を発生し送出し続ける回路とに
より構成されるようにしたものである。
本発明においては、遠隔操作によるＴＥＳＴを実行状態
から解除した直後も受信データとＡ点コードの一致検出
を行ない、Ａ点コードを検出している間は自局側低速チ
ャネルインタフェース部に対してはＵＮＲコードを送出
し続ける。
から解除した直後も受信データとＡ点コードの一致検出
を行ない、Ａ点コードを検出している間は自局側低速チ
ャネルインタフェース部に対してはＵＮＲコードを送出
し続ける。
し実施例〕
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明による折シ返し試験制御回路の一実施例
を示すブロック図である。
を示すブロック図である。
図において、１は試験・制御部である。２はＵＮＩζコ
ード発生回路（ＰＣ＋）、３はＡ点コード発主回路、４
はＬＴＮＲコード発生回路２（ＰＧ＋）により発生する
ＵＮＲコードと対向局の低速チャネルインタフェース９
からのデータを選択する選択回路（ＳＥＬＩ）、５はＡ
点コード発生回路３（ＰＯ２）により発生するＡ点コー
ドと自局の低速チャネルインタフェース８からのデータ
を選択する選択回路（ＳＥＬ２）、６はＡ点コード発生
回路３（ＰＯ２）により発生するＡ点コードと対向局の
低速チャネルインタフェース９からのデ〜りとの一致検
出回路（ＤＥＴ）、７は単安定マルチバイブレータ（Ｍ
ＭＢ）で、これらは試験・制御部１を構成している。１
０は伝送路、 １１．、１２は端末である。
ード発生回路（ＰＣ＋）、３はＡ点コード発主回路、４
はＬＴＮＲコード発生回路２（ＰＧ＋）により発生する
ＵＮＲコードと対向局の低速チャネルインタフェース９
からのデータを選択する選択回路（ＳＥＬＩ）、５はＡ
点コード発生回路３（ＰＯ２）により発生するＡ点コー
ドと自局の低速チャネルインタフェース８からのデータ
を選択する選択回路（ＳＥＬ２）、６はＡ点コード発生
回路３（ＰＯ２）により発生するＡ点コードと対向局の
低速チャネルインタフェース９からのデ〜りとの一致検
出回路（ＤＥＴ）、７は単安定マルチバイブレータ（Ｍ
ＭＢ）で、これらは試験・制御部１を構成している。１
０は伝送路、 １１．、１２は端末である。
そして、Ａ点コード発生回路３（ＰＯ２＞と選択回路５
（ＳＥＬ２）および−数構出回路６ （ＤＥＴ）は、一
方の端末側から他方の端末に対し遠隔操作によ）伝送路
側折）返し全行なうため罠、相手側端末・方向に伝送路
側折り返しコードを発生、送出し。
（ＳＥＬ２）および−数構出回路６ （ＤＥＴ）は、一
方の端末側から他方の端末に対し遠隔操作によ）伝送路
側折）返し全行なうため罠、相手側端末・方向に伝送路
側折り返しコードを発生、送出し。
折シ返ってきたデータとの一致検出を行なう回路を構成
し、また、 ＵＮＲコード発生回路２（ＰＧｌ）と選択
回路４（、ＳＥＬ、）および単安定マルチパイプレーク
７（ＭＭＢ）ならびにその周辺のアンドおよび万アゲー
トは、試験実行状態から試駆′Ｍ除した直後もその折り
返ってきたデータと伝送路側桁υ返しコードとが一致検
出されている間は、自局の端末側には相手側端末が試験
実行状態であることを表わす信号を発生し送出し続ける
回路を構成している。
し、また、 ＵＮＲコード発生回路２（ＰＧｌ）と選択
回路４（、ＳＥＬ、）および単安定マルチパイプレーク
７（ＭＭＢ）ならびにその周辺のアンドおよび万アゲー
トは、試験実行状態から試駆′Ｍ除した直後もその折り
返ってきたデータと伝送路側桁υ返しコードとが一致検
出されている間は、自局の端末側には相手側端末が試験
実行状態であることを表わす信号を発生し送出し続ける
回路を構成している。
つぎにこの第１図に示す実施例の動作を第２０金参照し
て説明する。
て説明する。
第２図は第１図の動、作説明に供するタイムチャートで
、（ａ）は遠隔操作によるＴ Ｅ Ｓ、Ｔの実行／解除
を指示する信号１１を示したものであり、（ｂ）ｉｉ−
数構出回路６（ｏＥＴ＋におけるコードバタン検出用基
準クロックＩｂ、（ｃ）はＡ点コード検出状態信号１ｃ
、（ｄ）はＡ点コード検出パルス１ ｄ 、 、（ｅ）
は単安定マルチバイブレータ７（ＭＭＢ）によす発生す
る１発パルス１ ｅ 、 （ｆ）は選択回路２（ＳＥＬ
ｌ）およびＡ点コード発生回路５（ＰＯ２）の制御信号
１ｇを示したものである。
、（ａ）は遠隔操作によるＴ Ｅ Ｓ、Ｔの実行／解除
を指示する信号１１を示したものであり、（ｂ）ｉｉ−
数構出回路６（ｏＥＴ＋におけるコードバタン検出用基
準クロックＩｂ、（ｃ）はＡ点コード検出状態信号１ｃ
、（ｄ）はＡ点コード検出パルス１ ｄ 、 、（ｅ）
は単安定マルチバイブレータ７（ＭＭＢ）によす発生す
る１発パルス１ ｅ 、 （ｆ）は選択回路２（ＳＥＬ
ｌ）およびＡ点コード発生回路５（ＰＯ２）の制御信号
１ｇを示したものである。
そして、（２）） 、 （ｈ）、 、 （ｉ） 、 （
ｊ） 、（財）、Ｖ）、（ハ）にそれぞれ示すＩＣ（ｇ
ｌ ｆｆ（１） １１６（２） −１ｆ（２） １Ｉ
ｅ（３） １ｌｆ（ｓ）１１ ｅ （４）は単安定マル
チバイブレータ７（ＭＭＢ）により発生する１発パルス
１ｅを得るまでにいたる過程における信号の遷移を示す
。また、ノクルス長Δを鵞はパルス長Δｔ１より大きく
なるよう、すなわち、Δｔｇ＞Δｔ１に設定されている
。
ｊ） 、（財）、Ｖ）、（ハ）にそれぞれ示すＩＣ（ｇ
ｌ ｆｆ（１） １１６（２） −１ｆ（２） １Ｉ
ｅ（３） １ｌｆ（ｓ）１１ ｅ （４）は単安定マル
チバイブレータ７（ＭＭＢ）により発生する１発パルス
１ｅを得るまでにいたる過程における信号の遷移を示す
。また、ノクルス長Δを鵞はパルス長Δｔ１より大きく
なるよう、すなわち、Δｔｇ＞Δｔ１に設定されている
。
なお、第１図における１ｆは単安定マルテノ（イブレー
タ７（ＭＭＢ）に対するトリＩノくルスを示す。
タ７（ＭＭＢ）に対するトリＩノくルスを示す。
まず、遠隔操作によるＴＥＳＴを実行すると、第１図お
よび第２図（、）に示す信号１龜は“ＬＯＷ” レベ
ルから”Ｈ１ｇｈ’レベルになり、対向局の低速チャネ
ルインタフェース９へはＡ点コード発生回路３（ＰＯ２
）により発生するＡ点コードが選択回路５ （ＳＥＬ２
）を通って送出され、自局の低速チャネルインタフェー
ス８へはＵＮＲコード発生回路２（ｐａｔ）により発生
するＵＮＲコードが選択回路４（ＳＥＬｌ）を通って送
出される。
よび第２図（、）に示す信号１龜は“ＬＯＷ” レベ
ルから”Ｈ１ｇｈ’レベルになり、対向局の低速チャネ
ルインタフェース９へはＡ点コード発生回路３（ＰＯ２
）により発生するＡ点コードが選択回路５ （ＳＥＬ２
）を通って送出され、自局の低速チャネルインタフェー
ス８へはＵＮＲコード発生回路２（ｐａｔ）により発生
するＵＮＲコードが選択回路４（ＳＥＬｌ）を通って送
出される。
つぎに、試験実行中−数構出回路６ （ＤＥＴ）におい
て、受信データとＡ点コードの一致検出が行なわれ、第
１図および第２図（ｅ）に示すＡ点コード検出状態信号
１ｅはＡ点コードを検出している間”Ｈｉｇｈ″レベル
を保つ。そして、第１図および第２図（ｂ）に示す基準
クロック１ｂはコードバタン検出のための基準クロック
で、データ８ ｂｉｔ （１オクテツト）に１パルスの
割合で発生している。
て、受信データとＡ点コードの一致検出が行なわれ、第
１図および第２図（ｅ）に示すＡ点コード検出状態信号
１ｅはＡ点コードを検出している間”Ｈｉｇｈ″レベル
を保つ。そして、第１図および第２図（ｂ）に示す基準
クロック１ｂはコードバタン検出のための基準クロック
で、データ８ ｂｉｔ （１オクテツト）に１パルスの
割合で発生している。
ここで、遠隔操作によるＴＥＳＴ実行を解除したとき、
上記信号１＆は”Ｈ１ｇｈ″ルベルから”ＬＯＷ”レベ
ルになり、この立下り点がトリガーとなシ、単安定マル
チバイブレータ７（ＭＭＢ）が動作し、パルス長Δｔ２
の１発パルス１ｓｔ発生する。このパルス長Δｔ２をデ
ータ８ ｂｉｔ （１オクテツト）の長さΔｔ１よυも
大きくなるように、単安定マルチバイブレータ７（ＭＭ
Ｂ）の外付は部品（図示せず）の定数を選ぶことにより
、遠隔操作によるＴＥＳＴ実行解除直後にもＡ点コード
が検出された場合、単安定マルチバイブレータ７（ＭＭ
Ｂ）に対スルトリガパルス１ｆが現われ、その立下シで
再び単安定マルチバイブレータ７（ＭＭＢ）から長さΔ
ｔ２の１発パルス１ｅが発生する。
上記信号１＆は”Ｈ１ｇｈ″ルベルから”ＬＯＷ”レベ
ルになり、この立下り点がトリガーとなシ、単安定マル
チバイブレータ７（ＭＭＢ）が動作し、パルス長Δｔ２
の１発パルス１ｓｔ発生する。このパルス長Δｔ２をデ
ータ８ ｂｉｔ （１オクテツト）の長さΔｔ１よυも
大きくなるように、単安定マルチバイブレータ７（ＭＭ
Ｂ）の外付は部品（図示せず）の定数を選ぶことにより
、遠隔操作によるＴＥＳＴ実行解除直後にもＡ点コード
が検出された場合、単安定マルチバイブレータ７（ＭＭ
Ｂ）に対スルトリガパルス１ｆが現われ、その立下シで
再び単安定マルチバイブレータ７（ＭＭＢ）から長さΔ
ｔ２の１発パルス１ｅが発生する。
以後、第２図（ロ））、伍） ・・・・・ （ｍ）
の１ｅ（１）＋１ｆ（ｇ−・・・・ １ｅ（４）のシー
ケンスに示すようにＡ点コードが検出されている間、単
安定マルチバイブレータ７（３Ｔｎｖｙｕ）に対するト
リガパルス１ｆが現われ、それにより単安定マルチバイ
ブレータ７（ＭＭＢ）から１発パルス１ｅが発生すると
いう動作を繰り返す。
の１ｅ（１）＋１ｆ（ｇ−・・・・ １ｅ（４）のシー
ケンスに示すようにＡ点コードが検出されている間、単
安定マルチバイブレータ７（３Ｔｎｖｙｕ）に対するト
リガパルス１ｆが現われ、それにより単安定マルチバイ
ブレータ７（ＭＭＢ）から１発パルス１ｅが発生すると
いう動作を繰り返す。
そして、Δｔｚ＞Δｔ１であるので、１発パルス１ｅは
第２図（ｅ）に示す１発パルス１ｅのようにＡ点コード
を検出しなくなるまで”Ｈｉｇｈ”レベルを保つ。
第２図（ｅ）に示す１発パルス１ｅのようにＡ点コード
を検出しなくなるまで”Ｈｉｇｈ”レベルを保つ。
したがって、自局の低速チャネルインタフェース８側Ｋ
ＵＮＲコードを送出する選択回路４ （ＳＥＬＩ）を
制御し、かつ対向局の低速チャネルインタフェース９側
からの受信データと比較するためのＡ点コード発生回路
３（ＰＯ２）を制御する。つまり、以後、通常の通信状
態における受信データをＡ点コードと比較することがな
いように、Ａ点コードの発生を止めるための制御信号１
ｇは、第２図（ｆ）に示す制御信号１ｇのようになる。
ＵＮＲコードを送出する選択回路４ （ＳＥＬＩ）を
制御し、かつ対向局の低速チャネルインタフェース９側
からの受信データと比較するためのＡ点コード発生回路
３（ＰＯ２）を制御する。つまり、以後、通常の通信状
態における受信データをＡ点コードと比較することがな
いように、Ａ点コードの発生を止めるための制御信号１
ｇは、第２図（ｆ）に示す制御信号１ｇのようになる。
以上説明したように１本発明によれば、遠隔操作による
ＴＥＳＴを実行状態から解除した直後も、受信データと
Ａ点コードの一致検出を行ない、Ａ点コードを検出して
いる間は自局側低速チャネルインタフェース部に対して
はＵＮＲコードを送出し続けることにより、伝送路等に
おける遅延の大小に関係なく、自局側低速チャネルイン
タフェース部において、Ａ点コードを受けて誤って伝送
路側折り返しを実行してしまうという不都合を確夾に取
り除くことができるので、笑用上の効果は極めて大であ
る。
ＴＥＳＴを実行状態から解除した直後も、受信データと
Ａ点コードの一致検出を行ない、Ａ点コードを検出して
いる間は自局側低速チャネルインタフェース部に対して
はＵＮＲコードを送出し続けることにより、伝送路等に
おける遅延の大小に関係なく、自局側低速チャネルイン
タフェース部において、Ａ点コードを受けて誤って伝送
路側折り返しを実行してしまうという不都合を確夾に取
り除くことができるので、笑用上の効果は極めて大であ
る。
第１図は本発明による折り返し試験制御回路の一実施例
を示す回路構成図、第２図は第１図の動作説明に供する
タイムチャート、第３図は従来の折υ返し試駆制御回路
の一例を示す回路構成図である。 １・・・・試験・制御部、２番・・φＵＮＲコード発生
回路、３・・・・Ａ点コード発生回路、４゜５・・・・
選択回路、６・・・・−散積出回路、７働・ｅ・単安定
マルチバイブレータ、８，９・・・・低速チャネルイン
タフェース、１０・・・・伝送路、１１．１２・−・・
端末。
を示す回路構成図、第２図は第１図の動作説明に供する
タイムチャート、第３図は従来の折υ返し試駆制御回路
の一例を示す回路構成図である。 １・・・・試験・制御部、２番・・φＵＮＲコード発生
回路、３・・・・Ａ点コード発生回路、４゜５・・・・
選択回路、６・・・・−散積出回路、７働・ｅ・単安定
マルチバイブレータ、８，９・・・・低速チャネルイン
タフェース、１０・・・・伝送路、１１．１２・−・・
端末。
Claims (1)
- 対向する端末間同士において、一方の端末側から他方
の端末に対し遠隔操作により伝送路側折り返しを行なう
ために、相手側端末方向に伝送路側折り返しコードを発
生、送出し、折り返つてきたデータとの一致検出を行な
う回路と、試験実行状態から試験解除した直後もその折
り返つてきたデータと前記伝送路側折り返しコードとが
一致検出されている間は自局端末側には相手側端末が試
験実行状態であることを表わす信号を発生し送出し続け
る回路とにより構成されることを特徴とする折り返し試
験制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61163796A JPS6319933A (ja) | 1986-07-14 | 1986-07-14 | 折り返し試験制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61163796A JPS6319933A (ja) | 1986-07-14 | 1986-07-14 | 折り返し試験制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6319933A true JPS6319933A (ja) | 1988-01-27 |
Family
ID=15780864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61163796A Pending JPS6319933A (ja) | 1986-07-14 | 1986-07-14 | 折り返し試験制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6319933A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228856A (ja) * | 1989-03-02 | 1990-09-11 | Fukuda Denshi Co Ltd | 通信試験方式 |
| JPH04505282A (ja) * | 1989-05-19 | 1992-09-17 | キャタピラー インコーポレイテッド | 成形可能な材料の板に厚肉縁を選択的に形成する装置および方法 |
| JPH05216624A (ja) * | 1992-02-03 | 1993-08-27 | Mitsubishi Electric Corp | 演算装置 |
-
1986
- 1986-07-14 JP JP61163796A patent/JPS6319933A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02228856A (ja) * | 1989-03-02 | 1990-09-11 | Fukuda Denshi Co Ltd | 通信試験方式 |
| JPH04505282A (ja) * | 1989-05-19 | 1992-09-17 | キャタピラー インコーポレイテッド | 成形可能な材料の板に厚肉縁を選択的に形成する装置および方法 |
| JPH05216624A (ja) * | 1992-02-03 | 1993-08-27 | Mitsubishi Electric Corp | 演算装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR860002213B1 (ko) | 루우프전송 시스템의 루우프-백 상태를 제어하는 루우프 전송시스템 및 방법 | |
| US5285199A (en) | Method and apparatus for in-band data transmission | |
| US5325366A (en) | Alarm system for station in a communications system using asynchronous third-digital-stage signal | |
| JPS6319933A (ja) | 折り返し試験制御回路 | |
| JPS60236340A (ja) | 通信システム | |
| JPH0398344A (ja) | 端末同期制御方式 | |
| JPS61116450A (ja) | 光デ−タウエイ伝送装置 | |
| JPS6040749B2 (ja) | シリアル伝送装置 | |
| JP2841559B2 (ja) | 二重化デジタルトランク試験方式 | |
| KR0171280B1 (ko) | 데이타 카드의 원격 루프백 제어 장치 | |
| JP2830601B2 (ja) | 異常シーケンス試験回路 | |
| JPH05314036A (ja) | 通信用インタフェイス装置 | |
| JPH02246429A (ja) | 通信装置用セルフチェック回路 | |
| JPS603228B2 (ja) | 信号受信制御回路 | |
| JPS63110838A (ja) | 同期信号転送方式 | |
| SU1543556A1 (ru) | Устройство передачи цифровой информации | |
| JPH031610A (ja) | 信号検出回路 | |
| JPS60136500A (ja) | 遠方監視制御装置の制御伝送装置 | |
| JPS5842983B2 (ja) | 遠隔伝送品質測定方式 | |
| JPH05252080A (ja) | 送受信装置 | |
| JPH01137741A (ja) | データ伝送装置 | |
| JPS60233955A (ja) | 符号伝送方式 | |
| JPS63181541A (ja) | 通信制御装置 | |
| JPH0528933B2 (ja) | ||
| JPS6248848A (ja) | 折返経路設定方式 |