JPS6248848A - 折返経路設定方式 - Google Patents
折返経路設定方式Info
- Publication number
- JPS6248848A JPS6248848A JP18887785A JP18887785A JPS6248848A JP S6248848 A JPS6248848 A JP S6248848A JP 18887785 A JP18887785 A JP 18887785A JP 18887785 A JP18887785 A JP 18887785A JP S6248848 A JPS6248848 A JP S6248848A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- circuit
- loopback
- signal
- pcm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＰＣＭ伝送路をディジタル交換機に接続するＰＣＭ伝送
路インタフェース装置において、ＰＣＭ伝送路側の送信
伝送路と受信伝送路との間に折返経路を設定し、折返経
路を設定している間、ＰＣＭ伝送路に折返表示信号を送
出することにより、ＰＣＭ伝送路インタフェース装置内
の折返試験範囲を拡大する。
路インタフェース装置において、ＰＣＭ伝送路側の送信
伝送路と受信伝送路との間に折返経路を設定し、折返経
路を設定している間、ＰＣＭ伝送路に折返表示信号を送
出することにより、ＰＣＭ伝送路インタフェース装置内
の折返試験範囲を拡大する。
本発明は、ＰＣＭ伝送路をディジタル交換機に接続する
ＰＣＭ伝送路インタフェース装置の性能を、より広範囲
に確認可能とする折返経路設定方式に関する。
ＰＣＭ伝送路インタフェース装置の性能を、より広範囲
に確認可能とする折返経路設定方式に関する。
第３図は本発明の対象となるディジタル交ｌＡ機の一例
を示す図である。
を示す図である。
第３図において、ディジタル交換機の通話路網１に、加
入者線２を収容する為に加入者回路３が設けられ、アナ
ログ伝送路４を収容する為にアナログトランク５が設け
られ、ＰＣＭ伝送路６を収容する為にディジタルターミ
ナル７が設けられる。
入者線２を収容する為に加入者回路３が設けられ、アナ
ログ伝送路４を収容する為にアナログトランク５が設け
られ、ＰＣＭ伝送路６を収容する為にディジタルターミ
ナル７が設けられる。
ディジタルターミナル７は、通話路網１との接続用の通
話路網インタフェース装置８と、ＰＣＭ伝送路６との接
続用のＰＣＭ伝送路インタフェース装置９とから構成さ
れる。
話路網インタフェース装置８と、ＰＣＭ伝送路６との接
続用のＰＣＭ伝送路インタフェース装置９とから構成さ
れる。
ＰＣＭ伝送路６を経由する信号の送受信に異常が検出さ
れた場合には、異常の原因がＰＣＭ伝送路６およびディ
ジタルターミナル７の何れに存在するかが明確にされる
ことが望ましい。
れた場合には、異常の原因がＰＣＭ伝送路６およびディ
ジタルターミナル７の何れに存在するかが明確にされる
ことが望ましい。
第４図は従来ある折返経路設定方式の一例を示す図であ
る。
る。
第４図において、通話路網インタフェース装置８から伝
達される送信信号は、パターン挿入回路９１により各種
パターンが挿入された後、ユニポーラ形式で送信回路９
２に伝達される。
達される送信信号は、パターン挿入回路９１により各種
パターンが挿入された後、ユニポーラ形式で送信回路９
２に伝達される。
送信回路９２は、パターン挿入回路９１から伝達される
ユニポーラ形式の信号を、バイポーラ形式に変換し、Ｐ
ＣＭ伝送路６に送出する。
ユニポーラ形式の信号を、バイポーラ形式に変換し、Ｐ
ＣＭ伝送路６に送出する。
一方ＰＣＭ伝送路６から到着するバイポーラ形式の信号
は、受信回路９３によりユニポーラ形式に変換された後
、クロック抽出回路９４に伝達される。
は、受信回路９３によりユニポーラ形式に変換された後
、クロック抽出回路９４に伝達される。
クロック抽出回路９４は、受信回路９３から伝達された
信号からクロック信号を抽出し、信号と共にフレームア
ライナ９５およびフレーム同期回路９６に伝達する フレーム同期回路９６は、クロック抽出回路９４から伝
達される信号からフレームを検出し、フレームアライナ
９５に伝達される信号を一旦蓄積させた後、通話路網イ
ンタフェース装置８から抽出させる。
信号からクロック信号を抽出し、信号と共にフレームア
ライナ９５およびフレーム同期回路９６に伝達する フレーム同期回路９６は、クロック抽出回路９４から伝
達される信号からフレームを検出し、フレームアライナ
９５に伝達される信号を一旦蓄積させた後、通話路網イ
ンタフェース装置８から抽出させる。
第４図においては、パターン挿入回路９１の出力側と、
クロック抽出回路９４の入力側との間に、折返経路設定
回路９７が設けられている。
クロック抽出回路９４の入力側との間に、折返経路設定
回路９７が設けられている。
第３図および第４図において、ＰＣＭ伝送路６からの信
号受信に異常が検出された場合には、ディジタル交換機
の中央制御装置１０からの指示に基づき折返経路設定回
路９７および折返表示信号送出回路９８が作動し、パタ
ーン挿入回路９１の出力側と、クロック抽出回路９４の
入力側との間に折返経路を設定し、また送信回路９２を
介してＰＣＭ伝送路６に、折返表示信号を送出する。
号受信に異常が検出された場合には、ディジタル交換機
の中央制御装置１０からの指示に基づき折返経路設定回
路９７および折返表示信号送出回路９８が作動し、パタ
ーン挿入回路９１の出力側と、クロック抽出回路９４の
入力側との間に折返経路を設定し、また送信回路９２を
介してＰＣＭ伝送路６に、折返表示信号を送出する。
かかる状態で、中央制御装置ｌＯは通話路４Ｍ １を介
してディジタルターミナル゛７に試験用信号を送出する
と、試験用信号はＰＣＭ伝送路インタフェース装置９内
の折返経路設定回路９７により設定されている折返経路
を経由して再び中央制御装置１０に返送される。中央制
御装置ＣＣはディジタルターミナル７から返送された試
験用信号と、送出した試験用信号とを照合し、両者が一
致すればディジタルターミナル７よりディジタル交換機
側は異常無しと判定し、異常の原因はＰＣＭ伝送路６側
に在ると判定する。
してディジタルターミナル゛７に試験用信号を送出する
と、試験用信号はＰＣＭ伝送路インタフェース装置９内
の折返経路設定回路９７により設定されている折返経路
を経由して再び中央制御装置１０に返送される。中央制
御装置ＣＣはディジタルターミナル７から返送された試
験用信号と、送出した試験用信号とを照合し、両者が一
致すればディジタルターミナル７よりディジタル交換機
側は異常無しと判定し、異常の原因はＰＣＭ伝送路６側
に在ると判定する。
以上の説明から明らかな如く、従来ある折返経路設定方
式においては、折返径路設定回路９７はパターン挿入回
路９１と出力側と、クロック抽出回路９４の入力側との
間に、折返経路を設定していた。従って中央制御装置１
０から試験用信号の折返経路には、送信回路９２および
受信回路９３が含まれず、送信回路９２および受信回路
９３が内蔵する異常は検出されぬ欠点があった。
式においては、折返径路設定回路９７はパターン挿入回
路９１と出力側と、クロック抽出回路９４の入力側との
間に、折返経路を設定していた。従って中央制御装置１
０から試験用信号の折返経路には、送信回路９２および
受信回路９３が含まれず、送信回路９２および受信回路
９３が内蔵する異常は検出されぬ欠点があった。
第１図は本発明の原理を示す図である。
第１図においては、送信回路２００の出力側と、受信回
路３００の入力側との間に折返経路を設定する折返経路
設定手段４００と、折返経路を設定している間、ＰＣＭ
伝送路に折返表示信号を送出する折返表示信号送出手段
５００とが設けられている。
路３００の入力側との間に折返経路を設定する折返経路
設定手段４００と、折返経路を設定している間、ＰＣＭ
伝送路に折返表示信号を送出する折返表示信号送出手段
５００とが設けられている。
即ち本発明によれば、折返経路は、ＰＣＭ伝送路インタ
フェース装置とＰＣＭ伝送路との接続点に設定される為
、該折返経路を経由してディジタル交換機側から行われ
る折返試験には、送信回路および受信回路を含むＰＣＭ
伝送路インタフェース装置内の総てが試験対象となり、
ＰＣＭ伝送路インタフェース装置内の性能確認範囲が拡
大する。
フェース装置とＰＣＭ伝送路との接続点に設定される為
、該折返経路を経由してディジタル交換機側から行われ
る折返試験には、送信回路および受信回路を含むＰＣＭ
伝送路インタフェース装置内の総てが試験対象となり、
ＰＣＭ伝送路インタフェース装置内の性能確認範囲が拡
大する。
以下、本発明の一実施例を図面により説明する。
第２図は本発明の一実施例による折返経路設定方式を示
す図である。なお、全図を通じて同一符号は同一対象物
を示す。また対象とするディジタル交換機は、第３図に
示す通りとする。
す図である。なお、全図を通じて同一符号は同一対象物
を示す。また対象とするディジタル交換機は、第３図に
示す通りとする。
第２図においては、折返経路設定手段４００として折返
リレー９９が設けられ、また折返表示信号送出手段５０
０として折返表示信号送出回路９８が設けられている。
リレー９９が設けられ、また折返表示信号送出手段５０
０として折返表示信号送出回路９８が設けられている。
第２図および第３図において、ＰＣＭ伝送路６からの信
号受信に異常が検出された場合には、ディジタル交換機
の中央制御装置ＩＯからの指示に基づき折返リレー９９
が駆動される。動作した折返リレー９９は、送信回路９
２の出力側とＰＣＭ伝送路６と、並びに受信回路９３の
入力側とｐｃＭ伝送路６とを切離すと共に、送信回路９
２の出力側と、受信回路９３の入力側との間に折返経路
を設定し、また折返表示信号送出回路９８をＰＣＭ伝送
路６に接続する。
号受信に異常が検出された場合には、ディジタル交換機
の中央制御装置ＩＯからの指示に基づき折返リレー９９
が駆動される。動作した折返リレー９９は、送信回路９
２の出力側とＰＣＭ伝送路６と、並びに受信回路９３の
入力側とｐｃＭ伝送路６とを切離すと共に、送信回路９
２の出力側と、受信回路９３の入力側との間に折返経路
を設定し、また折返表示信号送出回路９８をＰＣＭ伝送
路６に接続する。
かかる状態で、中央制御装置１ｏが通話路にニ１を介し
てディジタルターミナル７に試験用信号を送出すると、
試験用信号はＰＣＭ伝送路インタフェース装置９内の折
返リレー９９により設定されている折返経路を経由して
再び中央制御装置１゜に返送される。中央制御装置１０
はディジタルターミナル７から返送された試験用信号と
、送出した試験用信号とを照合し、両者が一致すればデ
ィジタルターミナル７よりディジタル交換機側は異常無
しと判定し、異常の原因はＰＣＭ伝送路６側に在ると判
定する。
てディジタルターミナル７に試験用信号を送出すると、
試験用信号はＰＣＭ伝送路インタフェース装置９内の折
返リレー９９により設定されている折返経路を経由して
再び中央制御装置１゜に返送される。中央制御装置１０
はディジタルターミナル７から返送された試験用信号と
、送出した試験用信号とを照合し、両者が一致すればデ
ィジタルターミナル７よりディジタル交換機側は異常無
しと判定し、異常の原因はＰＣＭ伝送路６側に在ると判
定する。
なお折返リレー９９が動作中は、折返表示信号送出口１
９８から送出される折返表示信号が、ＰＣＭ伝送路６に
送出され続け、対向装置に対し折返試験中であることを
示す。
９８から送出される折返表示信号が、ＰＣＭ伝送路６に
送出され続け、対向装置に対し折返試験中であることを
示す。
以上の説明から明らかな如く、本実施例によれば、折返
リレー９９により設定される折返経路は、送信回路９２
の出力側と受信回路９３の入力端との間に設定される為
、中央制御装置１０から実施される折返試験には、送信
回路９２および受信回路９３を含むＰＣＭ伝送路インタ
フェース装置９の総てが試験対象となる為、ＰＣＭ伝送
路インタフェース装置９内の異常の有無が確認可能とな
り、異常の原因の所在が明確となる。
リレー９９により設定される折返経路は、送信回路９２
の出力側と受信回路９３の入力端との間に設定される為
、中央制御装置１０から実施される折返試験には、送信
回路９２および受信回路９３を含むＰＣＭ伝送路インタ
フェース装置９の総てが試験対象となる為、ＰＣＭ伝送
路インタフェース装置９内の異常の有無が確認可能とな
り、異常の原因の所在が明確となる。
なお、第２図および第３図はあく迄本発明の一実施例に
過ぎず、例えばディジタルターミナル７およびＰＣＭ伝
送路インタフェース装置９の構成は図示されるものに限
定されることは無く、他に幾多の変形が考慮されるが、
何れの場合にも本発明の効果は変わらない。
過ぎず、例えばディジタルターミナル７およびＰＣＭ伝
送路インタフェース装置９の構成は図示されるものに限
定されることは無く、他に幾多の変形が考慮されるが、
何れの場合にも本発明の効果は変わらない。
以上、本発明によれば、前記ＰＣＭ伝送路インタフェー
ス装置において、折返経路はＰＣＭ伝送路インタフェー
ス装置とＰＣＭ伝送路との接続点に設定される為、該折
返経路を経由してディジタル交換機側から行われる折返
試験には、送信回路および受信回路を含むＰＣＭ伝送路
インタフェース装置内の総てが試験対象となり、ＰＣＭ
伝送路インタフェース装置内の性能（＋１１認範囲が拡
大する。
ス装置において、折返経路はＰＣＭ伝送路インタフェー
ス装置とＰＣＭ伝送路との接続点に設定される為、該折
返経路を経由してディジタル交換機側から行われる折返
試験には、送信回路および受信回路を含むＰＣＭ伝送路
インタフェース装置内の総てが試験対象となり、ＰＣＭ
伝送路インタフェース装置内の性能（＋１１認範囲が拡
大する。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による折返経路設定方式を示す図、第３図は本発明
の対象となるディジクル交換機の一例を示す図、第４図
は従来ある折返経路設定方式の一例を示す図である。 図において、１は通話路網、２は加入者線、３は加入者
回路、４はアナログ伝送路、５はアナログトランク、６
はＰＣＭ伝送路、７はディジタルターミナル、８は通話
路網インタフェース装置、９および１００はＰＣＭ伝送
路インタフェース装置、１０は中央制御装置、９１はパ
ターン挿入回路、９２および２００は送信回路、９３お
よび３００は受信回路、９４はクロック抽出回路、９５
４００は折返径路設定手段、５００は折返表示信末名さ
６月の原鯉図 第 １ 図 本発明による１ｆＪ週於黙−毀芝ゲ氏を示す図寓 ２
回
施例による折返経路設定方式を示す図、第３図は本発明
の対象となるディジクル交換機の一例を示す図、第４図
は従来ある折返経路設定方式の一例を示す図である。 図において、１は通話路網、２は加入者線、３は加入者
回路、４はアナログ伝送路、５はアナログトランク、６
はＰＣＭ伝送路、７はディジタルターミナル、８は通話
路網インタフェース装置、９および１００はＰＣＭ伝送
路インタフェース装置、１０は中央制御装置、９１はパ
ターン挿入回路、９２および２００は送信回路、９３お
よび３００は受信回路、９４はクロック抽出回路、９５
４００は折返径路設定手段、５００は折返表示信末名さ
６月の原鯉図 第 １ 図 本発明による１ｆＪ週於黙−毀芝ゲ氏を示す図寓 ２
回
Claims (1)
- 【特許請求の範囲】 ＰＣＭ伝送路をディジタル交換機に接続するＰＣＭ伝送
路インタフェース装置（１００）において、 前記ＰＣＭ伝送路にＰＣＭ信号を送出する送信回路（２
００）の出力側と、前記ＰＣＭ伝送路から到着するＰＣ
Ｍ信号を受信する受信回路（３００）の入力側との間に
折返経路を設定する折返経路設定手段（４００）と、 該折返経路を設定している間、前記ＰＣＭ伝送路に折返
表示信号を送出する折返表示信号送出手段（５００）と
を設けることを特徴とする折返経路設定方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18887785A JPS6248848A (ja) | 1985-08-28 | 1985-08-28 | 折返経路設定方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18887785A JPS6248848A (ja) | 1985-08-28 | 1985-08-28 | 折返経路設定方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6248848A true JPS6248848A (ja) | 1987-03-03 |
Family
ID=16231438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18887785A Pending JPS6248848A (ja) | 1985-08-28 | 1985-08-28 | 折返経路設定方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6248848A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS636951A (ja) * | 1986-06-26 | 1988-01-12 | Nec Corp | デイジタル交換機のｐｃｍ回線障害切分け方式 |
-
1985
- 1985-08-28 JP JP18887785A patent/JPS6248848A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS636951A (ja) * | 1986-06-26 | 1988-01-12 | Nec Corp | デイジタル交換機のｐｃｍ回線障害切分け方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982743A (en) | Performance monitor system, transmission device and performance monitor method of transmission line | |
| JPS62159947A (ja) | 通信端末装置 | |
| EP0385804B1 (en) | Network termination equipment | |
| JPS6248848A (ja) | 折返経路設定方式 | |
| JP2531276B2 (ja) | 加入者回路の診断方式 | |
| JPH0286391A (ja) | Ｉｓｄｎローカル通信方式 | |
| JP2878026B2 (ja) | 通信制御装置およびシステム | |
| JP3099493B2 (ja) | 情報伝送装置 | |
| JP2000041080A (ja) | ターミナルアダプタの遠隔テスト方法 | |
| JP2830601B2 (ja) | 異常シーケンス試験回路 | |
| JPS6260860B2 (ja) | ||
| JPH03249836A (ja) | 回線終端装置の専用線インタフェースの診断方式 | |
| JPS61163761A (ja) | 変復調装置試験方式 | |
| JPH0817398B2 (ja) | データ伝送システムにおける異常検出方法 | |
| JPS58114546A (ja) | 回線折返し試験方式 | |
| JPS63232558A (ja) | デイジタル加入者線装置試験方式 | |
| JPS5952329A (ja) | デ−タ端末装置 | |
| JPS616934A (ja) | 予備システム監視方式 | |
| JPS6298835A (ja) | 監視制御システム | |
| JPH01108833A (ja) | 伝送路の折返し試験制御方式 | |
| JPS6248850A (ja) | 公衆回線結合リモ−ト障害デ−タ収集装置 | |
| JPS6223259A (ja) | 通信制御装置 | |
| JPH0595410A (ja) | デジタルインバンド信号送受信器オンライン診断方式 | |
| JPH0352350A (ja) | データ通信制御装置 | |
| JPH0385852A (ja) | 加入者回路の通話路診断方式 |