JPS603228B2 - 信号受信制御回路 - Google Patents

信号受信制御回路

Info

Publication number
JPS603228B2
JPS603228B2 JP8575777A JP8575777A JPS603228B2 JP S603228 B2 JPS603228 B2 JP S603228B2 JP 8575777 A JP8575777 A JP 8575777A JP 8575777 A JP8575777 A JP 8575777A JP S603228 B2 JPS603228 B2 JP S603228B2
Authority
JP
Japan
Prior art keywords
signal
input
control line
pulse
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8575777A
Other languages
English (en)
Other versions
JPS5421135A (en
Inventor
俊夫 淡路
康夫 栗原
豊 安井
政成 畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP8575777A priority Critical patent/JPS603228B2/ja
Publication of JPS5421135A publication Critical patent/JPS5421135A/ja
Publication of JPS603228B2 publication Critical patent/JPS603228B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Information Transfer Systems (AREA)

Description

【発明の詳細な説明】 本発明は、2装置間例えば電子計算機システムのデータ
・チャネル装置と入出力装置との間の信号授受に関する
ものであり、特に他装置からの信号がレベル伝送方式あ
るいはパルス伝送方式にかかわらず受信可能であり、か
つ同一の所定動作を行う受信制御回路に関するものであ
る。
一般に、ある装置から他の菱贋の動作を制御する信号に
は、当該動作の開始から終了まで定まった論理レベル(
高レベルまたは低レベル)の信号を送出する方式(以下
レベル伝送方式と記す)と、動作の開始と終了時の各々
に一定幅のパルス信号を送出する方式(以下パルス伝送
方式と記す)の2通りがある。
近年、情報処理技術の発展に伴い、電子計算機本体、デ
ータ・チャネル装置および入出力装置は多様化されつつ
あり、装置間の信号伝送方式も、前記のレベル伝送方式
とパルス伝送方式の両者が用いられている。
このため、ある情報処理システムにおいて、レベル伝送
方式を採用しているデータ・チャネル菱贋に、パルス伝
送方式の入出力菱魔を接続したいことが起る。
このような要求に対して、従来、データ・チャネル装置
にレベル伝送用およびパルス伝送用の両方の信号受信回
路を設けるか、あるいはパルス伝送としベル伝送の変換
を行う付加装置をデータ・チャネル装置と入出力装置の
間に設ける必要があるので、非常に高価になっている。
本発明の目的は、このような匁点を解消するため他装置
からの信号を受信する回路において、他装置からの信号
がレベル伝送方式あるいはパルス伝送方式にかかわらず
受信可能であり、その際に同一の所定動作を行うことが
でき、かつ安価に構成できる受信制御回路を提供するこ
とにある。以下、本発明の実施例を図面により説明する
。第1図は、データ・チャネル装置装置と入出力装置の
接続図である。本発明の信号受信制御回路が適用される
データ・チャネル装置1に、複数の入出力装置2a,2
b・・・2nを結合する場合、複数のデータ線および複
数の制御線からなる入出力インタフェース3を通して結
合される。この場合、例えば2aはしベル伝送方式、2
bはパルス伝送方式をそれぞれ採用している入出力装置
である。第2図は、第1図におけるデータ・チャネル装
置1の信号受信制御回路の構成を示すブロック図である
本発明による信号受信制御回路は、入出力インタフェー
ス3の制御線3aに接続され、信号の生起を検出して記
憶する保持回路4と、入出力インタフェース3の制御線
3aおよび3bに接続され、制御線3aの信号の消滅を
検出するとともに、制御線3bの信号の生起を検出して
、記憶する保持回路5と、保持回路4および5の保持解
除を指示する信号を発生し、入出力インタフェース3の
制御線3a,3bに応答する信号を発生して、制御線3
cに送出する回路6より構成される。
なお、レベル伝送方式を用いる入出力装置2a,2nは
、制御線3aと3cに接続され、パルス伝送方式を用い
る入出力装置2bは、制御線3a,3b,3cに接続さ
れる。
第3図は、入出力インタフェースの信号授受の動作を示
すタイム・チャートであって、第3図(a−1),(a
−2)はしベル伝送方式の場合、第3図(b−1)〜(
b−5)はパルス伝送方式の場合をそれぞれ示す。
レベル伝送方式においては、第3図(a−1)に示すよ
うに、入出力装置2aにより制御線3aにある定まった
論理レベルの信号を生起させ、データ・チャネル装置か
らの応答が第3図(a−2)のように制御線3cに生起
するまで論理レベルを保持し、制御線3cに信号が生起
して初めて制御線3aの信号を消滅させる。また、デー
タ・チャネル装置1は、制御線3aの信号の消滅を検出
して制御線3cの応答信号を消滅させる。パルス伝送方
式においては、第3図(b−1)に示すように、入出力
装置2bから制御線3aに生起を示すパルス信号を送出
し、それに応答するデータ。
チャネル装置1からの信号が第3図(b−3)のように
、制御線3c上に生起すると、次に制御線3b上に信号
の消滅を示すパルス信号を第3図(b−2)のように送
出する。パルス伝送の場合、データ・チャネル装置1も
、第3図(b−4)(b−5)に示すようなパルス伝送
で応答するのが通常であるが、ここで説明を簡単にする
ため、データ・チャネル装置1はしベル伝送方式で応答
するものとする。
第4図は、信号受信制御回路の詳細な構成図であり、第
5図a,bは第4図におけるレベル伝送およびパルス伝
送の動作タイム・チャートである。
第4図中、1,4,5および6は、第2図と同じくデー
タ・チャネル装置、保持回路および信号発生回路をそれ
ぞれ示す。
また、41,51は信号受信ゲート、7は信号送信ゲー
ト、42,56は保持型フリップ・フロップ、52は遅
延線である。最初に、レベル伝送信号の受信について、
説明する。
いま、制御線3aに第5図(a−1)に示す信号が生起
すると、データ・チャネル装置1では、信号受信ゲート
41を通った出力41aで保持型フリップ・フロップ4
2を第5図(a一2)のように“1”にする。
また、同一出力41aは、遅延線52を通ってアンド・
ゲート54に入力する。保持型フリップ・フロップ42
の出力42aを回路に伝えることにより、回路6は入出
力装置からの信号生起を知り、これに応答するため出力
6aを“1”にして信号送信ゲート7を経て制御線3C
に第5図(a−5)に示す応答信号を送出する。また、
同時にリセット信号6bを“1”にして、保持型フリッ
ブ・フロップ56をあらかじめリセットする(第5図(
a一4)参照)。入出力装置では、制御線3c上の信号
を検出すると、制御線3aの信号が受信されたことを知
り、制御線3aの信号を解除する。制御線3aの信号が
消滅すると、信号受信ゲート41の出力は41aは“0
”となる。
これにより、アンド・ゲート54は第5図(a−3)に
示す微分パルスを作り、オァ・ゲート55を経て保持型
フリップ・フロツプ56を第5図(a−4)のように“
1”にする。フリツブ・フロツプ56のセット出力56
aが“1”となって回路6に伝えられることにより、回
路6は入出力装置からの信号が消滅したことを知り、そ
の応答として制御線3c上の信号を第5図(a−5)に
示すように消滅する。また、制御線3cの信号消滅と同
時に、保持型フリップ・フロツプ42,56を信号6b
,6cによりリセットし、次の信号生起に備える。次に
、パルス伝送信号の受信について説明する。
制御線3aに第5図(b−1)のパルス信号が発生する
と、信号受信ゲート41の出力41aを経て保持型フリ
ツプ・フロツプ42を第5図(b−3)のように“1”
にする。また、同一出力41aは、遅延線52を通りア
ンド・ゲート54に入力する。制御線3aのパルス信号
は、一定時間後に信号受信ゲート出力41aを“0”に
戻す。
これにより、アンド・ゲート54は、パルス信号の立下
りを検出し、第5図(b−4)に示すような微分パルス
を作成し、この微分パルスが保持型フリツプ・フロツプ
56を第5図(b−5)のように“1”にする。回路6
は、出力信号42aの“1”により入出力装置からの信
号の到来を検出し、レベル伝送方式のときと同じように
制御線3cに第5図(b−6)に示すような応答信号を
送出する。
このとき、回路6は、保持型フリツプ・フロツプ56が
“1”になったことを出力信号56aによって検知する
が、いまフリップ・フロップ56の状態は無意味である
ことから、信号56aの“1”は無視される。
そして、制御線3cに応答信号を送出すると同時にリセ
ット信号6bによりフリップ・フロッブ56をリセット
し、以降、入出力装置からの信号消滅パルスの到来に備
える。入出力装置は、制御線3cの応答信号により、制
御線3aのパルス信号が受信されたことを検知し、信号
の消滅を意味するパルス信号を、第5図(b一2)に示
すように、制御線30上に送出する。データ・チャネル
装置1では、制御線3b上のパルス信号は信号受信ゲー
ト51で受信され、その出力信号51aがオア・ゲート
55を経て、保持型フリツプ・フロツプ56を“1”に
する。
以下、レベル伝送方式と同じ手順により、制御線3cの
応答信号を消滅させると同時に、保持型フリツプ・フロ
ツプ42,56を信号6b,6cによりリセットし、次
の信号生起に備える。ム久上のように、本発明によれば
同一の信号受信制御回路で、レベル伝送とパルス伝送の
両方の信号受信が可能であり、かつ信号受信制御回路を
比較的安価に構成することができる。なお、実施例にお
いては、データ・チャネル装置と入出力装置との間の信
号受信について説明したが、本発明は、これに限定され
ることなく、レベル伝送方式とパルス伝送方式を用いる
装置間の信号受信を適用することができる。
【図面の簡単な説明】
第1図は本発明が適用されるデータ・チャネル装置と入
出力装置の接続図、第2図は本発明の一実施例を示すデ
ータ・チャネル装置のブロック構成図、第3図はしベル
伝送とパルス伝送の信号方式のタイム・チャート、第4
図は第2図におけるデータ・チャネル装置の詳細ブロッ
ク図、第5図は第4図におけるレベル伝送とパルス伝送
の動作タイム・チャートである。 1:データ・チャネル装置、2a…2n:入出力装置、
3:入出力インターフェース、3a,3b,3c:制御
線、4:信号生起の検出、保持回路、5:信号消滅の検
出、保持回路、6:応答層号送出および保持回路の解除
指示を行う制御回絡、6a:応答信号、6b,6c:リ
セット信号、7:信号送信ゲート、41,51:信号受
信ゲート、42,56:保持型フリツプ・フロツプ、5
2:遅延線。 オ1図 オ2図 オ3図 オ4図 が5図

Claims (1)

    【特許請求の範囲】
  1. 1 他装置からの信号を受信する回路において前記他装
    置から送出される信号が、生起から消滅まで定められた
    論理レベルを示すレベル伝送、あるいは信号の生起時と
    消滅時にそれぞれ一定幅のパルス信号を送出するパルス
    伝送のいずれも受信するために、信号の生起を検出し記
    憶する第1の状態保持手段と、信号の消滅を検出し記憶
    する第2の状態保持手段と、前記第1および第2の状態
    保持手段の保持状態の解除を指示する解除信号発生手段
    を設けることを特徴とする信号受信制御回路。
JP8575777A 1977-07-18 1977-07-18 信号受信制御回路 Expired JPS603228B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8575777A JPS603228B2 (ja) 1977-07-18 1977-07-18 信号受信制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8575777A JPS603228B2 (ja) 1977-07-18 1977-07-18 信号受信制御回路

Publications (2)

Publication Number Publication Date
JPS5421135A JPS5421135A (en) 1979-02-17
JPS603228B2 true JPS603228B2 (ja) 1985-01-26

Family

ID=13867722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8575777A Expired JPS603228B2 (ja) 1977-07-18 1977-07-18 信号受信制御回路

Country Status (1)

Country Link
JP (1) JPS603228B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2506878Y2 (ja) * 1990-07-23 1996-08-14 矢崎総業株式会社 表示装置

Also Published As

Publication number Publication date
JPS5421135A (en) 1979-02-17

Similar Documents

Publication Publication Date Title
KR100361856B1 (ko) 통신시스템 및 통신제어방법
US4475049A (en) Redundant serial communication circuit
JPS603228B2 (ja) 信号受信制御回路
US4744024A (en) Method of operating a bus in a data processing system via a repetitive three stage signal sequence
US4431864A (en) Communications system input-output converter
JPH0636054A (ja) ワンチップマイクロコンピュータ
US4962474A (en) LSSD edge detection logic for asynchronous data interface
JPH043282A (ja) Icカード
JPS6040749B2 (ja) シリアル伝送装置
JPS6135739B2 (ja)
JPH08279803A (ja) バースト信号検出回路
US6408353B1 (en) Microcomputer having sampling function of retry requesting signal in syncronization with strobe signal
EP0075625B1 (en) Conversation bus for a data processing system
JPH0344465B2 (ja)
JP3095060B2 (ja) Atmスイッチ装置
KR100207482B1 (ko) 스마트카드의 패리티검출장치
JPS6319933A (ja) 折り返し試験制御回路
SU1372355A1 (ru) Буферный повторитель
RU1784985C (ru) Устройство дл сопр жени магистрали микроЭВМ с магистралью периферийных устройств
JP2671426B2 (ja) シリアルデータ転送方法
JPH0150940B2 (ja)
JP2945123B2 (ja) 通信システム
JP2551100B2 (ja) 通信制御装置
JP2000035834A (ja) リモートリセット装置
JPS61107286A (ja) Crt表示制御回路の試験方式