KR100361856B1 - 통신시스템 및 통신제어방법 - Google Patents

통신시스템 및 통신제어방법 Download PDF

Info

Publication number
KR100361856B1
KR100361856B1 KR1019990006142A KR19990006142A KR100361856B1 KR 100361856 B1 KR100361856 B1 KR 100361856B1 KR 1019990006142 A KR1019990006142 A KR 1019990006142A KR 19990006142 A KR19990006142 A KR 19990006142A KR 100361856 B1 KR100361856 B1 KR 100361856B1
Authority
KR
South Korea
Prior art keywords
bus
data
signal
circuit
arbitration
Prior art date
Application number
KR1019990006142A
Other languages
English (en)
Other versions
KR19990072903A (ko
Inventor
하야시순스케
마쓰카와히데오
요코이도요아키
Original Assignee
요코가와 덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04234798A external-priority patent/JP3552149B2/ja
Priority claimed from JP4313298A external-priority patent/JPH11242652A/ja
Priority claimed from JP04730998A external-priority patent/JP3463212B2/ja
Application filed by 요코가와 덴키 가부시키가이샤 filed Critical 요코가와 덴키 가부시키가이샤
Publication of KR19990072903A publication Critical patent/KR19990072903A/ko
Application granted granted Critical
Publication of KR100361856B1 publication Critical patent/KR100361856B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40169Flexible bus arrangements
    • H04L12/40176Flexible bus arrangements involving redundancy
    • H04L12/40182Flexible bus arrangements involving redundancy by using a plurality of communication lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • H04L12/12Arrangements for remote connection or disconnection of substations or of equipment thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling

Abstract

본 발명은 다음의 〔1〕내지 〔5〕의 특징을 가진다
(1) 마스터 스테이션 및 슬레이브 스테이션은 2개의 잉여 버스를 사용하여 접속된다. 동일한 내용을 가지는 코맨드 프레임이 버스로 보내지고, 수신 스테이션에 의해 이들 코맨드의 내용이 동일한지 아닌지에 따라서 통신처리가 변화한다.
(2) 다수개의 유니트가 분기선의 구성으로 각 버스에 접속된다. 버스의 선길이는 수신된 신호의 천이기간이 수신유니트에서 종료할 때 버스상의 수신유니트에 다른 유니트로부터의 반사신호가 도달하도록 규정된다.
(3) 유니트는 각 버스에 접속되고, 그 유니트에는 드라이버 IC 가 마련된다. 전송데이터는 고정된 수의 비트 1 들을 가지는 비트 신호로 먼저 부호화되고, 다음에 이 신호들이 드라이버 IC 로 인가된다.
(4) 송신기회로내에서 상이한 타이밍에 다수개의 스트로브 신호가 발생된다. 수신기회로내에는 스트로브 신호의 수와 같은 수의 래치회로가 마련되어 각 래치회로내에 한번에 한 개씩 스트로브 신호를 사용하여 그 데이터가 저장되도록 한다.
(5) 버스마스터가 데이터 버스의 사용을 종료한 후에 다시 데이터버스를 사용하기를 원하는 경우에는, 그 후에 중재버스를 사용한 중재가 수행되었는지를 점검하기 위한 검사가 수행된다.
만약 중재가 수행되지 않았으면, 중재버스를 사용한 중재절차를 건너뛰고, 버스마스터는 데이터버스를 사용할 권한을 획득하도록 허용된다.

Description

통신시스템 및 통신제어방법{Communication System and Communication Control Method}
본 발명은 스테이션들이 버스를 통하여 상호간에 통신하도록 버스에 접속된 통신시스템 및 통신제어방법에 관한 것이다.
컴퓨터 시스템에 있어서, 시스템의 전체 회로는 전형적으로, CPU부, 저장유니트부, 입력/출력 인터페이스부, 등으로 나누어지며, 이들 부분을 포함하여 구성되는 다수개의 프린트 배선기판이 시스템내에 설치된다. 이들 프린트 배선기판들은 버스를 통하여 기판에 부착된 코넥터들을 접속함으로써 상호접속된다. 코넥터및 버스가 마련된 보드는 통상 백플레인(backplane)이라 불린다. 통신시스템은 그 시스템내의 프린트 배선기판들이 상호간에 통신이 되도록 하는 백플레인을 사용하여 구성된다. 백플레인들이 채택된 통신시스템내에서 발견되는 종래의 기술 및 그의 문제점들을 이하의 (a) 내지 (e)에서 각각 기술한다.
(a) 종래의 기술및 그와 관련된 문제점
마스터및 슬레이브 스테이션, 그 스테이션들 사이에 접속된 버스를 포함하여 구성되는 통신시스템은 종종 통신 신뢰도를 증가시키기 위하여 2중화된다.
그와 같은 2중-잉여 버스시스템에 있어서는, 2개의 잉여 버스들이 정상인 한은 교대로 사용된다. 만약 버스들중 하나가 고장나면, 다른 정상 버스가 통신을 계속하도록 사용된다. 그 동안에, 고장난 버스가 회복되었는지의 여부를 주기적으로 점검하기 위하여 동시적인 통신이 수행된다.
상술한 종래기술의 예와 관련된 다른 문제점은, 마스터 스테이션내의 프로세서가 잉여 버스의 상태를 알지 않는 한 마스터-슬레이브 통신이 일어나지 않는다는 점이다. 보다 상세하게는, 프로세서는 2개의 잉여 버스중의 어느 것이 작동 버스인가 또는 대기 버스인가를 알아야만 한다는 것이다.
또 다른 문제점은, 전송된 데이터의 집적도가 그 데이터에 점검 비트를 가산함으로써 점검된다는 것이다. 비록 점검비트를 사용한 이러한 점검이 버스상의 데이터의 집적도를 시험할 수는 있지만, 이는 버스 이외의 영역, 즉 버스인터페이스, 브리지및 리피터와 같은 영역의 데이터의 집적도를 시험할 수는 없다.
(b) 종래의 기술및 그와 관련된 문제점
통신시스템에 있어서는, 이하의 내용으로 기술하는 바와 같이, 버스신호의 파형이 왜곡되는 다양한 이유가 있다.
도 1 은 종래의 통신시스템의 구성의 일예를 나타내는 도면이다.
도 1 에 있어서, 다수개의 유니트(21) 내지 (2n)가 통신분기선의 구성으로 버스(1)에 접속된다. 유니트(21) 내지 (2n)들은 버스를 통하여 상호간에 통신한다.
도 2 는 버스(1)의 등가회로이다.
도 2 에 나타낸 바와 같이, 버스(1)는 자체 인덕턴스 L 및 표류용량 C 를 가진다.
유니트중의 어느 것이 버스에 접속되었을 때, 회로 임피던스가 감소하는데, 이는 유니트 자체의 용량성분때문이다. 따라서, 버스를 통하여 전송된 신호는 다른 유니트들이 접속된 점에서 반사된다.
예를 들어, 도 1 에서 유니트(21)로부터 유니트(22)로 신호가 보내지면, 반사된 신호가 유니트(22) 내지 (2n)의 접속점에서 발생한다.
도 3 은 B 점에서의 신호의 파형을 나타낸다. 유니트(23) 내지 (2n)에 의하여 반사된 신호들은, 유니트(22)에 의하여 수납된 신호가 하이레벨 상태로부터 로우레벨 상태로 변화되기 전에 B 점에 도달한다. 결과적으로 유니트(23) 내지 (2n)로부터의 반사된 신호들은 도 3 에 나타낸 바와 같이 수신된 신호와 중첩되고, 따라서 파형왜곡의 정도가 증가한다. 이는 수신유니트(22)의 오동작을 야기할 수 있다. 도 3 의 예에 있어서, 중첩반사된 신호의 크기는 로우레벨 역치를 초과한다.이러한 문제점을 회피하기 위하여, 이하의 제한들이 종래의 기술에 부과되었다.
·낮은 용량을 가지는 특별한 장치들이 유니트와 함께 사용되어야 한다.
·접속된 유니트의 수가 감소되어야 한다.
이러한 제한을 받지 않고서 그러한 반사된 신호의 효과를 제어하는 것이 요구되었다.
(c) 종래의 기술및 그와 관련된 문제점
이하의 내용은 버스신호의 파형이 왜곡되는 기타의 이유를 나타낸다.
통신시스템에 있어서, 유니트의 송신기회로에는 신호를 버스로 보내는 드라이버 IC 가 마련된다. 드라이버 IC 로의 비트 입력중에서, 하나의 비트가 정지비트이고 다른 모든 비트가 동시에 스위칭되면, 드라이버 IC 의 접지전위가 증가한다. 이러한 현상은 접지바운스(bounce)로 알려져 있다; 이러한 접지바운스의 효과로서, 정지비트에 노이즈가 유발될 수 있다. 이러한 노이즈는 동시 스위칭노이즈로 알려져 있으며; 이러한 동시 스위칭노이즈에 의하여 잘못된 데이터가 전송될 수 있다. 일단 접지바운스가 발생하면, 접지전위가 0 으로 돌아가기까지는 다소 시간이 걸린다. 이는, 통신지연시간에 있어서 증가가 발생하게 한다.
이러한 이유로, 접지바운스의 효과를 감소하는 것이 요구되고 있다.
(d) 종래의 기술및 그와 관련된 문제점
도 4 는 표준 통신시스템의 구성을 나타내는 도면이다.
도 4 에 있어서, 송신기회로(11)및 수신기회로(12)는 버스를 구성하는 전송선(10)에 접속된다. 데이터는 전송선(10)을 통하여 송신기회로(11)로부터 수신기회로(12)로 전송된다.
상술한 통신시스템에 있어서, 송신기회로(11)및 수신기회로(12)는 상이한 위상을 가지는 비동기 클록으로 동작한다. 어떠한 신호전송이 통신시스템 내에서 수행될 수 있기 전에, 송신기회로내에서 클록을 사용하여 전송된 데이터는 수신기회로내에서 클록으로 어느 정도 동기화되어야만 한다.
만약 데이터만을 전송하는 스타트-정지 동기를 사용하여 데이터를 전송해야할 필요가 있다면, 이 동기는 데이터를 샘플링하기 위하여 수신기회로에 대한 데이터 전송률보다 빠른 클록을 사용하여 달성된다. 통상적으로, 고속 클록으로서, 데이터 전송률보다 대략 16배의 주파수를 가지는 클록이 사용된다.
만약 데이터가 클록신호와 함께 데이터를 보내는 클록동기를 사용하여 전송될 필요가 있다면, 이 동기는 일단 그 데이터를 전송된 클록신호를 사용하는 수신기회로내의 FIFO 회로에 기입하고, 수신기회로내의 클록을 사용하여 FIFO 회로로부터 데이터를 읽어냄으로써 달성된다.
스타트-정지 동기에 근거한 데이터 전송에 있어서는, 수신기회로에 데이터 전송률보다 고속으로 작동하는 클록이 마련되어 있어야만 한다. 결과적으로, 데이터 전송률은 수신기 회로에서 사용되는 클록의 주파수보다 낮아야만 한다. 이러한 이유 때문에, 고속 신호전송을 달성하기에 어려움이 있었다.
클록동기에 근거한 데이터 전송에 있어서는, 그 데이터가 일단 전송된 클록신호를 사용하여 수신기회로내의 FIFO 회로에 기입된다. 이러한 이유로, 만약 수신된 클록신호의 파형이 왜곡되면 FIFO 회로내에 잘못된 데이터가 기입될 수 있다.버스를 구성하는 전송선에 접속된 회로들 사이에서 전파되는 신호의 파형은 전송선에 들어가는 노이즈의 효과나 전송선의 용량부하에 기인하여 왜곡된다. 이는 고속이면서 일정한 신호전송을 어렵게 한다.
(e) 종래의 기술및 그와 관련된 문제점
2개 이상의 마스터가 공통의 버스를 통하여, 저장 유니트와 같이 동일한 시스템 자원을 공유하는 통신시스템에 있어서는, 버스를 사용하고자 하는 각 버스마스터로부터의 요청이 분쟁을 야기할 수 있다. 이러한 일이 발생하면, 어떤 버스마스터가 먼저 버스를 사용해야 하는지를 결정하기 위하여 몇몇 제어수단을 사용해야만 한다. 버스중재가 이러한 목적으로 수행되고 있다.
도 5 는 종래의 통신시스템의 구성을 나타내는 일예이다.
도 5 에 있어서, 버스마스터(31) 내지 (3n)들은 데이터버스(42)및 중재버스 (43)에 접속된다. 예를 들어 슬레이브(44)는 저장유니트이며 데이터버스(42)에 접속된다. 중재버스(43)를 사용한 중재절차를 거친후에, 중재기(45)는 데이터버스 (42)를 사용할 권한을 얻은 버스마스터가 그렇게 하도록 허용한다. 데이터버스 (42)를 사용할 권한을 얻은 버스마스터는 슬레이브(44)에 억세스할 수 있다.
도 6 은 도 5 에 나타낸 종래의 통신시스템의 동작을 나타내는 도면이다.
도 6 에 나타낸 예에 있어서, 버스마스터(31)및 (32)는 먼저 버스마스터 (31) 나중에 (32) 또는 먼저 (32) 나중에 (31)의 순서로 차례로 데이터버스(42)를 사용할 권한을 얻는다. 이 차례에 있어서, 임의 버스(43)를 사용한 임의 행동이 사용권한을 얻을 때마다 발생하게 된다.
그러나, 종래의 통신시스템의 이러한 예에 있어서, 사용권한을 얻은 하나의 버스마스터가 연속하여 다시 데이터를 사용하기를 원할 때, 다른 어떠한 버스마스터도 데이터버스의 사용을 요청하지 않을 때에도 중재동작이 발생하게 된다. 버스마스터(32)가 2회 연속적으로 데이터버스를 사용하는 도 6 에 나타낸 실시예에 있어서, 임의 중재는 그 버스마스터가 사용권한을 얻을 때마다 발생하게 된다. 이러한 중재방법은 시간낭비이며, 시스템 성능저하를 야기하게 된다. 낭비된 시간의 총계는 특히 하나의 특정한 버스마스터가 매우 빈번하게 데이터를 혼자 사용할 때 증가하게 된다.
상술한 바와 같이, 종래의 통신시스템에 있어서는 다양한 문제점들이 발생하게 된다.
본 발명은 상기 (a) 내지 (e)에서 기술한 문제점을 해결함을 의도한 것이다. 따라서, 본 발명의 목적은 2중-잉여 버스의 상태를 인식하지 않고 통신이 수행되며; 버스이외의 영역에서의 데이터의 집적도가 시험될 수 있으며; 고속, 고신뢰도의 통신이 달성될 수 있는 통신시스템및 통신제어방법을 제공함에 있다.
도 1 은 종래의 통신시스템의 예의 모식적 구성도.
도 2 는 도 1 에 나타낸 버스의 등가회로도.
도 3 은 B 점에서 본 신호의 파형도.
도 4 는 표준 통신시스템의 모식도.
도 5 는 종래의 통신시스템의 구성예를 나타낸 도면.
도 6 은 도 5 에 나타낸 종래의 통신시스템의 예에 있어서의 작용을 나타내는 도면.
도 7 은 본 발명의 일 실시예의 구성을 나타내는 도면.
도 8 은 도 7 에 나타낸 통신절차 제어유니트의 작용을 나타내는 도면
도 9 는 도 7 에 나타낸 통신절차 제어유니트의 작용을 나타내는 또 다른 도면.
도 10 은 본 발명의 다른 실시예의 구성을 나타내는 도면.
도 11 은 D 점에서 본 신호의 파형도.
도 12 는 도 10 에서 나타낸 버스의 구성의 일실시예를 나타내는 도면.
도 13 은 본 발명의 또 다른 실시예의 구성을 나타내는 도면.
도 14 는 도 13 에 나타낸 송신기회로의 구성의 일 실시예를 나타내는 도면.
도 15 는 코딩용 변환표의 일예를 나타내는 도면.
도 16 은 도 13 에 나타낸 수신기회로의 구성의 일예를 나타내는 도면.
도 17 은 본 발명의 또 다른 실시예의 구성을 나타내는 도면.
도 18 은 도 17 에 나타낸 일 실시예에서 사용된 신호의 타이밍도를 나타내는 도면.
도 19 는 본 발명의 또 다른 실시예의 구성을 나타내는 도면.
도 20 은 도 19 의 실시예의 요부 구성을 나타내는 도면.
도 21 은 도 19 의 실시예의 작용을 나타내는 도면이다.
<도면의 주요부분에 대한 부호의 설명>
31 : 버스마스터 32 : 마스터 스테이션
42 : 데이터버스 43 : 중재버스
44 : 슬레이브 46 : 모니터
47 : 중재기 48 : 버스마스터
60 : 버스 61 : 프린트 배선기판
100 : 마스터 스테이션 110 : 프로세서
120 : 시퀀서 121 : 통신유니트
122 : 통신절차 제어유니트 123 : 호출표시기
131,132 : 버스 인터페이스 151,152 : 버스
161,162 : 릴레이장치 171,172 : 버스
200 : 전송선 500 : 슬레이브 스테이션
510 : 종속유니트 520 : 시퀀서
521 : 통신유니트 522 : 통신절차 제어유니트
531,532 : 버스 인터페이스 601 : 제어신호버스
602 : 데이터버스 711 : 송신기회로
712 : 논리부 713 : 엔코더
714 : 드라이버 IC 721 : 수신기회로
901,902,903 : 래치회로 911,912,913 : 멀티플렉서
921,922,923 : 플립-플롭
상기 목적을 달성하기 위하여, 본 발명은, 마스터 스테이션 및 슬레이브 스테이션이 2개의 잉여 버스를 사용하여 접속되어 있으며, 이들 스테이션 사이의 통신이 제어되는 통신시스템에 있어서, 마스터 스테이션으로부터의 내용과 동일한 내용을 가지는 코맨드 프레임을 양쪽 잉여 버스로 동시에 보내기 위한 통신유니트; 및 2개의 잉여 버스를 통하여 슬레이브 스테이션에 의하여 수신된 2개의 코맨드 프레임의 사용사이의 일치를 검증하고, 검증의 결과에 따라서 처리들중으로 부터 선택하는 통신 절차 제어유니트를 가지는 것을 특징으로 하는 통신시스템을 제공한다.
(실시예)
제 1 실시예
도 7 은 본 발명의 일 실시예의 구성을 나타내는 도면이다.
도 7 에 있어서, 2개의 잉여 버스(151)및 (152)는 마스터 스테이션(100)에 접속된다. 버스(151)및 (152)는 각각 릴레이장치(161)및 (162)를 통하여 2개의 잉여 버스(171)및 (172)에 접속된다. 릴레이장치(161)및 (162)는 예를 들면 브리지 또는 리피터(repeater)이다.
릴레이장치(161)및 (162)는 본 실시예에서 배제될 수도 있다. 이 경우에 버스(151)및 (152)는 버스(171)및 (172)와 동일하다. 마스터 스테이션(100)에 있어서, 프로세서(110)는 마스터 스테이션을 전체적으로 제어한다. 시퀀서(120)는 버스 인터페이스(131)및 (132)를 통하여 버스(151)및 (152)에 접속된다. 시퀀서(120)에는 통신유니트(121), 통신절차 제어유니트(122)및 호출표시기(123)가 마련되며, 이하 그의 작용을 기술한다.
슬레이브 스테이션(500)에 있어서, 종속유니트(510)는 마스터 스테이션(100)의 명령및 제어하에 작동하는 장치이며, 도 7 에 나타낸 실시예에서 메모리이다. 시퀀서(520)는 버스 인터페이스(531)및 (532)를 통하여 버스(171)및 (172)에 접속된다. 시퀀서(520)에는 통신유니트(521)및 통신절차 제어유니트(522)가 마련되어 있으며, 그의 작용은 후술한다.
도 7 에서의 통신제어 시스템의 작용에 대하여 설명한다.
시퀀서(120)내의 통신유니트(121)는 버스(151)및 (152)와 동일한 내용을 가지는 2개의 코맨드 프레임을 동시에 발송한다. 코맨드 프레임은 부가된 테스트 비트를 포함한다. 전송된 코맨드 프레임은 버스(151)및 (152), 릴레이장치(161)및 (162), 또한 버스(171)및 (172)를 거쳐서 슬레이브 스테이션(500)에 도달한다. 슬레이브 스테이션(500)에서, 통신유니트(521)는 코맨드 프레임을 수신한다. 그리고, 통신절차 제어유니트(522)는 수신된 코맨드 프레임을 처리한다.
도 8 은 통신절차 제어유니트(522)의 작용을 나타내는 도면이다.
통신절차 제어유니트(522)는, 슬레이브 스테이션이 버스(171)및 (172)를 통하여 수신한 2개의 코맨드 프레임의 내용에 대하여 점검비트를 사용하여 유효한 데이터 전송의 시험을 수행하고, 2개의 코맨드 프레임의 내용이 서로 맞는가를 심사한다. 그리고 통신절차 제어유니트는 그 시험 및 심사의 결과에 의거하여 이하에서 기술하는 절차를 수행한다. 수신된 내용은 예컨대 순환잉여점검 (cyclicredundancy check)의 수단에 의해 오류가 점검된다.
〔1〕 만약 점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 양쪽 버스를 통하여 수신되고, 수신된 2개의 코맨드 프레임의 내용이 일치하면, 통신절차 제어유니트는 코맨드에 의하여 지시된 바에 따라 행동하고, 양쪽 버스와 동일한 내용을 가지는 정상-종료 응답을 리턴한다.
〔2〕 만약 점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 어느 한쪽 버스를 통하여 수신되면, 통신절차 제어유니트는 코맨드에 의하여 지시된 바에 따라 행동하고, 코맨드 프레임을 수신한 버스에 대하여만 정상-종료 응답을 리턴한다.
〔3〕만약 점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 양쪽버스를 통하여 수신되었으나, 수신된 2개의 프레임의 내용이 일치하지 않으면, 통신절차 제어유니트는 코맨드의 내용을 무시하고, 동일한 내용을 가지는 비정상-종료 응답을 양쪽 버스로 리턴한다.
〔4〕만약 점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 어느 쪽의 버스를 통하여도 수신되지 않으면, 통신절차 제어유니트는 어떠한 응답도 양쪽 버스의 어느 쪽으로도 리턴하지 않는다.
이러한 절차에 있어서, "점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 수신되었다"는 것은 그 코맨드가 수신되었고 점검비트를 사용한 심사의 결과가 정상이라는 것을 의미한다.
또한, 통신유니트(521)는 통신절차 제어유니트(522)로부터 수신된 응답프레임을 버스(171)및 (172)로 보낸다. 통신유니트는 이들을 보내기 전에 응답프레임에 점검비트를 부가한다.
마스터 스테이션(100)에서, 통신절차 제어유니트(122)는 슬레이브 스테이션 (500)으로부터의 응답을 감시한다.
도 9 는 통신절차 제어유니트(122)의 작용을 나타내는 도면이다.
통신절차 제어유니트(122)는 슬레이브 스테이션(500)으로부터의 응답을 감시하고, 감시의 결과에 따라서 이하의 절차를 수행한다.
〔1〕만약 점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 양쪽 버스를 통하여 수신되고, 내용이 일치하는 정상-종료응답이면, 통신절차 제어유니트는 프로세서(110)에 억세스의 정상종료를 알린다.
〔2〕만약 점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 어느 한쪽의 버스를 통하여 수신되고, 그것이 정상-종료 응답이면, 통신절차 제어유니트는 프로세서(110)에 억세스의 정상종료를 알린다.
〔3〕만약 점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 양쪽 버스를 통하여 수신되었으나 수신된 2개의 응답프레임의 내용이 일치하지 않거나; 또는 점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 양쪽 버스를 통하여 수신되고, 이들의 내용이 일치하는 비정상-종료 응답이거나; 또는 점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 어느 한쪽의 버스를 통하여 수신되고 비정상-종료 응답이면; 통신절차 제어유니트는 프로세서(110)로 억세스의 비정상종료를 알린다.
〔4〕만약 점검비트의 수단에 의하여 정상으로 판단된 코맨드 프레임이 어느쪽의 버스를 통하여도 수신되지 않으면, 통신절차 제어유니트는 프로세서(110)에억세스의 비정상 종료를 알린다.
호출표시기(123)는 슬레이브 스테이션의 억세스로서 상술한 경우 〔1〕내지〔4〕중의 어느 것이 되었는지를, 종료전에 프로세서(110)로 알린다.
통신절차 제어유니트(122)는 "버스(171)의 상태, 버스(172)의 상태및 수신된 내용의 일치"를 표시하는 상태 플래그를 설정한다. 프로세서(110)는 버스의 상태를 진단할 때, 상태플래그를 점검한다.
제 1 실시예에 의하여 제공되는 장점은 다음과 같다:
〔1〕2중-잉여 버스의 제어로부터 별도의 데이터교환이 가능하다. 결과적으로 마스터 스테이션내의 프로세서가 정상 억세스시에 2중-잉여 버스의 상태를 인지하도록 할 필요가 없이 마스터및 슬레이브 스테이션사이에서 데이터 교환이 행해질 수 있다.
〔2〕마스터스테이션이나 또는 슬레이브 스테이션에서 프레임들이 양쪽 버스를 통하여 수신되고, 양 프레임이 점검비트를 사용한 심사에 의하여 정상으로 판명되었을 때, 그들의 내용이 일치하지 않으면 프레임들은 비정상으로 판단된다. 이러한 심사방법은 점검비트를 사용하여 오류가 검출되지 않은 버스 인터페이스및 브리지와 같은 기능요소에서의 프레임의 수신내용의 집적도를 점검하는 것이 가능하도록 한다.
제 2 실시예
도 10 은 본 발명의 다른 실시예의 구성을 나타내는 도면이다.
도 10 에 있어서, 다수개의 유니트(71) 내지 (7n)가 통신분기선의 구성으로 버스(60)에 접속된다.
버스(60)의 선길이는 이하의 조건식을 만족한다.
(버스(60)상의 전송신호의 천이시간)≤(전송신호가 최단통신경로를 통한 2개의 유니트사이를 왕복하는데 필요한 시간)
버스(60)의 일예로는 백플레인 버스가 있다.
도 10 에서, 만약 예를 들어 신호가 유니트(71)로부터 유니트(72)로 보내지면, 반사된 신호는 유니트(72)내지 (7n)의 접속부에서 생성된다.
도 11 은 D 점에서 본 파형을 나타낸다. D 점에서, 유니트(72)에 의하여 수신된 신호는 다른 유니트(73) 내지 (7n)에 의하여 반사된 신호가 D 점에 도달하기 전에 하이-레벨로부터 로우-레벨로 바뀐다. 결과적으로, 도면에 나타낸 바와 같이, 유니트(73) 내지 (7n)에 의하여 반사된 신호는 유니트(72)에 의하여 수신된 신호의 천이와 결코 일치되지 않으며 상호간에 독립적으로 된다. 이는, 중첩된 반사신호의 진폭이 로우-레벨 상태의 역치와 교차하지 않는 것을 의미하며, 따라서 수신유니트(72)는 오동작을 일으키지 않는다.
도 12 는 버스(60)의 구성의 일예를 나타내는 도면이다.
도 12 에 나타낸 바와 같이, 버스(60)는 프린트 배선기판(61)상의 지그재그형 배선패턴으로 구성되어 있다.
본 발명의 제 2 실시예에 따르면, 버스상의 전송신호의 천이시간이 그 전송신호가 어떠한 2개의 유니트사이에서 왕복하는데 필요한 시간보다 짧게 되도록 버스(60)의 선길이가 정해진다. 결과적으로, 어떠한 수신유니트에서의 신호의 천이시간도, 다른 유니트에 의하여 반사된 신호가 수신유니트에 도달하기 전에 통과한다. 반사된 신호는 상호간에 독립적이며, 따라서 수신유니트의 오동작을 방지한다. 이는, 버스상에서 발생하는 어떠한 반사신호의 효과도 억제한다.
또한, 버스는 프린트 배선기판상의 지그재그형 배선패턴으로 구성되어 있으므로, 전체적인 버스의 선길이가 보드의 좁은 영역을 사용하여 효과적으로 증가될 수 있다.
제 3 실시예
도 13 은 본 발명의 또 다른 실시예의 구성을 나타내는 도면이다.
도 13 에 있어서, 버스(60)는 제어신호버스(601)및 데이터버스(602)로 구성된다.
유니트(71)에는 송신기회로(711)가 마련되어 있으며, 유니트(72)에는 수신기회로(721)가 마련되어 있다.
양 송신기회로(711)및 수신기회로(721)들은 하나의 단일유니트로 결합될 수도 있다.
도 14 는 송신기회로(711) 구성의 일예를 나타내는 도면이다.
도 14 에 있어서, 논리부(712)는 제어신호 CTL 및 데이터 D3-0 를 출력한다. 이들은 비트신호이다. 도면에 나타낸 실시예에서, 데이터 D3-0 는 4-비트 데이터이다.
엔코더(713)는 논리부(712)에 의하여 보내진 데이터를 고정된 수의 비트 1 들을 가지는 비트 신호로 부호화한다. 도면에서 나타낸 실시예에서, 4-비트 데이터인 데이터 D3-0 는 6-비트 데이터인 DATA5-0 로 부호화된다.
도 15 는 부호변화표의 예이다.
엔코더(713)는 이 표에 따라서 데이터 D3-0 를 데이터 DATA5-0 로 부호화한다. 데이터 DATA5-0 는 그 수가 2 또는 3 으로 고정된 비트 1 들을 포함한다.
도 14 로 돌아가서, 드라이버 IC (714)는 제어신호 CTL 및 데이터 DATA5-0 를 버스(60)로 출력한다.
이 때, 제어신호 CTL 내의 비트들의 상태가 정지(static)상태를 유지한 채로 데이터 D3-0 내의 비트들의 상태가 동시에 변화하더라도, 드라이버 IC(714)에 공급된 데이터 DATA5-0 내에 포함된 비트 1 들의 숫자는 2 또는 3 으로 고정된 채로 남아있다. 결과적으로, 접지 바운스의 효과가 억제되고 제어신호 CTL 의 정지비트들은 노이즈에 대하여 보호된다.
도 16 에 있어서, 수신기회로(722)는 버스(60)를 통하여 제어신호 CTL 및 데이터 DATA5-0 를 수신한다. 결과적으로, 송신기회로(711)에 의하여 전송된 데이터가 회복된다. 논리부(724)는 제어신호 CTL 및 데이터 D3-0 를 처리한다.
부호화 전후에 데이터내의 비트의 수및 부호화 후의 데이터내의 비트 1 들의 수는 상술한 것과는 다른 것일 수 있다. 본 발명의 제 3 실시예에서는, 전송데이터가 드라이버IC 에 공급되기 전에 고정된 수의 비트 1 들을 가지는 비트신호로 부호화된다. 결과적으로 접지바운스의 효과를 감소할 수 있다.
제 4 실시예
도 17 은 본 발명의 또 다른 실시예의 구성을 나타내는 도면이다.
도 17 에 있어서, 송신기회로(8)및 수신기회로(9)들은 전송선(200)에 접속된다. 도시된 실시예에 있어서, 설명의 편의상 한개의 송신기회로(8)및 수신기 회로(9) 만을 도시하였으나, 이들 회로의 수는 상술한 것에 한정하는 것이 아니다.
송신기회로(8)에 있어서, 송신기회로(81)는 데이터 DATA 를 전송선(200)으로 보낸다. 다중-스트로브 발생회로(82)는 전송선(200)상으로 상이한 스트로브 타이밍을 가지는 N 스트로브 신호(N 은 정수)를 발생한다. 도시된 실시예에 있어서, 다중-스트로브 발생회로는 3개의 스트로브 신호, 즉 S1, S2 및 S3 를 발생한다.
수신기회로(9)에는 스트로브 신호의 수와 같은 수의 래치회로가 마련된다. 도시된 실시예에 있어서는, 3개의 래치회로, 즉, 래치회로(901), (902) 및 (903)가 마련된다. 송신기회로(81)에 의하여 보내진 데이터는 래치회로(901), (902)및 (903)에 그 순서대로 연속하여 각각 S1, S2 및 S3 의 시간에 유지된다. 만약 N 스트로브 신호가 있으면, 수신기회로에는 그와 같은 수의 래치회로가 마련된다.
래치회로(901),(902)및 (903)의 출력은 멀티플렉서(911),(912)및 (913)로 공급된다.
플립-플롭(921),(922)및 (923)에는 멀티플렉서(911),(912)및 (913)의 선택된 출력이 각각 공급되고, 동시에 그들 자신의 출력을 멀티플렉서로 피드백한다.
멀티플렉서(93)는 멀티플렉서(921),(922)및 (923)의 출력중의 하나를 선택하여 출력한다. 이 출력은 동기화된 데이터로서 기능한다. 플립-플롭(94)은 통신의 시작점을 검출하기 위한 회로이며, 스트로브 신호 S1 의 상승끝단에 의하여 트리거되도록 설정된다. 플립-플롭(95)은 스트로브 신호 S1 를 수신기 클록 CLK 과 동기한다. 수신기 클록 CLK 은 데이터 DATA 의 전송률과 등가인 주파수를 가진다.
제어회로(96)는 멀티플렉서(911),(912)및 (913)의 스위칭을 제어하기 위하여 플립-플롭(95)의 출력및 수신기 클록 CLK을 수신하고 통신종료시에 플립-플롭(94)을 리셋트한다.
멀티플렉서(911),(912),(913)및 (93)과, 플립-플롭(921),(922),(923),(94)및 (95)과, 제어회로(96)는, 데이터 DATA 의 전송률과 등가인 주파수를 가지는 수신기 클록 CLK 을 사용하여 그 데이터를 수신기 클록에 동기하기 위하여 래치회로 (901),(902)및 (903)내에 유지된 데이터를 샘플링하는 샘플링회로를 구성한다.
도 17의 실시예의 동작을 이하에서 기술한다.
도 18 은 도 17 의 실시예에 대한 신호 타이밍도이다. 스트로브 신호로서, 본 실시예에는 3개의 신호, 즉 S1, S2 및 S3 가 마련되어 있다. 스트로브 신호는 어떠한 통신도 수행되지 않을 때에는 하이레벨에 있다. 스트로브 신호가 로우-레벨로부터 하이-레벨로 바뀌는 순간은 데이터가 스트로브되는 시간이다.
송신기회로(8)는 데이터 DATA 및 3개의 스트로브 신호, S1, S2 및 S3 를 구동하여, 데이터를 전송한다.
수신기회로(9)에 있어서, 래치회로(901),(902)및 (903)는 스트로브 신호 S1, S2 및 S3 의 타이밍에 데이터 DATA 를 유지한다.
도 18 에 나타낸 실시예에 있어서, 데이터 A, B 및 C 들은 래치회로(901), (902)및 (903)내에 유지된다. 래치회로(901),(902)및 (903)들은 스트로브 신호가 다음 상태 천이를 만들 때까지 동일한 데이터를 계속 유지한다. 예를 들어, 래치회로(901)는 데이터 A 를 유지하고, 스트로브 신호 S1 가 로우-레벨 상태로 변화할 때까지 계속 유지한다.
샘플링 회로는, 데이터를 수신기 클록 CLK 과 동기하기 위하여 데이터 DATA 의 데이터 전송률에 등가인 주파수를 가지는 수신기 클록 CLK 를 사용하여 래치회로(901),(902)및 (903)에 의하여 유지된 데이터를 샘플링한다. 비록, 수신기 클록 CLK 이 스트로브 신호 S1, S2 및 S3 와 동기되지 않더라도, 상술한 동기화는 데이터가 변하기 전에 수신기 클록 CLK 을 사용하여 래치회로(901),(902)및 (903)내에 유지된 데이터를 샘플링함으로써 달성될 수 있다. 예를 들어, 데이터 A 는 래치회로(901)가 그 데이터를 유지하면서 수신기 클록 CLK 를 사용하여 샘플링될 수 있다. 따라서 데이터 DATA 의 데이터 전송률에 등가인 주파수가 동기화를 달성하기 위한 수신기 클록 CLK 으로는 충분하다.
본 발명의 제 4 실시예의 장점은 다음과 같다.
〔1〕송신기회로는 N 개의 스트로브 신호를 순서대로 하나씩 사용하여 데이터를 보내야만 한다. 결과적으로, 송신기회로는 종래의 송신기회로에서와 마찬가지인 동일한 집적도를 실질적으로 달성할 수 있다.
〔2〕각 스트로브 신호의 작동시에 데이터를 유지하기 위하여 수신기회로에는 N 개의 스트로브 신호와 관련된 N 개의 래치회로가 마련된다. 따라서, 이들래치회로의 어느 것에 유지된 데이터는, 각 래치회로에 할당된 스트로브 신호가 다음 상태천이를 만들기 전까지는 변하지 않고 유지된다. 결과적으로, 래치회로내에 유지된 데이터를 샘플링하는데 사용된 수신기 클록은 송신기 클록과 위상이 다르며 동기화되지 않는다. 더우기, 데이터 송신률에 등가인 주파수이면 수신기 클록에 대하여 충분하다. 이러한 이유로, 본 발명은 스타트-정지 동기에 근거한 데이터 전송에 사용된 것과 같은 데이터 전송률보다 빠른 고속의 클록을 필요로 하지 않는다. 따라서, 수신기회로내에 마련된 클록의 주파수 이하로 전송률을 감소시킬 필요가 없으며, 고속 통신이 가능하다.
〔3〕수신기회로내에서 샘플링을 위한 플립-플롭및 제어회로는 전부 동일한 수신기회로로 작동하도록 설계된다. 즉, 수신기회로는 그들의 클록으로서 수신된 스트로브 신호를 사용함으로써 작동하는 제어회로 또는 FIFO 회로를 포함하지 않는다. 따라서, 전송선내의 용량부하 또는 노이즈의 효과에 기인하여 스트로브 신호의 파형이 왜곡되더라도 수신기회로가 오동작을 일으키기 않으며, 이는 일정한 신호전송을 보장한다.
상술한 바와 같이, 본 발명의 제 4 실시예에 따르면, 고속의 일정한 신호전송을 가능하게 한다.
제 5 실시예
도 19 는 본 발명의 다른 실시예의 구성을 나타내는 도면이다.
도 19 에 있어서, 버스마스터(31) 내지 (3n)에는 한쌍의 모니터(46)및 중재기(47)가 마련된다.
모니터(46)는 임의 버스(43)상의 신호를 감시한다.
중재기(47)는, 일단 데이터버스를 사용한다는 요청이 그 조정기가 속하는 버스마스터로부터 발해지면, 모니터(46)에 의한 감시의 결과에 따라서 다음의 처리를 수행한다.
〔1〕만약 데이터버스(42)를 사용하여 그 중재기가 속하는 버스마스터가 종료한 후에 중재버스(43)상에 아무런 중재도 수행되지 않으면, 중재기는 중재버스 (43)를 사용한 중재절차를 거치지 않고 데이터버스를 사용하는 권한을 획득한다.
〔2〕만약 데이터버스(42)를 사용하여 그 중재기가 속하는 버스마스터가 종료한 후에 중재버스(43)상에 중재가 수행되면, 중재기는 중재버스(43)를 사용하여 중재절차를 거친 후 데이터버스를 사용할 권한을 획득한다.
도 20 은 도 19 의 실시예의 요부를 나타내는 도면이다.
버스마스터(48)는 버스를 사용할 권한을 얻도록 요청하는 신호 BR 를 중재기(47)로 보낸다. 버스마스터가 권리의 획득을 알리기 위하여 신호 BG 를 수신하면, 데이터버스(42)를 사용하여 데이터를 전송한다.
중재버스(43)의 신호선은 REQ3 내지 REQ0 를 전송하며, 이들은 REQOUT 신호와 함께 버스마스터(30)에 의하여 만들어진 버스를 사용할 권리에 대한 요청을 나타낸다. 신호 REQ3 내지 REQ0 들은 버스마스터(30)로의 입력신호이며 REQOUT 신호는 버스마스터로부터의 출력신호이다. 신호 REQ3 내지 REQ0 들은 REQ0, REQ1 및 REQ3 의 순서로 우선권을 가진다. 신호선의 수는 상술한 수에 한정되지 않는다.
본 실시예에 있어서, 중재는 이하의 절차에 따라서 수행된다.
(A) 중립상태
만약 버스마스터(30)가 중립상태에 있으면, 그 버스마스터로부터 버스를 사용한다는 요청이 없다. 이 상태에서 데이터버스(42) 또는 출력 REQOUT 신호가 버스마스터(30)로부터 구동되지 않는다.
(B) 버스 요청의 전송
만약 버스 사용요청이 있으면, 버스마스터(30)는 중재버스(43)상의 신호 (REQ3) 내지 (REQ0)가 비활성인 것을 확인한 후, 지체없이 그 자신의 REQOUT 신호를 활성으로 한다.
(C) 버스요청해결 대기
REQOUT 신호를 보낸 후, 버스마스터(30)는 우선권의 순서를 찾아내기 위하여 그 자신의 REQOUT 신호와 중재버스(43)상의 신호 REQ3 내지 REQ0 의 각각을 비교하고, 이하의 절차를 행한다.
〔1〕만약 버스마스터(30)가 중재버스(43)상의 REQ3 내지 REQ0 중에서 그 자신의 REQOUT 신호보다 높은 우선권을 가지는 신호가 있는 것을 발견하면, 그의 REQOUT 신호를 일시적으로 철회하고 대기상태로 들어간다.
〔2〕만약 버스마스터(30)가 중재버스(43)상에 자신의 REQOUT 신호만이 있는 것을 발견하면, 그 조건이 계속되는 시간주기를 측정한다. 측정된 주기가 특정치에 도달하는 대로, 버스마스터는 데이터버스를 사용할 권한을 획득한다.
〔3〕만약 버스마스터(30)가 중재버스(43)상의 REQ3 내지 REQ0 중에서, 그자신의 REQOUT 신호보다 낮은 우선권을 가진 신호가 았는 것을 발견하면, 자신의 REQOUT 신호가 활성으로 유지되는 대기상태로 들어간다. 따라서 버스마스터(30)는 낮은 우선권을 가지는 신호가 없어질 때까지 대기한다. 그 신호가 없어지자마자 버스마스터(30)는 상술한 〔2〕에서 기술한 조건으로 복귀한다.
(D) 버스의 사용
일단 버스마스터가 데이터버스를 사용할 권한을 획득하면, 버스마스터(48)는 데이터버스(42)를 사용하여 데이터를 전송한다. 데이터버스(42)가 사용중에 있는 동안, 버스마스터(30)는 REQOUT 신호를 계속하여 출력한다. 데이터버스가 더이상 사용되지 않을 때, 버스마스터(30)는 데이터버스(42)를 해제하고 REQOUT 신호를 철회한다.
(E) 데이터버스 사용요청의 감시
계속하여, 모니터(46)는 중재버스(43)상의 신호 REQ3 내지 REQ0 를 감시한다. 만약 다른 버스마스터가 REQ3 내지 REQ0 신호중의 하나를 발생하면, 모니터 (46)는 자신의 버스마스터(30)를 중립상태로 한다. 이 경우에 REQ3 내지 REQ0 중의 한 신호가 버스마스터(30) 자신의 REQOUT 신호보다 낮은 우선권을 가지는 경우라도, 모니터(46)는 자신의 버스마스터(30)가 중립상태로 들어가도록 한다.
만약 버스사용 요청이 다른 버스마스터의 앞에서 버스마스터(30)자체로부터 발해지면, 버스마스터(30)는 버스를 다시 사용한다.
(F) 버스의 재사용
데이터버스(42)를 재사용할 때, 버스마스터(30)는 데이터버스 사용권한을 즉시 획득하기 위하여 REQOUT 신호를 활성화한다. 보다 상세하게는, 버스마스터는 중재버스(43)를 사용한 중재절차를 거치지 않고 권리를 즉시 획득한다. 이는 쓸데없는 중재시간을 절약한다. 버스마스터(30)가 데이터버스(42)의 사용을 종료하면, 데이터버스를 해제하고, 데이터버스 사용요청을 감시하기 위하여 REQOUT 신호를 철회힌다. 즉, 버스마스터는 상술한 (E)에서 기술한 상태로 이행한다.
도 21 은 도 19 의 실시예의 작용을 나타내는 도면이다.
도 21 의 실시예에 있어서, 마스터 스테이션(32)은 2회 연속 왕복에서 데이터버스(42)를 사용한다. 마스터 스테이션(32)이 데이터버스를 2번째 사용할 때, 다른 버스마스터에 의하여 데이터버스를 사용한다는 요청이 없을 때, 마스터 스테이션은 중재절차를 거치지 않고 데이터 버스를 사용할 권리를 즉시 획득한다.
제 5 실시예에 따르면, 어떠한 주어진 버스마스터도 중재버스를 사용하는 중재절차를 거치지 않고 데이터버스를 사용할 권리를 획득하도록 허가되며, 버스마스터가 데이터버스를 다시 사용하는 경우에는, 버스마스터가 데이터버스의 사용을 끝낸 후에 아무런 중재는 행해지지 않는다. 결과적으로, 중재시간의 낭비를 줄일 수 있고, 시스템 성능을 개선하는 것이 가능하다. 본 실시예의 장점은 특정한 버스마스터가 버스를 매우 자주 사용하는 경우에 특히 현저하다.
상술한 제 1 내지 제 5 실시예를 참조하여 기술한 바와 같이, 본 발명에 따르면, 2중-잉여 버스의 상태를 인식하지 아니하고 통신을 수행하고, 버스 이외의영역에서도 데이터의 집적도를 시험할 수 있으며, 고속이면서 고신뢰도의 통신을 가능케하는 통신시스템 및 통신 제어방법을 제공할 수 있다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 송신기 및 수신기회로가 버스를 형성하는 전송선에 접속되고, 데이터가 이들 회로사이에서 반송되는 통신시스템에 있어서,
    상기 송신기회로는 데이터를 송신하기 위한 송신기회로, 및 상이한 타이밍을 가지는 N 개의 스트로브 신호 (N 은 정수)를 발생하기 위한 멀티-스트로브 발생회로를 가지며;
    상기 수신기회로는 스트로브 신호, 즉 N 개의 스트로브신호수와 동일한 수이고 N 개의 스트로브 신호의 시점에서 상기 송신기회로에 의하여 보내진 데이터를 연속적으로 유지하는 래치회로, 및
    그 데이터를 클록에 동기시키기 위하여 데이터 송신률에 등가인 주파수를 가지는 수신기 클록을 사용하여 상기 래치회로에 의하여 유지된 데이터를 샘플링하는 샘플링회로를 가지는 통신시스템.
  13. 삭제
  14. 삭제
KR1019990006142A 1998-02-24 1999-02-24 통신시스템 및 통신제어방법 KR100361856B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP04234798A JP3552149B2 (ja) 1998-02-24 1998-02-24 通信制御装置及び通信制御方法
JP42347 1998-02-24
JP4313298A JPH11242652A (ja) 1998-02-25 1998-02-25 バス調停装置及びバス調停方法
JP43132 1998-02-25
JP04730998A JP3463212B2 (ja) 1998-02-27 1998-02-27 データ伝達装置
JP47309 1998-02-27

Publications (2)

Publication Number Publication Date
KR19990072903A KR19990072903A (ko) 1999-09-27
KR100361856B1 true KR100361856B1 (ko) 2002-11-23

Family

ID=27291171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990006142A KR100361856B1 (ko) 1998-02-24 1999-02-24 통신시스템 및 통신제어방법

Country Status (4)

Country Link
EP (1) EP1484870B1 (ko)
KR (1) KR100361856B1 (ko)
CN (1) CN1144132C (ko)
DE (1) DE69943322D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276470B1 (ko) * 2005-06-24 2013-06-19 슈나이더 일렉트릭 인더스트리스 에스에이에스 통신 버스 및 그 버스를 포함하는 전기 패널

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100375448C (zh) * 2005-11-04 2008-03-12 北京和利时系统工程股份有限公司 一种避免冗余主站对串行总线链路访问冲突的方法
CN100461145C (zh) * 2006-05-08 2009-02-11 中兴通讯股份有限公司 一种异步ahb互连矩阵接口装置
CN101943898B (zh) * 2008-09-11 2012-03-28 深圳市通业科技发展有限公司 车列实时控制系统
CN102098196B (zh) * 2010-12-10 2016-04-13 曙光信息产业(北京)有限公司 刀片服务器的数据传输方法
CN102654550A (zh) * 2011-07-18 2012-09-05 张滕飞 利用介质损耗变化测试电缆故障的方法
US20140297000A1 (en) * 2011-11-30 2014-10-02 Mitsubishi Electric Corporation Control system, control device, connecting line, and drive device
CN105045181A (zh) * 2015-07-24 2015-11-11 重庆川仪自动化股份有限公司 Pas100控制系统的总体冗余构架
CN106776436B (zh) * 2017-01-12 2019-11-26 烽火通信科技股份有限公司 一种适用于多点互联的高速串行总线的通信方法
CN108965119B (zh) * 2018-09-10 2021-05-25 杭州和利时自动化有限公司 一种智能网关
CN111510352B (zh) * 2020-04-15 2021-07-23 南京芯欣德科技有限公司 一种应用于大规模停车位管理的带轮询查障和心跳状态汇报的总线系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196936A (ja) * 1988-02-01 1989-08-08 Toshiba Corp バス型二重化伝送装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4569050A (en) * 1983-01-14 1986-02-04 Honeywell Inc. Data communication system with fixed weight error correction and detection code
US5359630A (en) * 1992-08-13 1994-10-25 Digital Equipment Corporation Method and apparatus for realignment of synchronous data
JPH0846648A (ja) * 1994-07-29 1996-02-16 Okuma Mach Works Ltd 通信装置
US5606317A (en) * 1994-12-09 1997-02-25 Lucent Technologies Inc. Bandwidth efficiency MBNB coding and decoding method and apparatus

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196936A (ja) * 1988-02-01 1989-08-08 Toshiba Corp バス型二重化伝送装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101276470B1 (ko) * 2005-06-24 2013-06-19 슈나이더 일렉트릭 인더스트리스 에스에이에스 통신 버스 및 그 버스를 포함하는 전기 패널

Also Published As

Publication number Publication date
EP1484870A2 (en) 2004-12-08
EP1484870A3 (en) 2008-08-27
CN1239789A (zh) 1999-12-29
CN1144132C (zh) 2004-03-31
DE69943322D1 (de) 2011-05-12
KR19990072903A (ko) 1999-09-27
EP1484870B1 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
US6973103B2 (en) Communication system and communication control method
US5349654A (en) Fault tolerant data exchange unit
JP2565631B2 (ja) データ・フレームの伝送方法及び伝送システム
US5987081A (en) Method and apparatus for a testable high frequency synchronizer
KR100361856B1 (ko) 통신시스템 및 통신제어방법
EP0480596A2 (en) Circuit and method for determining the duration of the time interval between two signals
US5455831A (en) Frame group transmission and reception for parallel/serial buses
EP1606713A2 (en) A high performance serial bus testing methodology
US6636100B1 (en) Can controller and one-chip computer having a built-in can controller
US4823347A (en) Deferred parity checking of control signals across a bidirectional data transmission interface
CN113906393A (zh) 在具有serdes功能的多管芯封装内部执行扫描数据传送
US10127176B2 (en) Receiver architecture
US6961691B1 (en) Non-synchronized multiplex data transport across synchronous systems
US6665807B1 (en) Information processing apparatus
EP1293790B1 (en) Scan test apparatus using oversampling for synchronisation
US5502720A (en) Packet collecting circuit in data-flow type system
EP0110104B1 (en) Edge-triggered latch circuit
KR930001589B1 (ko) 고속동기식 데이타 전송 시스템 및 그 전송방법
JP2001060977A (ja) 伝送システム
US5058143A (en) Digital communications systems
US20230055859A1 (en) Low Clock Rate MIL-STD-1553B Decoder for Field Programmable Gate Arrays
JPH01137353A (ja) インタフエース回路
Ahmad et al. FPGA based real time implementation scheme for ARINC 659 backplane data bus
KR920000701Y1 (ko) 자기고장 진단기능을 구비한 인터페이스장치
WO1982001607A1 (en) Data communication bus structure

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091022

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee