JPH0150940B2 - - Google Patents

Description

請求の範囲 １ データ処理システムにおいて複数のデバイス
がメツセージ、ポール信号およびビツド信号を互
いに送出するバスを駆動する方法であつて、 最終メツセージを受けたデバイスから、そのメ
ツセージを誤りのない状態で受けた場合、その受
けたメツセージに対し即時応答して前記デバイス
のすべてに対し前記バス上にポール信号を送信す
るステツプ、 前記デバイスのすべてに対して、送出すべきメ
ツセージを有するデバイスの各々から前記バス上
に優先順位のつけられたビツド信号を送出して前
記ポール信号にすぐに応答し、かつ前記ポール信
号に対する別の即時応答として最終メツセージを
前記バス上に送出したデバイスにおける指示器を
セツトし、それが送出したメツセージは誤りのな
い状態で受けられかつ放棄することができること
を示すステツプ、 前記ビツド信号の転送の直後に、最も高い優先
順位を有するビツド信号を送出したデバイスから
前記バス上に選択可能なデバイスに対するメツセ
ージを送出するステツプ、 メツセージがエラーのない状態で受信され続け
る限り、前記メツセージ、ポール信号およびビツ
ド信号が互いに異なるデバイスから前記バス上に
反復する３つの信号周期で互いにすぐに引き続い
て送出されるように前記ステツプを繰返し行なう
ステツプを備える、データ処理システムにおける
バス駆動方法。

２ 前記最終メツセージが誤りを有して受信され
た場合、前記ポール信号を送信する代わりに、前
記最終メツセージを受信したことに対する即時応
答として前記最終メツセージを送出したデバイス
に対して前記最終メツセージを受信したデバイス
から前記バス上へメツセージを送出するステツプ
をさらに備える、特許請求の範囲第１項記載のデ
ータ処理システムにおけるバス駆動方法。

３ 前記バスにおける第１の組の信号線上に前記
ポール信号を送信するステツプ、 前記バス上の第２の組の信号線に含まれる、各
デバイスに対し互いに異なる信号線上に前記優先
順位の付けられたビツド信号を送信するステツ
プ、および 前記第１および第２の組両者の信号線上に前記
メツセージを送出するステツプをさらに含む、特
許請求の範囲第１項記載のデータ処理システムに
おけるバス駆動方法。

４ 前記バス上に電圧レベルを形成し、前記メツ
セージ、ポール信号およびビツド信号を表現する
ステツプをさらに含む、特許請求の範囲第１項記
載のデータ処理システムにおけるバス駆動方法。

５ 前記バス上に電流レベルを形成し、前記メツ
セージ、前記ポール信号およびビツド信号を表現
するステツプをさらに含む、特許請求の範囲第１
項記載のデータ処理システムにおけるバス駆動方
法。

６ データ処理システムにおいて複数のデバイス
がメツセージ、ポール信号およびビツド信号を互
いに送信するバスを駆動する方法であつて、最終
メツセージを受けたデバイスが、そのメツセージ
が誤りのない状態で受けられた場合にはそのメツ
セージの受信に対する即時応答として前記バス上
にポール信号を前記デバイスのすべてに対して送
信するステツプ、 前記ポール信号に対する即時応答として送出す
べきメツセージを有する各デバイスから前記バス
上に前記デバイスのすべてに対する優先順位のつ
けられたビツド信号を送出し、かつ前記最終メツ
セージを前記バスに送出したデバイスにおいて前
記ポール信号に対する別の即時応答としてそのメ
ツセージを放棄するステツプ、 該ビツド信号転送の直後に最も優先順位の高い
ビツド信号を送出したデバイスから前記バス上に
選択可能なデバイスに対しメツセージを送出する
ステツプ、および メツセージが誤りを含んで受けられるようにな
るまで、前記バス上に何の他の干渉信号をも表示
させることなく周期的な態様で送信、伝送、放棄
および送出の上記３つのステツプを繰返すステツ
プを含む、データ処理システムにおけるバス駆動
方法。

明細書 この発明は時分割バスを介して相互にメツセー
ジを送信する複数のデバイスを含むデイジタルデ
ータ処理システムに関する。システムの各デバイ
スはいかなる形式のデイジタル装置であつてもよ
い。たとえば、或るデバイスはデイジタルプロセ
ツサであり、別のデバイスはデイスクであり、ま
た別のデバイスはプリンタであるという具合であ
る。

このような先行技術のデイジタル処理システム
の１つは、NCRで用いられ、第１Ａ図に示され
る。そこでは、複数のデバイスが参照番号10―１
ないし10―Ｎで示され、それらがメツセージを送
信する時分割バスが参照番号１１によつて示され
る。バス１１のすべてのメツセージ転送はライン
１３上のバス制御装置１２によつて発生される固
定周波数クロツク信号によつて同期がとられる。

制御装置１２はまた、デバイスがバス１１を介
してメツセージを送信する優先順位を決める。そ
のため、制御装置１２は別の制御ライン１４―１
ないし１４―Ｎを介して各デバイスから「要求」
信号を受信し、「要求承諾」信号を別の制御ライ
ン１５―１ないし１５―Ｎを介して各デバイスに
返送する。これらの制御ラインはデバイスにより
時分割使用されてはいない。

また、制御装置１２はパリテイエラーが生じた
か否かを決定するためにバス１１上のすべてのメ
ツセージをモニタする。もしエラーが生じたら、
制御装置１２はもう１つ別の制御ライン１６によ
つて誤りメツセージを受信したデバイスに信号を
送る。

第１Ａ図のシステムの好ましくない点は、もし
デバイスが応答メツセージを送信することを要求
するメツセージを受信したとき、応答メツセージ
が速に送信されないことである。その代わり、受
信デバイスはバスが使えるかどうか、まずバス制
御装置１２に“尋ね”なければならない。典型的
には、その受信デバイスが応答を送ることが許さ
れる前には、多くの他のデバイスがバスを介して
メツセージを伝送しているであろう。したがつ
て、バス１１によるデバイス間の通信はランダム
な非論理的順序で生じる。

第１Ａ図のシステムの別の好ましくない点は、
バス１１のオペレーシヨンのために非常に多くの
個別制御ラインが必要とされることである。これ
らは上述したライン１４―１ないし１４―Ｎ，１
５―１ないし１５―Ｎおよび１６である。この欠
点は大きなシステムにとつては極めて深刻であ
る。というのは、デバイスの数が増加するほど制
御ラインの数が増加するからである。

さらに、第１Ａ図のシステムはそのオペレーシ
ヨンがバス制御装置１２に総合的に依存する。す
なわち、制御装置１２の修理が必要なとき、シス
テムは全く働かなくなる。デバイス１０―１ない
し１０―Ｎが完全にオペレーシヨン状態であつた
としても、このようなことになる。

時分割バスを含む別の先行技術のデータ処理シ
ステムは第１Ｂ図に示される。このシステムは
IBMで利用される。そこでは、デバイスは参照
番号２０―１ないし２０―Ｎで示され、メツセー
ジが送信される時分割バスは参照番号２１で示さ
れる。すべてのメツセージの転送はデバイスの１
つとバス制御装置２２との間で生じ、それはまた
チヤンネルと称される。

動作において、バス制御装置２２は間隔をおい
たポーリングパルスを個別制御ライン２３に送信
する。各デバイスを直列的に通過するこれらのパ
ルスに対する経路は、第１Ｂ図の破線によつて示
される３本のジヤンパ線の設置により確立される
どのデバイスも、ライン２３上のポーリングパル
スを受信し、そのパルスがさらにラインを介して
伝送されるのを阻止し、かつ制御装置２２へメツ
セージが送出されるまでパルスを発生させるのを
停止させることを知らせるために別の制御ライン
２４上に信号を送出した後にのみメツセージを制
御装置２２へ伝達することができる各デバイスは
バス２１にメツセージを伝送するために、各ライ
ン２５―１ないし２５―Ｎに固有の非同期クロツ
ク信号を発生する。送信すべきメツセージを有し
ないデバイスは、単にライン２３のパルスが次の
デバイスに通過するのを許容するだけである。

一旦デバイスがバス２１の使用を獲得すると、
メツセージはそのデバイスからバス制御装置２２
に送信することができ、そして制御装置は直ちに
別のメツセージを同じデバイスに返送することに
より応答ことができる。しかし、そのチヤネル
は、第２のデバイスにメツセージを返送すること
によつて応答することはできないまた、或るデバ
イスは別のデバイスに直接メツセージを送信でき
ない。

IBMシステムは第１Ａ図のシステムが使用す
るよりも少ない制御ラインを使用する。しかしそ
うであるとはいえ、IBMシステムは末だにいく
つかの個別の制御ラインを必要とし、そしてその
オペレーシヨンは未だに個別バス制御装置に依存
する。さらに、第１Ｂ図の制御ラインの数の上述
の減少は単に優先順位を犠性にしてのみ得られて
おり、そのため、デバイスは非常に融通性のない
バスを得ることになる。その優先順位はバスにお
けるデバイスの位置によつて限定される。デバイ
ス２０―４は第１または最後の優先順位のどちら
かをもつことができ、デバイス２０―３は第１ま
たは第２または最後から２番目または最後の優先
順位を持つことができるだけである。

それゆえに、この発明の主たる目的は改良され
たデータ処理システムを提供することである。

この発明の他の目的は、どのような論理処理で
あつても割り込みなく、相互に会話が続行可能な
複数のデバイスを備えたデータ処理システムを提
供することである。

この発明の他の目的は、どのような個別バス制
御装置または個別制御ラインなしに複数のデイジ
タルデバイスが通信する時分割バスを有するデー
タ処理システムを提供することである。

この発明の他の目的は、時分割バスを介してメ
ツセージを伝送するための改良されたデイジタル
デバイスを提供することである。

さらにこの発明の他の目的は、時分割バスを介
して選択的にメツセージを受信するための改良さ
れたデイジタルデバイスを提供することである。

発明の概要 これらおよび他の目的は、第１および第２の組
の時分割ラインを有するバスに結合された複数の
デバイスを備えるデイジタルデータ処理システム
によつて、この発明に従つて達成される。

メツセージを伝送する各デバイスは、第２の組
のラインのポールコードを同報するモジユールの
いずれかに応答して、第１の組の１つのラインに
信号を送信することによつて、および第１の組の
すべてのラインの信号状態を検査することによつ
て、バスの使用を得るための１つの回路、前記バ
スが得られた後第１および第２のラインの組を介
して選択可能なモジユールにメツセージを送信す
るための別の回路、および選択可能なモジユール
がメツセージの送信に続いて第２のラインの組に
ポールコードを同報するか、またはモジユールの
別の１つに別のメツセージを送信するかを検出す
るための別の回路を含む。

また、メツセージを受信する各デバイスは、モ
ジユールの１つから第１および第２のラインの組
を介して選択的にメツセージを受信するための回
路、バスのモジユールに別のメツセージを送信す
るか、または第２のラインの組を介してすべての
モジユールにポールコードを同報するかどちらか
のための別の回路、および第１の組のいずれかの
ラインに信号を送信することによつてどのモジユ
ールがポールコードに応答しているかを検出する
ための回路を含む。

上記構成のため、会話はバスのいずれのデバイ
スの間においても妨害されない形式にできる。バ
スに対する入札が会話に加わる新しいデバイスが
要求される度ごとに必要とされることはない。な
ぜならば、メツセージを受信する最後のデバイス
は、応答時にメツセージ伝送に関し選択権を有す
るからである。

また、装置は個々のバス制御装置を要求しな
い。それに代えて、メツセージを受信する各デバ
イスは、ポールコードの送信元となることによつ
てバスの制御に対する責任を共有する。それゆ
え、システムの操作性を左右するバス制御装置は
存在しない。もし、或るデバイスが修理が必要な
らば、ラインから取外されるので、システムは少
ない容量でさらに動作する。

さらに、上述のシステムにおいては個別の制御
ラインは存在しない。すべてのラインは時分割共
有される。このことは、デバイスの間のラインの
総数を最小にし、そして価格を最小にする。同時
に、デバイスがバスの使用を得ることによる優先
順位の柔軟性が犠性にされない。

また、開示されたシステムにおけるメツセージ
の伝送は非常に効果的である。誤りのない伝送を
レポートするために個別のメツセージまたはライ
ンが必要とされない。これは、受信デバイスから
のポールコードを、メツセージがポーリング期間
に加えてエラーなしに受信されたという肯定応答
として解読するように、バスに最終のメツセージ
を伝送したデバイスを設計することにより達成さ
れる。代表的には、エラー（失敗、または例外）
はごくたまに生じ、それゆえ通常のメツセージを
肯定応答するバス時間を取ることによつてメツセ
ージのスループツトを劣化させないことが重要で
ある。

【図面の簡単な説明】

この発明の種々の特徴と利点とは図面を参照し
て行なう以下の詳細な説明により最もよく理解さ
れるであろう。第１Ａ図および第１Ｂ図は先行技
術のデータ処理システムのブロツク図である。第
２図はこの発明に従うデータ処理システムの構成
のブロツク図である。第３Ａ図および第３Ｂ図は
第２図のデータ処理システムのオペレーシヨンを
描いたタイミング図である。第４Ａ図および第４
Ｂ図は第２図のデータ処理システムにおけるメツ
セージを伝送するデバイスのその部分の詳細な論
理図である。第５Ａ図および第５Ｂ図は第２図の
データ処理システムのメツセージを受信するデバ
イスのその部分の詳細な論理図である。

詳細な説明 さて第２図を参照して、この発明に従つて構成
されたデータ処理システムの好ましい実施例の細
部が描かれている。この実施例は時分割バス３１
を介して相互に通信する複数のデバイス３０―１
ないし３０―Ｎを含む。各デバイスはデータプロ
セツサ、デイスク、プリンタのような任意の形式
のデイジタル装置である。バス３１のすべてのメ
ツセージはバス３１にメツセージを伝送するデバ
イスによりライン３２に発生されたクロツク信号
CKによつて周期がとられる。バス３１の使用を
獲得するための個別のバス制御装置または個別の
制御ラインはこのシステムには存在しない。

どのようにしてデバイスがバス３１の使用を
得、およびその上でメツセージを伝送するかを理
解するために、第３Ａ図および第３Ｂ図のタイミ
ング図を考えてみる。これらの図において、文字
ＡないしＧはそれぞれ或る特定の瞬間においてバ
ス３１に信号を発生しているデバイスを表わす。
また、信号Ｓ３１ａおよびＳ３１ｂは、バス３１
のライン３１Ａおよび３１Ｂのそれぞれの組に発
生される定常信号を示す。たとえば、或る瞬間ｔ
１において、デバイスＡはライン３２にクロツク
信号CKを発生しており、ライン３１Ａに定常信
号を発生している。しかるに、デバイスＢおよび
Ｃはリード３１Ｂに定常信号を発生している。

最初に、ｔ０の瞬間において、デバイスＡは他
のデバイスからバス３１を介してメツセージを丁
度受信したと仮定する。それが起こつたとき、デ
バイスＡはバスにさらに何らかの対話が要求され
るかどうかを規定するためにメツセージを検査す
る。たとえば、受信されたメツセージが保護領域
に書込む要求であつたなら、またはメツセージに
よつて受信側の入力バツフアが桁もれ等になつた
ならば、付加的な対話が必要とされる。もしさら
に対話が必要でないならば、そのときデバイスＡ
はライン３１Ａにコード＃１を生じさせかつ所定
の幅△ｔ１でライン３２にクロツク信号CKを生
じさせる責任を有する。

バス３１にメツセージを伝送することを要求す
るすべてのデバイスは、ライン３１Ｂのそれぞれ
対応のラインに定常信号を発生することによつ
て、コード＃１と信号CKの立上がりの同時発生
に応答しなければならない。これはデバイスＢお
よびＣの双方がライン３１Ｂに信号を発生してい
る瞬間ｔ１に生じるとして示されている。その
後、クロツク信号CKの接縁において、バスのす
べてのデバイスはライン３１Ｂの信号の状態を検
査する。この後縁は瞬間ｔ２に生じるとして示さ
れている。

もし定常信号がライン３１Ｂのいずれかにいず
れかのデバイスによつて発生されるとすれば、デ
バイスＡはクロツク信号CKの発生を停止し、お
よびライン３１Ａにコード＃１の発生を停止す
る。また、ライン３１Ｂの１つに定常信号を生じ
たすべてのデバイスは、ライン３１Ｂの信号状態
を検査してそれらの内で、それらが最優先順位の
デバイスであるかどうかを決定する。最優先順位
のデバイスは、そのときバス３１を介してメツセ
ージを伝送しなければならない。

例示されているように、デバイスＢはデバイス
Ｃよりも優先的であると仮定する。描かれている
例示ではそれはデバイスＤに４ワードメツセージ
を送信することによつて応答する。信号Ｓ３１Ａ
はデバイスＢによつて順次コード＃２、コード
＃３、およびコード＃４としてエンコードされ、
各コードは、それぞれ多重ワードメツセージの第
１ワード、多重ワードメツセージの中間ワード、
および多重ワードメツセージの最終ワードが送ら
れていることを示すライン３１Ｂの信号の一部と
の組合わせにより、コード＃２はまた、どのデバ
イスがメツセージ受信することになるのかを示
す。

メツセージのすべてのワードは、瞬間ｔ４ない
しｔ６にデバイスＢによつて発生されるクロツク
信号CKの立上がりに同期されている。デバイス
Ｄが全体のメツセージを受信した後、さらに何か
の通信が要求されているかどうかを確定するため
にワードを検査する。それが適当であるときのも
う１つ別の例として、デバイスＢが順序に関係な
くメツセージのワードを送つた場合、すなわち、
第１ワードを送り、中間ワードを送り、第１ワー
ドを送つた場合であろう。もしさらに通信が必要
でないならば、そのときは、デバイスＤはライン
３１Ａにコード＃１を発生する責任を有し、同時
に幅△ｔ１のクロツク信号を発生する責任を有す
る。このクロツク信号は瞬間ｔ７で始まるように
示されている。

既にメツセージをデバイスＤに送つているデバ
イスＢは、そのライン上にデバイスＤがコード
＃１を発生しているか否かを決定するために、ま
たライン３１Ａを検査する責任を有する。このコ
ードはそのメツセージが受信され、それ以上の通
信は必要でない旨を暗に示すものとしてデバイス
Ｂによつて解読される。バス３１の他のすべての
デバイスおよびデバイスＢは、先に示したよう
に、またコード＃１に応答せねばならない。すな
わち、もしそれらがバス３１の使用をしたけれ
ば、ライン３１Ｂのそれぞれの１つに定常信号レ
ベルを発生しなければならないということであ
る。デバイスＣは、瞬間ｔ８にこれらのラインの
１つに定常信号を送信するとして示されている。

瞬間ｔ９に生じるとして示されているクロツク
信号CKの立上がりにおいて、デバイスＣおよび
Ｄの両方はライン３１Ｂの信号状態を検査する。
これらのラインの１つはその上に発生された定常
信号を有するので、デバイスＤはバス３１へのク
ロツク信号CKおよびコード＃１の伝送を終結す
る。また、デバイスＣはライン３１に定常信号を
送信する唯一のデバイスであるから、瞬間ｔ１０
において、描かれているようにメツセージの伝送
を始める。

デバイスＣは２ワードメツセージをデバイスＥ
に伝送するとして示されている。装置Ｃは、この
伝送を、ライン３１Ａへコード＃２およびコード
＃４を順次発生し、かつ瞬間ｔ１１と瞬間ｔ１２
とに同時に発生されるクロツク信号CKによつて
達成する。

さて、デバイスＥがデバイスＣへ単ワードメツ
セージで応答することを望むと仮定する。デバイ
スＥはライン３１Ａへのコード＃５の発生および
同時に発生されるクロツク信号CKによつてこれ
を行なう。これは、瞬間ｔ１３に描かれている。
デバイスＥはまた、ライン３１Ｂに付加的な信号
を発生し、それはデバイスＣのアドレスおよびデ
バイスＣに送られるメツセージの詳細を含む。

コード＃５のメツセージの受信に応答して、デ
バイスＣにバス３１の制御が与えられる。そして
それはさらにデバイスＥまたはバス３１の他のい
ずれかのデバイスと通信するか、またはライン３
１Ａへのコード＃１の同報によりバスを見放す責
任を有する。例示において、デバイスＣは瞬間ｔ
１４に後者のオプシヨンを達成する。

コード＃１を受信すると、バス３１により伝送
を行なう最後のデバイスであるデバイスＥは、再
びコード＃５メツセージが受信されそれ以上の対
話は不要であるということを暗に示すものとして
そのコードを解読する。また、バス３１のすべて
のデバイスは上述のようなボーリングコードとし
てコード＃１を解読する。

次に、瞬間ｔ１５において、デバイスＣはいず
れかのデバイスがライン３１Ｂに定常信号を発生
しているかどうかを決めるに、ライン３１Ｂの信
号状態を検査する。例示において、バス３１のど
のデバイスもその使用を要求していない。このよ
うな状態において、デバイスＣは別のポーリン
グ、期間を再発生させる責任を有する。これは瞬
間ｔ１６に開始されるとして示されている。

第２のポーリング期間に応答して、デバイスＣ
およびＦはライン３１Ｂにそれぞれの定常信号を
発生することによつて、バスの使用を要求する。
すなわち、コード＃１を発生するデバイスは、ラ
イン３１Ｂの１つに定常信号を発生することによ
つて、そのコードにも応答することができる。こ
れは瞬間ｔ１７において示されている。

その後クロツク信号CKの後縁、つまり瞬間ｔ
１８において、デバイスＣおよびＦの双方はライ
ン３１Ｂの信号状態を検査する。この例において
は、デバイスＦはデバイスＣより高い優先順位を
もつと仮定する。それゆえ、デバイスＣはバス３
１およびクロツクライン３２への信号の発生を終
了し、そしてデバイスＦはそのメツセージ伝送を
始める。

瞬間ｔ１９において、デバイスＦは１ワードメ
ツセージをデバイスＧに伝送するとして描かれて
いる。コード＃５は、再び１ワードメツセージを
意味するものとして解読される。その後、デバイ
スＦはバス３１およびクロツクライン３２への信
号送出を終了し、そして送信デバイスＧによつて
これらのラインに発生される応答をモニタする。
瞬間ｔ２０に生じるこの応答は、他のデバイスＨ
への１ワードメツセージとして描かれている。そ
してデバイスＨは上述のように、バスの制御を引
受ける。

上述のデータ処理システムの重要な特徴は、任
意の数のデバイス間の妨害のない会話がバスに生
じるようにすることができることである。バスに
対する送信権要求は、新しいデバイスが会話に加
わる度ごとには要求されない。これは最終メツセ
ージを受信しているデバイスにバスの制御を引受
けさせることによつて達成される。

上述のシステムの別の重要な特徴は、そのオペ
レーシヨンのために個別のバス制御装置が必要で
ないことである。それにかえ、システムの各デバ
イスはバスを使用するデバイスを決める責任を分
担する。したがつて、全体のシステムが働く前に
操作されるべき個々のバス制御装置はない。もし
或るデバイスの修理が必要ならば、それをバスか
ら外すことができる。そして、装置はなお減少さ
れた容量において動作する。

開示されたシステムはまたバスの使用を割当て
る個別の制御ラインを全く必要としない。すべて
のラインは時分割共有される。これはデバイスの
間のラインの総数を最小にし、配線を簡単にし、
そして価格を引下げる。さらに、これはデバイス
に割当てられるバスの優先順位の柔軟性を犠牲に
することなく達成される。

また、開示されたシステムにおいて、メツセー
ジ伝送は非常に効果的である。というのは、失敗
または例外のないメツセージがどのバス時間をも
消耗することなく肯定応答されるからである。こ
れは、ポーリング期間に加えて、エラーのない肯
定応答として受信デバイスからのポールコードを
解読するようにバス３１に最終メツセージを伝送
するデバイスを設計することにより達成される。
代表的には、失敗または例外が生じるのはごく稀
であり、それゆえ一般的メツセージに肯定応答す
るためにバス時間を取ることによつてメツセージ
スループツトを劣化させないことが重要である。

さて、第４Ａ，第４Ｂ，第５Ａ，および第５Ｂ
図の論理回路を考えてみる。第４Ａ図および第４
Ｂ図はデバイスがバス３１のメツセージを伝送す
ることができるようにする回路を示しており、一
方第５Ａ図および第５Ｂ図はデバイスがバス３１
からメツセージを受信することができるようにす
る回路を示す。デバイスがもしこれらすべての図
の論理回路を含むならば、バス３１でメツセージ
の伝送および受信ができる。

まず第４Ａ図を参照して、バス３１を使用する
要求はフリツプフロツプ４２にライン４１を介し
て負のパルスを送ることによりデバイスの内部で
発生される。この負のパルスはデバイス内の論理
回路４３によつて送られる。論理回路４３は単に
「ブラツクボツクス」として描かれているが、そ
の正確な構成はこの発明の目的に対し実際のとこ
ろ関連していない。その構成はデバイスがデイジ
タルコンピユータ、テープ、プリンタその他のい
ずれであるかによつて決められるであろうし、適
切な「ブラツクボツクス」は当該技術分野におけ
る当業者によつてたやすく構成される。

フリツプフロツプ４２がセツトされた後、第４
Ａ図の論理はライン３２のクロツク信号CKの立
上がりと同時にライン３１Ａのコード＃１を「捜
す」。そのため、ライン３１Ａの信号は受信機４
４の１組を介してパスされ、デコーダ４５でデコ
ードされ、そして「AND」ゲート４６に送られ
る。ゲート４６はフリツプフロツプ４２がセツト
状態で、ライン３１Ａに同時にコード＃１がある
とき、フリツプフロツプ４７に対するＪ入力信号
を発生する。フリツプフロツプ４７に対するクロ
ツク信号はライン３２のクロツク信号CKによつ
て与えられ、フリツプフロツプ４７はレシーバ４
８および１組のインバータ４９および５０を介し
て受信する。

フリツプフロツプ４７がセツトされると、複数
のANDゲート５１を能動化する。これら各AND
ゲートは、また論理回路４３から１組のライン５
２を介して信号が受信されるよう結合されてい
る。この回路はライン５２の選択可能な１つにの
みハイ論理信号を発生し、それゆえ対応する
ANDゲートだけがハイ出力信号を生じる。

ANDゲート５１の１つからのハイ出力信号は
送信機セツト５３の対応する送信機を使用可能に
する。次いで、使用可能な送信機はバスライン３
１Ｂの対応するラインにそのＤ入力の信号を再生
する。

ライン３１Ｂのいずれの信号もレシーバ５４の
１組を介して比較回路５５にパスされる。比較回
路５５はまたライン５２の１つのハイ信号を受信
する。もしライン５２の信号がこの特別のデバイ
スがライン３１Ｂの１つにまた信号を発生してい
る他のどのデバイスよりも大きな優先順位を持つ
ていると表示すると、そのとき比較回路５５はハ
イ出力信号をANDゲート５６に送る。

次いで、ゲート５６はフリツプフロツプ４２の
Ｋ入力にハイ信号を送る。フリツプフロツプ４２
はそれによつて、ライン３２のクロツク信号CK
の後縁でその信号に応答してリセツトされるであ
ろう。このフリツプフロツプ４２のリセツトは、
バス３１にメツセージを伝送する許可を与えるも
のとして論理回路４３によつて検知され解読され
る。

次に第４Ｂ図の論理を考える。バス３１による
メツセージの伝送は、論理回路４３がハイ信号を
リード６１によつて送信機６２の１組のＥ２使用
可能入力および前述した送信機５３に送る。送信
機６２は、ライン６３上に論理回路４３により発
生された信号と対応する信号をバスライン３１Ａ
に発生するようにされている。同様にして、バス
ライン３１Ｂに発生される信号は前述したライン
５２の組の論理回路４３によつて発生される信号
と対応する。

メツセージのすべてのクロツク信号は、最終ク
ロツク信号を除いて、リード６４によりORゲー
ト６５に送られるパルスにより発生される。ゲー
ト６４はバスクロツクライン３２をドライブする
送信機６６をドライブする。メツセージの最終ワ
ードのためのクロツク信号の発生のため、制御装
置４３は別のリード６７によりパルスを送る。

リード６７はインバータ７０に結合され、この
インバータ７０はフリツプフロツプ７１をトリガ
する。フリツプフロツプ７１はハイに結合された
Ｊ入力を有し、それゆえメツセージの最終ワード
を送信した後セツトになる。フリツプフロツプ７
１のＱ出力は、それぞれANDゲート７４および
７５を介して１対のフリツプフロツプ７２および
７３に結合する。これら２つのフリツプフロツプ
は受信デバイスによつてバスで送られる次のメツ
セージをモニタする。もし受信デバイスが第三者
にメツセージを送信するか、またはポールコード
を放送すれば、それによりフリツプフロツプ７２
はセツトし、他方、もし受信デバイスが送信デバ
イスにメツセージを戻せば、それによりフリツプ
フロツプ７３はセツトする。

フリツプフロツプ７２のセツトは、バスのトラ
ンザクシヨンが完全であるという意味として、論
理回路４３により解読される。他方、フリツプフ
ロツプ７３のセツトは、論理回路４３により、バ
ス３１の制御が再び与えられたことを意味するも
のと解読される。ライン７６は論理回路４３はフ
リツプフロツプ７２および７３の状態を検知でき
る手段を与える。そしてライン７７はそれらのフ
リツプフロツプは状態が検知された後リセツトさ
れることができる手段を与える。NORゲート７
８はフリツプフロツプ７２および７３の１つがセ
ツトされた後フリツプフロツプ７１を自動的にリ
セツトするための手段を備える。

次に、第５Ａ図の論理を考える。これは上述し
たようなバス３１から送られてくるメツセージの
受信を処理する。その論理は、受信機８２の１組
を介して受信される、バス３１Ｂの信号を記憶す
る先入れ先出し（FIFO）バツフア８１を含む。
それらの信号はリード８３のクロツク信号CKと
リード８４のハイ信号との同時的な発生にのみ応
答して、FIFO８１に記憶される。リード８３の
信号CKは単純にバスクロツクのための受信機８
５の出力である。これに対しリード８４の他の信
号は論理回路８６によつて発生される。

検知８６Ａは、バスライン３１Ａのコード＃２
とこの特定のデバイスに対応するデバイスアドレ
スの同時発生を検知する。デコーダ８７はそのデ
バイスアドレスを復号する。ANDゲート８６Ａ
の出力はまた、バスライン３１Ａのコード＃４お
よびクロツク信号CKの後縁の同時的な発生まで
セツトのままであるフリツプフロツプ８６ｂをセ
ツトする。フリツプフロツプ８６ｂは多重ワード
メツセージの第１ワードに続くすべてのワードの
ためにFIFO８１に使用可能信号を与える。また、
ANDゲート８６Ｃは単一ワードメツセージの受
信期間中にはFIFO８１に使用可能信号を与える。

論理回路４３が最終メツセージを受信したこと
を確認するために、フリツプフロツプ９１が備え
られる。フリツプフロツプ９１に対するＪ使用可
能信号はORゲート９２によつて発生される。そ
れは前述のANDゲート８６Ｃによつて発生され
た入力信号Ｓ８６ｃを有する。ORゲート９２へ
の第２の入力信号は、多重ワードメツセージの最
終ワードの受信を検知するANDゲート９３によ
つて発生される。

論理回路４３はリード９４のフリツプフロツプ
９１のセツト状態を検知し、その後リード９５に
パルスを発生させることによつてフリツプフロツ
プ９１をリセツトする。それによつてFIFO８１
からリード９６上へ与えられる信号ERの検出に
よつて全バツフアにメツセージがロードされてい
るかどうかを決定する。信号ERの状態によつて、
論理回路４３はバス３１を介して受信メツセージ
にどのように応答するかを決めることができる。

それに加え、回路４３はまたバス３１の応答の
発生に先立つて、FIFO８１から受信されたメツ
セージの部分またはすべてをアンロードしてもよ
い。FIFO８１からワードを取出すため、論理回
路４３は単にFIFO出力ライン９７をサンプルす
るだけであり、次に、FIFO出力ラインにメツセ
ージの次のワードを置くことをFIFOに知らせる
パルスをライン９８上に送る。このように、正当
なメツセージの順序および内容が検査される。

論理回路４３はバス３１の応答が何であるべき
かを決めた後、第５Ｂ図の論理が応答の実行に用
いられる。特に、バス３１のポーリング期間を開
始するため、論理回路４３はフリツプフロツプ１
０２をセツトするため、ライン１０１によつてパ
ルスを送る。フリツプフロツプ１０２はリード１
０３を介してバスライン３１Ａのための送信機１
０４の１組のＥ１使用可能入力に結合する。フリ
ツプフロツプ１０２はＥ１使用可能入力にハイ信
号を与えることにより、送信機１０４はバスライ
ン３１Ａにライン１０５の１組上のいかなる信号
も伝達する。それゆえポーリングオペレーシヨン
のため、論理回路４３はライン１０４にコード
＃１を発生する。

その後、論理回路４３はリード１０６にパルス
を送る。そのパルスはORゲート１０７を介して
ワンシヨツト１０８のようなパルス回路にパスす
る。そして、パルス回路１０８の出力はORゲー
ト１０９および送信機１１０を介してバスクロツ
ク信号を形成するためにパスする。ワンシヨツト
１０８は既に説明した第３Ａ図および第３Ｂ図の
タイミング図に関連した幅△ｔ１のクロツク信号
CKを発生する。

そしてクロツク信号CKは第５Ａ図の受信機８
５からインバータ１１１を介してフリツプフロツ
プ１０２および１１２のトリガ入力にパスする。
信号CKの後縁が生じたとき、バス３１のデバイ
スのいずれかがライン３１Ｂに定常信号を発生し
ているとすれば、フリツプフロツプ１０２はリセ
ツトする。これはフリツプフロツプ１０２のＫ入
力がANDゲート１１３の出力に結合されており、
このANDゲートの入力はデコーダ８８からのコ
ード＃１とデコーダ８７からの“ANY”信号で
あるからであり、“ANY”信号は、ライン３１
Ｂのいずれかに定常信号があるかどうかを示す。
フリツプフロツプ１０２のリセツトはポーリング
シーケンスを終了させる。

逆に、バス３１のどのデバイスもポーリングコ
ードに応答してリード３１Ｂに定常信号を発生さ
せなければ、フリツプフロツプ１０２はセツトさ
れたままであり、フリツプフロツプ１１２もまた
セツトである。これはフリツプフロツプ１１２の
Ｊ入力が、入力がコード＃１および「ANY」信
号反転であるANDゲート１１４によつて与えら
れるからである。フリツプフロツプ１１２は前述
したポーリング期間の間の△ｔ２の時間間隔を発
生するため、遅延ライン１１５を介してバスされ
るＱ出力を有する。そしてその時間間隔の後、遅
延ライン１１５からの信号はフリツプフロツプ１
１２をリセツトし、パルス回路１０８を再トリガ
し、新しいポーリング期間が開始する。

次に、受信デバイスがポーリングシーケンスを
開始させることによつて応答することを選ばず、
代わりに、バスに、デバイスに対する単一ワード
メツセージを送信して応答する状況を考える。こ
のような状態において、論理回路４３は、リード
１２０に送信機１０４および１２１を使用可能に
するハイ信号をセツトする。そして論理回路４３
はリード１０５にコードを発生し、受信デバイス
のアドレスすなわち、リード１２２によつて送ら
れるべきその他の情報を発生する。次に、論理回
路はバス３１のためにクロツク信号を発生させる
ため、ライン１２３にパルスを送る。これに代え
て、多重ワードメツセージが、最終ワードを除く
メツセージのすべてのワードに対し、リード１２
４にパルスを発生させることによりバス３１のい
ずれかのデバイスに送られ、かつメツセージの最
終ワードに対しリード１２３にパルスが発生され
るようにしてもよい。

この発明の好ましい実施例は、今や詳しく説明
された。しかしながら、これに加えこの発明の本
質および精神から離れることなく、これらの細部
は多くの変更と変化をすることができるであろ
う。それゆえ、この発明は前述の細部に限定せ
ず、添付した請求の範囲によつて規定すべきであ
る。