JPS58501557A - データ処理システムにおけるバスの駆動方法 - Google Patents

データ処理システムにおけるバスの駆動方法

Info

Publication number
JPS58501557A
JPS58501557A JP50310781A JP50310781A JPS58501557A JP S58501557 A JPS58501557 A JP S58501557A JP 50310781 A JP50310781 A JP 50310781A JP 50310781 A JP50310781 A JP 50310781A JP S58501557 A JPS58501557 A JP S58501557A
Authority
JP
Japan
Prior art keywords
bus
signal
line
messages
message
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP50310781A
Other languages
English (en)
Other versions
JPH0150940B2 (ja
Inventor
ポタシュ,ハナン
ゼンター メル
Original Assignee
バロース コーポレーション
バローズ・マシーンズ・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バロース コーポレーション, バローズ・マシーンズ・リミテッド filed Critical バロース コーポレーション
Publication of JPS58501557A publication Critical patent/JPS58501557A/ja
Publication of JPH0150940B2 publication Critical patent/JPH0150940B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/403Bus networks with centralised control, e.g. polling
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/36Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/378Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/40143Bus networks involving priority mechanisms
    • H04L12/4015Bus networks involving priority mechanisms by scheduling the transmission of messages at the communication node
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks
    • H04L12/407Bus networks with decentralised control
    • H04L12/417Bus networks with decentralised control with deterministic access, e.g. token passing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 m−々 −へ この発明は時分割バスを介して相互にメツセージを送信する複数のデバイスを含 むディジタルデータ処理システムに関する。システムの各デバイスはいかなる形 式のディジタル装置であってもよい、たとえば、成るデ1<イスはディジタルプ ロセッサであり、別のデバイスはディスクであり、また別のデバイスはプリンタ であるという具合である。
このような先行技術のディジタル処理システムの1つは、NCRで用いられ、第 1A図に示される。それは、複数のデバイスが参照番号10−1ないし10−N で示され、それらがメツセージを送信する時分割バスが参照番@11によって示 される。バス11のすべてのメツセージ転送はうイン13上のパス制御装置12 によって発生される固定周波数クロック信号によって同期される。
制御装置12はまた、デバイスがバス11を介して漬ツセージを送信する優先順 位を決める。そのため、制御装置12は別の制御ライン14−1ないし14−N を介−して各デバイスから「要求」信号を受信し、「要求承諾」信号を別の制御 ライン15−1ないし15−Nを介して各デバイスに返送する。これらの制御ラ インはデバイスによる時分割ではない。
また、制御装置12はパリティエラーが生じたか否かを決定するためにパス11 上のすべてのメツセージをモニタする。もしエラーが生じたら、IIJIIII I置12はもう1置割の制御ライン16によって誤りメツセージを受信したデバ イスに信号を送る。
第1A図のシステムの好ましくない点は、もしデバイスが応答メツセージを送信 するように要求するメツセージを受信したとき、応答メツセージが速に送信され ないことである。その代わり、受信デバイスはバスが使えるならば、まずバス制 御装置12に“鎖ま”なければならない、典型的には、多くの他のデバイスはバ スによってメツセージを伝送し、その後受信デバイスは応答を送ることが許され る。
しかしながら、バス11によるデバイス間の通信はランダムな非論理的順序で生 じる。
第1A図のシステムの別の好ましくない点は、バス11のオペレーションのため に非常に多くの個別制御ラインが要求されることである。これらは上述したうイ ン14−1ないし14−N、15−1ないし15−Nおよび16である。この欠 点は大きなシステムにとっては最も痛烈である。
というのは、デバイスの数が増加するほど制御ラインの数が増加するからである 。
さらに、第1A図のシステムはそのオペレージ腸ンがバス制御装置212に総合 的に依存する。すなわち、制−装置12の修理が必要なとき、システムは全く働 かなくなる。
デバイス14−1ないし14−Nが完全にオペレージジン状態であったとしても 、このようなことになる。
時分割バスを含む別の先行技術のデータ処理システムは第1B図に示される。こ のシステムはIBMで利用される。
それは、デバイスは参照番号20−1ないし20−Nで示され、メツセージが送 信される時分割バスは参照番@21で示さ、れる、すべてのメツセージの転送は デバイスの1つとバス制御ll装置22との閣で生じ、それはまたチャンネルと 称される。
動作において、バス制御a装置22は間隔をおいたポーリングパルスを個別制御 ライン23に送信する。各デバイスを介して連続的に通過するこれらのパルスの ための経路は第1B図の点線によって示される3本のジャンパ線の位置によって 達成される。どのデバイスもうイン23のポーリングパルスを受信した後にだけ 制御装置22にメツセージを伝送し、ラインからざらに送られてくるパルスを拒 否し、そしてメツセージが送信されるまでパルスの発生を停止するように制御装 w22に伝える別の制御ライン24に信号を送る。各デバイスはバス21にメツ セージを伝送するために、各ライン25−1ないし25−Nに固有の非同期クロ ック信号を発生する。送信すべきメツセージを有しないデバイスは、単にライン 23のパルスが次のデバイスに通過するのを許容する。
一旦デバイスがバス21の使用を獲得すると、メツセージはそのデバイスからバ ス制御装置22に送信することができ、そしてIIIIlll鋏胃は直ちに別の メツセージを同じデバイスに返送することができる。しかし、第2のデバイスに メツセージを返送することによってはチャンネルは応答できない。また、成るデ バイスは別のデバイスに直接メツセージを送信できない。
IBMシステムは第1A図のシステムが使用するよりも少ない制御ラインを使用 する。しかしそうであるとはいえ、IBMシステムは未だにある個別制御ライン を要求し、そしてそのオペレーションは未だに個別バス制御装置に依存する。さ らに、制御ライン1Bの上述の整理編集は単に優先順位を犠牲にして得られてお り、デバイスは非常に融通性のないバスを得る。その優先順位はバスにおけるデ バイスの位置によって限定される。デバイス20−4は第1または最後の優先順 位のどちらかをもつことができ、デバイス20−3は第1または第2または最後 から2番目または最後の優先順位をもつことができる。
それゆえに、この発明の主たる目的は改良されたデータ処理システムを提供する ことである。
この発明の他の目的は、どのような論理処理であっても割り込みなく、相互に会 話が続行可能な複数のデバイスを備えたデータ処理システムを提供することであ る。
この発明の他の目的は、どのような個別バス制御装置または個別制御ラインなし に複数のディジタルデバイスが通信する時分割バスを有するデータ処理システム を提供することである。
この発明の他の目的は、時分割バスを介してメツセージを伝送するための改良さ れたディジタルデバイスを提供することである。
さらにこの発明の他の目的は、時分割バスを介して選択的にメツセージを受信す るための改良されたディジタルデバイスを提供することである。
及U これらおよび他の目的は、第1および第2の組の時分割ラインを有するバスに結 合された複数のデバイスを備えるディジタルデータ処理システムによって、この 発明に従って達成される。
メツセージを伝送する各デバイスは、第2の組のラインのボールコードを同報す るモジュールのいずれかに応答して、第1の組の1つのラインに信号を送信する ことによって、および第1の組のすべてのラインの信号状態を検査することによ って、バスの使用を得るための1つの回路、前記バスが得られた後第1および第 2のラインの組を介して選択可能なモジュールにメツセージを送信するための別 の回路、および選択可能なモジュールがメツセージの送信に続いて第2のライン の組にボールコードを同報するか、またはモジュールの別の1つに別のメツセー ジを送信するかを検出するための別の回路を含む。
また、メツセージを受信−する各デバイスは、モジュールの1つから第1および 第2のラインの組を介して選択的にメツセージを受信するための回路、バスのモ ジュールに別のメツセージを送信するか、または第2のラインの組を介してすべ てのモジュールにボールコードを同報するかどちらかのための別の回路、および 第1の組のいずれかのラインの送信信号によっていずれかのモジュールがボール コードに応答するかどうかを検出するための回路を含む。
上記構成のため、会話はバスのいずれのデバイスの間においても妨害されない形 式にできる。バスのための要求は会話に加わる新しいデバイスが要求される度に 要求されることはない。というのは、メツセージを受信する@後のデバイスは応 答する伝送メツセージのオプションを有するからである。
また、装置は個々のバス制m装置を要求しない。それに代えて、メツセージを受 信する各デバイスは、ボールコードの放送器の状態によってバスの制御の責任を 分割する。
それゆえ、システムのオペレーションに依存したバス制−装置は存在しない、も し、成るデバイスが修理が必要ならば、ラインを取り去り、システムは少ない容 量でさらに動作する。
ざらに、上述のシステムにおいては個別の制御ラインは存在しない、すべてのラ インは時分割である。このことは、デバイスの閣のラインの総数を最小にし、そ して価格を最小にする。同時に、デバイスがバスの使用を得ることによる優先順 位の11!較性が犠牲にされない。
また、開示されたシステムにおけるメツセージの伝送は非常に効果的である。誤 りのない伝送をレポートするために個別のメツセージまたはラインが必要とされ ない。これは、メツセージがポーリング期間に加えてエラーなしに受信されたと いう肯定応答として受信デバイスからボールコードを解読するためのバスの最終 のメツセージを伝送した、デバイスを設計することにより達成される。代表的に は、エラー(失敗、または例外)はごくたまに失し、それゆえ通常のメツセージ を肯定応答するバス時間を取ることによってメツセージのスループットを劣化さ せないことがIi要である。
図面の簡単な説明 、この発明の種々の特徴と利点とは図面を参照して行なう以下の詳細な説明によ り最もよく理解されるであろう。
第1A図および第1B図は先行技術のデータ処理システムのブロック図である。
第2図はこの発明に従うデータ処理システムの構成のブロック図である。
第3A図および第3B図は第2図のデータ処理システムのオペレーションを描い たタイミング図である。
第4A図および第4B図は第2図のデータ処理システムにおけるメツセージを伝 送する一デバイスのその部分の詳細な論Wmである。
第5A図および第5B図は第2図のデータ処理システムのメツセージを受信する デバイスのその部分の詳細な論理図である。
罠IJ」し」 さて第2図を参照して、この発明に従って構成されたデータ処理システムの好ま しい実施例の細部が描かれている。
この実施例は時分割バス31を介して相互に通信する複数のデバイス30−1な いし30−Nを含む。各デバイスはデータプロセッサ、ディスク、プリンタのよ うな何らかの形式のディジタル@胃である。バス31のすべてのメツセージはバ ス31にメツセージを伝送するデバイスによりライン32に発生されたクロック 信@CKによって同期される。バス31の使用を遺戒するための個別のバス制w 装置または個別の制御ラインは装置には存在しない。
どのようにしてデバイスがバス31の使用を轡、およびその上でメツセージを伝 送するかを理解するために、第3AI!lおよび第3B図のタイミング図を考え てみる。これらの図において、文字AないしGはそれぞれ戚る特定の瞬間におけ るバス31にfIi号を生じるデバイスを表わす。また、(!i!831aおよ び831bは、バス31のライン31Aおよび31Bのそれぞれの組に発生され る定常信号を示す。
たとえば、成る瞬11!t 2において、デバイスAはライン32にクロック( !号CKを発生しており、ライン31Aに定常信号を発生している。しかるに、 デバイス8およびCはリード31Bに定常信号を発生している。
最初に、tlの瞬間において、デバイスAは他のデバイスからバス31を介して メツセージを丁度受信したと仮定する。それが起こったとき、デバイスAはバス にさらに何らかの対話が要求されるかどうかを規定するためにメンセージそ検査 する。たとえば、受信されたメツセージは保護@域に書込む要求であったなら、 味たはメツセージによって受信側の入力バッファが桁もれ等になったならば、付 加的な対話が必要とされる。もしさらに対話が必要でないならば、そのときデバ イスAはライン3’lAのコード#1を生じる責任を有し、所定の広さΔt1で ライン32にクロック、化jICKが生じる。
バス31のメツセージを伝送することを要求するすべてのデバイスは、コード# 1の発生と同時に応答しなければならず、かつライン31Bのそれぞれの1つに 定常信号を発生することによって信号CKの立上がりに応答しなければならない 。これはデバイスBおよびCの双方がライン31Bに信号を発生している1ll lt 2に生じるとして示きれている。その後、りOツクI@OKの後縁におい て、バスのすべてのデバイスはライン31Bの信号の状態を検査する。この後I lケ瞬111t3に生じるとして示されている。
もし定常a1@がライン3’lBのいずれかにいずれかのデバイスに専って発生 されるとすれば、デバイスAはクロック信@CKの発生を停止し、およびライン 31Aにコード#1の発生を停止する。また、ライン31Bの1つに定常a!号 を生じたすべてのデバイスは、ライン31Bの信号状態を検査してそれらの内で 、それらが最優先順位のデバイスであるかどうかを決定する。最優先順位のデバ イスは、そのときバス31を介してメツセージを伝送しなければならない。
例示されているように、デバイスBはデバイスCよりも優先的であると仮定する 。描かれている例示ではそれはデバイスDに4ワードメツセージを送信すること によって応答する。信号531Aはデバイス已によって順次コード#2、コード #3.およびコード#4としてエンコードされ、各コードはそれぞれ多重ワード メツセージの第1ワード、多重ワードメツセージの中間ワード、およ多重ワード メツセージの最終ワードとして送られている。ライン31Bの信号の部分的組合 せであるコード#2はまた、デバイスがメツセージを受信したことを示す。
メツセージのすべてのワードは、瞬11t4ないしt6にデバイス已によって発 生されるクロック信号GKの立上がりに同期されている。デバイスDが全体のメ ツセージを受信した俵、ざらに何かの通信が要求されているかどうかを確定する ためにワードを検査する。それが適当であるときのもう1つ別の例として、デバ イスBが順序に関係なくメツセージのワードを送った場合、すなわち、第1ワー ドを送り、中間ワードを送り、第1ワードを送った場合であろう、もしさらに過 信が必要でないならば、そのときは、デバイスDはライン31Aのコード#1を 発生する責任な有し、同時に幅Δt1のクロック信号を発生する責任を有する。
このクロック信号は瞬間t7の始まりとして示されている。
既にメツセージをデバイスDに送っているデバイスBはまたライン31Aを検査 する責任を有し、そのライン上にデバイスDがコード#1を発生しているか否か を決定する。
このコードはそのメツセージが受信され、それ以上の通信は必要でない旨の絶対 的な指示としてデバイス已によって解読される。バス31の他のすべてのデバイ スおよびデバイスBは1.先に示したように、またコード#1に応答せねばなら ない。すなわち、もしそれらがバス31の使用をしたければ、ライン31Bのそ れぞれの1つに定常信号レベルを発生しなければならないということである。デ バイスCは、瞬間t8にこれらのラインの1つに定常信号を送信するとして示さ れている。
クロック信号GKの立下がりにおいて、瞬11t9に生じるとして示されている 、デバイスCおよびDの両方はライン31Bの信号状態を検査する。これらのラ インの1つはその上に発生された定常信号を有するの1、デバイスDはバス31 のクロック信号GKおよびコード#1の伝送を終結する。また、−デバイスCは ライン31に代理の信号を送信する唯一のデバイスであるから、瞬間t10にお いて、描かれているようにメツセージの伝送を始める。
デバイスCは2ワードメツセージをデバイスEに伝送するとして示されている。
この伝送は順次発生されるライン31Aのコード#2およびコード#4と、瞬I IIt11と瞬間t12とに同時に発生されるクロック信号OKによって達成さ れる。
さて、デバイスEはデバイスCへの単ワードメツセージに応答するようにされて いると仮定する。デバイスEはライン31Aのコード#5の発生および同時に発 生されるクロック信号OKによってこれを行なう。これは、瞬lit 13に描 かれている。デバイスEはまた、ライン31Bに付加的な信号を発生し、それは デバイスCのアドレスおよびデバイスCに送られるメツセージの詳細を含む。
コード#5のメツセージの受信に応答して、デバイスCにバス31の制御が与え られる。そしてそれはさらにデバイスEまたはバス31の他のいかなるデバイス と通信する、またはうイン31Aの放送コード#1によりバスを見放す、責任を 有する。例示において、デバイスCは瞬間t14に優者のオプションを達成する 。
コード#1放送に応答して、バス31を伝送する最終のデバイスであるデバイス Eは、再びコード材5メツセージを受信し、それ以上の対話は不要であるという 指示のコードを解読する。また、バス31のすべてのデバイスは上述のようなポ ーリングコードとしてのコード#1を解読する。
次に、瞬11t15において、デバイスCはいずれかのデバイスがライン31B に定常信号を発生しているかどうかを決めるために、ライン31Bの信号状態を 検査する。例示において、バス31のどのデバイスもその使用を要求していない 。このような状態において、デバイスCは再発生するり1のポーリング期間の責 任を有する。これは瞬間t16に開始されるとして示されている。
第2のポーリング期間に応答して、デバイスCおよびFはライン31Bにそれぞ れの定常信号を発生することによって、バスの使用を要求する。すなわち、コー ド#1を発生するデバイスは、ライン31Bの1つに定常信号を発生することに よって、そのコードにも応答することができる。
これは瞬11t17において示されている。
その侵クロック信号GKの後縁、つまり瞬@t18において、デバイスCおよび Fの双方はライン31Bの信号状態を検査する。この例においては、デバイスF はデバイスCより高い優先順位をもつと仮定する。それゆえ、デバイスCはバス 31およびクロックライン32の信号の発生と結合し、そしてデバイスFはその メツセージ伝送を始める。
瞬間t19において、デバイスFは1ワードメツセージをデバイスGに伝送する として描かれている。コード#5は、再び1ワードメツセージの意味を解読する 。その後、デバイスFはバス31およびクロックライン32にその信号を結合し 、そして受信デバイスGによってこれらのラインに発生される応答をモニタする 。瞬間t20に生じるこの応答は、他のデバイスHへの1ワードメツセージとじ て描かれている。そしてデバイスHは上述のように、バスの制御を引受ける。
上述のデータ処理システムの重要な特徴は、妨害のない会話が多くのデバイスの 閣のバスに生じるようにできることである。バスのための送信権要求は、会話に 加わっている新しいデバイスには、いかなるときも要求されない。これはバスの 制御を引受ける最終メツセージを受信しているデバイスを有することによって達 成される。
上述のシステムの別の重要な特徴は、そのオペレーションのため記個別のパス制 御装置が必要でないことである。
それにかえ、システムの各デバイスはバスを使用するデバイスを決める責任を分 担する。したがって、全体のシステムが働く前に操作されるべき個々のバス制御 装置はない。
もし成るデバイスの修理が必要ならば、それをバスから外すことができる。そし て、装置はなお減少された容量において動作する。
開示されたシステムはまたバスの使用を割当てる個別の制御ラインを絶対的に要 求しない、すべてのラインは時分割である。これはデバイスの閣のラインの総数 を最小にし、配線を簡単にし、そして価格を引下げる。さらに、これはデバイス に割当てられるバスの優先順位の柔軟性を犠牲にすることなく達成される。
また、開示されたシステムにおいて、メツセージ伝送は非常に効果的である。と いうのは、失敗または例外のないメツセージがどのバス時間をも消耗することな く肯定応答されるからである。これは、ポーリング期間に加えてエラーのない肯 定応答として受信デバイスからのボールコードを解読するためのバス31の最終 メツセージが伝送ぎれるデバイスを設計することにより達成される。代表的には 、失敗または例外が生じるのはごく稀であり、それゆえ肯定応答の一般的メッセ ージに肯定応答するためにバス時間を取ることによってメツセージスループット を劣化させないことが重要である。
さて、第4A、第4B、第5A、および第5B図の論理回路を考えてみる。第4 AIIおよび第4B図はデバイスがバス31のメツセージを伝送することができ るようにする回路を示しており、一方第5A図および第5B図はデバイスがバス 31からメツセージを受信するこ七ができるようにする回路を示す。デバイスが もしこれらすべての図め論理回路を含むならば、バス31でメツセージの伝送お よび受信ができる。
まず第4A図を参照して、バス31を使用する要求はフリップフロップ42にラ イン41を介して負のパルスを送ることによりデバイスの内部に伝えられる。こ の負のパルスはデバイス内の論理回路43によって送られる。論ta路43は単 に「ブラックボックス」として描かれているが、その正確な構成はこI明の目的 のために実際のところ関連していない、その構成はデバイスがディジタルコンピ ュータ、テープ、プリンタイの他いずれであるかによって決められるであろうし 、適切な「ブラックボックス」は当該技術分計における当業者によってたやすく 構成される。
フリップ70ツブ42がセットされた後、第4A!!!Iの論Mはライン32の クロックff1JiJcKの立上がりと同時にライン31Aのコード#1を「捜 す」。そのため、ライン31Aの信号は受信144の1組を介してバスされ、デ コーダ45でデコードされ、そしてrANDJゲート46に送られる。ゲート4 6はフリップフロップ42がセット状態で、ライン31Aに#Q1時にコード# 1があるとき、フリップフロップ47のためのJ入力(3@を発止する。)jl ランプロップ47のためのクロック信号はライン32のクロック信@CKによっ て与えられ、フリップフロップ47はレシーバ48および1組のインバータ49 および50を介して受信する。
フリップ70ツブ47がセットされると、複数のANDゲート51を能動化する 。これら各ANDゲートは、また論理回路43から1組のライン52を介して信 号が一11慣されるよう結合されている。この回路はうイン52の選択可能な1 つにハイ論理信号を発生し、それゆえ対応プるANDゲートだけがハイ出力信チ を生じる。
ANDゲート51の1つからのハイ出力信号は送ff1llセット53の対応す る送信機を使用可能にする。m番に、使用可能な送信機はパスライン31Bの1 つと対応したD入力の信号を再生する。
ライン31Bのいずれの信号もレシーバ54の1組を介して比較回路55にバス される。比較回路55はまたライン52の1つのハイ信号を受信する。もしライ ン52の信号がこの特別のデバイスがライン31Bの1つにまた信号を発生して いる他のどのデバイスよりも大きな優先順位を持っていると表示すると、そのと き比較回路55はハイ出力信号をANDゲート56に送る。
順番に、ゲート56はフリップフロップ42のに入力にハイ信号牽送る。フリッ プフロップ42はそれによって、ライン32のクロック信号CKの後縁でその信 号に応答してリセットされるであろう。このフリップフロップ42のリセットは 、バス31にメツセージを伝送する許可を与える論理回路43によって検知され 解読される。
次に第4B図の論理を考える。バス31によるメツセージの伝送は、論理回路4 3がハイ信号をリード61によって送信1162の1組のE2使用可能入力およ び前述した送信11153に送る。送信機62はライン63の1組を介して論m 回路43により発生された信号と対応するパスライン31Aによって、発生信号 が与えられる。同様にして、パスライン31Bに発生される信号は前述したライ ン52の組の論理回路43によりて発生される信号と対応する。
メツセージのプベてのクロック信号は、最終クロック信号を除いて、リード64 によりORゲート65に送られるパルスにより発生される。ゲート64はバスク ロッタライン32を順番にドライブする送信機66をドライブする。
メツセージの最終ワードのためのクロック信号の発生のため、制御装置43は別 のリード67によりパルスを送る。
リード67はインバータ70に結合され、このインバータ70は順次フリップ7 0ツブ71をトリガする。フリップ70ツブ71はハイに結合されたJ入力を有 し、それゆえメツセージの最終ワードを送信した後セットになる。フリップ70 ツブ71のQ出力は、それぞれANDゲート74および75を介して1対の7リ ツプ70ツブ72および73に結合する。これら2つのフリップ70ツブは受信 デバイスによってバスで送られる次のメツセージをモニタする。もし受信デバイ スが第三者にメツセージを送信するか、またはポールコードを放送すれば、それ によりフリップ70ツブ72はセットし、他方、もし受信デバイスが送信デバイ スにメツセージを戻せば、それによりフリップ70ツブ73はセットする。
フリップ70ツブ72のセットは、バスのトランザクションが完全であるという 意味として、論理回路43により解読される。他方、フリップ70ツブ73のセ ットは、論理11143により、バス31の制御をやり直すための意味として解 読される。ライン76は論I!回路43はフリップ70ツブ72および73の状 態を検知できる手段を与える。
そしてライン77は手段を備え、それによってそれらのフリップフロップは状態 が検知された優リセットされることができる手段を与える。NORゲート78は フリップフロップ72および73の1つがセットされた侵フリップ70ツブ乙1 を自動的にリセットするための手段を備える。
次に、第5A図の論理を考える。上述したようなバス31から送られてくるメツ セージの受信を処I!する。その論理は、受11182の1組を介して受信され る、バス31Bの信号を記憶する先入れ先出しくFIFO)バッファ81を含む 。それらの信号はリード83のクロック信@CKとリード84のハイ信号との同 時的な発生にのみ応答して、P I FO81に記憶される。リード83の信号 GKは単純にバスクロックのための受信機85の出力である。これに対しリード 84の他の信号は論理回路86によって発生される。
ゲート86Aはパスライン31Aのコード#2の同時□゛的な発生とこの特別な デバイスに対応したデバイスアドレスとを検知する。デコーダ87はそのデバイ スアドレスを復号する。ANDゲート86Aの出力はまた、パスライン31Aの コード#4およびクロック信号GKの後縁の同時的な発生までセットのままであ るフリップ70ツブ86bをセットする。フリップフロップ86bは多重ワード メツセージの第1ワードに続くすべてのワードのためにPIFO81に使用可能 信号を与える。また、ANDゲート860は単一ワードメツセージの受信期間中 にはFIFO81に使用可能信号を与える。
論理回路43が最終メツセージを受信したことを確認するために、フリップ70 ツブ91が備えられる。フリップフロップ91のためのJ使用可能信号はORゲ ート92によって発生される。それは前述のANDゲート86Cによって発生さ れた入力信号586Cを有する。ORゲート92への第2の入力信号は、多重ワ ードメツセージの最終ワードの受信を検知するANDゲート93によって発生さ れる。
論理回路43はリード94のフリップフロップ91のセット状態を検知し、その 後リード95にパルスを発生させることによって7リツプ70ツブ91をリセッ トする。それによってFIFO81からリード96による信号ERの送信によっ て全バッファにメツセージがロードされているかどうかを決定する。信号ERの 状態によって、論理回1路43はバス31を介して受信メツセージにどのように 応答するかを決めることができる。
それに加え、回路43はまたバス31の応答の発生に先立って、PIFO81か ら受信されたメツセージの部分またはすべてをアンロードしてもよい、PIFO 81からワードを得るため、論MIi路43は単にFIFO出カライカライン9 フプルするだけであり、次に、FIFO出カライカラインセージの次のワードを おくためFIFOに知らせるパルスをライン98上に送る。このように、正当な メツセージの処理および文脈が検査される。
論理回路43はバス31の応答が何であるべきかを決めた俵、第5B図の論理が 応答の実行に用いられる。特に、バス31のポーリング期間を開始するため、論 理回路43はフリップ70ツブ102をセットするため、ライン101によって パルスを送る。フリップ70ツブ102はり一ド103を介してパスライン31 Aのための送信機104の1組のE1使用可能入力に結合する。フリップフロッ プ102はE1使用可能入力にハイ信号を与えることにより、送信機104はパ スライン31Aにライン105の1組によりいかなる信号もバスする。それゆえ ポーリングオペレーションのため、論理回路43はライン104にコード#1を 発生する。
その俵、論11回路43はリード106にパルスを送る。
そのパルスはORゲート107を介してワンショット′I08のようなパルス回 路にバスする。そして、パルス回路108の出力はORゲート109および送信 機110を介してバスクロック信号を形成するためにバスする。ワンショット1 08は既に説明した第3A図および第3B図のタイミング図に関連した輻Δt1 のクロック信号OKを発生する。
そしてクロック信@CKは第5A図の受信1lI85からインバータ111を介 してフリップ70ツブ102および112のトリガ入力にバスする。信号GKの 後縁が生じたとき、バス31のデバイスのいずれかがライン31Bに定常信号を 発生しているとすれば、フリップ70ツブ7102はリセットする。これはフリ ップフロップ102のに入力がANDゲート113の出力に結合されており、こ のANDグー!・の入力はデコーダ88からのコード#1とデコーダ87からの ’ANY”信号であるからであり、” A N Y ”信号は、ライン31Bの いずれかに定常信号があるかどうかを示す。フリップフロップ102のリセット はポーリングシーケンスを終了させる。
逆に、バス31のどのデバイスもポーリングコードに応答してリード31Bに定 常信号を発生させなければ、フリップ70ツブ102はセットされたままであり 、ノリツブフロップ112もまたセットである。これはフリップフロップ112 のJ入りが、入力がコード#1およびrANYJ信号反転であるANDゲート1 14によって与えられるからである。フリップ70ツブ112は前述したポーリ ング期間の間のΔt2の時間WA陽を発生するため、遅延ライン115を介し° 【バスされるQ出力を有する。そしてその時間m隔の後、遅延ライン115から の信号はフリップフロップ112をリセットし、パルス回路108を再トリガし 、新しいポーリング期間が開始する。
次に、受信デバイスがポーリングシーケンスを開始させることによって応答する ことを選ばず、代りにバスによりデバイスに単一ワードメツセージに応答する状 況を脅える。
このような状態において、論理回路43は送信機104および121を使用可能 にするリード120にハイ信号をセットする。そして論理回路43はリード10 5にコードを発生イし、受信デバイスのアドレスすなわち、リード122によっ て送られるべきその他の情報を発生する。次に、論理回路はバス31のためにク ロック信号を発生させるため、ライン123にパルスを送る。選択的に、多重ワ ードメツセージは、最終ワードを除くメツセージのすべてのワードのために、リ ード124にパルスを発生させることにより、バス31のいずれかのデバイスに 送られる。そしてメツセージの最終ワードのためにリード123にパルスが発生 される。
この発明の好ましい実施例は、今や詳しく説明された。
しかしながら、これに加えこの発明の本質および精神から離れることなく、これ らの細部は多くの変更と変化をすることができるであろう。それゆえ、この発明 は前述の細部に限定せず、添付した請求の範囲によって制定すべきである。
国、際調査報告

Claims (1)

    【特許請求の範囲】
  1. 1. 第1および第2の組の時分割ラインを有するバスを介して他のモジュール と通信するためのデバイスであって、前記第2の組のラインにポールコードを放 送する前記モジュールのいずれかに応答して前記第1の組の1つのラインに信号 を送信することにより、および前記第1の相のラインのすべての信号状態を検査 することによって、前記バスの使用を得るための手段、 前記バスが得られた後前記第1および第2の組のラインを介して選択可能なモジ ュールにメツセージを漢るための手段、および 前記選択可能なモジュールは、前記メツセージの送信に続いて前記第2の組のラ インに前記ポールコードを放送するか、または前記モジュールの別の1つに別の メツセージを送信するかのどちらであるかを検出するための手段を備えた、デバ イス。 2、 前記選択可能なモジュールは前記デバイスにメツセージを伝送するか否か を選択するための手段、および前記返送1号の検出に応答して前記第2の組のラ インを介して前記ボールフードを放送するための手段をさらに備えた、請求のl it!II第11記載のデバイス。−3、前記デバイスから前記第2の組のライ ンに前記ポールコードが放送されているのと同時に、前記第1の組の1請求の範 囲第2項記載のデバイス。 4、 前記バスの使用を得るための前記手段および前記バスにメツセージを送信 するための前記手段は、それぞれ信号の移り変わりを受信するための手段および 単一の時分割クロックラインに信号の移り変わりを発生するための手段を含む、 請求の範囲第1項記載のデバイス。 5、 前記パスラインの前記信号、コード、およびメツセージのすべては電圧レ ベルである、請求の範囲第1項記載のデバイス。 6、 前記パスラインの信号、コード、およびメツセージのすべては電流レベル である、請求の範囲第1項記載のデバイス。 7、 第1および第2の岨の時分割ラインを有するバスを介して他のモジュール と通信するためのデバイスであって、前記モジュールの1つから前記第1および 第2の組めラインを介してメツセージを選択的に受信するための手段、前記バス によりモジュールに他のメツセージを送信するかまたは前記第2のラインの組を 介して前記モジュールのすべてにポールコードを放送するための手段、および前 記第1の組のいずれかのラインの信号の送信により前記モジュールのいずれかが 前記ポールフードに応答するか否かを検出するための手段を備えた、デバイス。 8、 前記ポールコードが前記第1の組のラインに前記デめの要求を示す信号を 、前記第2の組の1つのラインに送信するための手段をさらに含む、特許請求の 範囲第7墳記載のデバイス。 9、 、信号を選択的に受信するための前記手段およびボールコードを放送する ための前記手段は、それぞれ単一時分割クロックラインの1つに信号の表化を受 信しおよび送信プるための手段を含む、請求の範囲第7項記載のデバイス。 10、 前記パスラインの前記信号、コード、およびメツセージのすべては電圧 レベルである、請求の範囲第7項記載のデ、バくス。 11、m記パスラインの前記信号、コード、およびメツセージのすべては電流レ ベルである、請求の範囲第7]1記載のデバイス。 12、 第1および第2の組の時分割ラインをIjするバスに結合された複数の デバイスを含むディジタルデータ処理システムであって、前記バスのメツセージ を受信可能にする前記各デバイスは、第1の組のいずれかのラインに送信される 信号によって前記デバイスのいずれかまで受信メツセージに応答して前記デバイ スのすべてに前記第2の組のラインを介しτポールコードを繰返し放送するため の手段を含み、前記バスのメツセージを転送可能にする前記各デバイスは、前記 12の組のラインの前記ボールコードを放送する前記モジュールのいずれかに応 答して前記第1の組の1つのラインに信号を送信することによりおよび前記第1 の組のすべてのラインの信号状態を検査することによって、前記バスの使用を得 るための手段を含む、ディジタルデータ処理システム。 13、電 前記バスのメツセージを伝送可能にする前記各デバイスは、前記第2 の組のラインに前記ボールコードを放送するかまたは前記デバイスの他の1つに 別のメツセージを送信した俵、デバイスがメツセージを送信したかどうかを検査 するための手段をさらに備える、請求の範囲第12項記載のディジタルデータ処 理システム。 14、 前記バスのメツセージを伝送可能にする前記各デバイスおよび前記バス のメツセージの受信を可能にする前記各デバイスは、それぞれ前記メツセージお よび前記ボールコードのための同期信号として、1つの時分割クロックラインの 信号伝送送信手段および信号伝送受信手段を含む、請求の範囲第12項記載のデ ィジタルデータ処理システム。 15、 前記パスラインの前記信号、コード、およびメツセージのすべては電圧 レベルである、請求の範囲第12項記載のディジタルデータ処理システム。 16、 前記パスラインの前記信号、コード、およびメツセージのすべては電流 レベルである、請求の範囲第12項記載のディジタルデータ処理システム。 17、 時分割パスを介して他のモジュールと通信するためのデバイスであって 、 前記モジュールのいずれかによつτ前記バスのポールコード放送に応答して前記 バスの使用を得るための手段、前記バスが得られた後、前記バスの選択可能なモ ジュールにメツセージを送信するための手段、および舶2選択可能モジュールは 前記メツセージの送信に統いて前記t<スに前記ボールコードを放送するか、ま たは前記モジュールの別の1つに別のメツセージを送信するかを検査するための 手段を含む、デバイス。 18、Wk分割バスを介して他のモジュールと通信するためのデバイスであって 、 前記モジ=[−ルの1つがら前記バスを介してメツセージを選択的に受信するた めの手段、前記バスによりモジュールに別のメツセージを送信するか、または前 記モジュールのすべてに前記バスを介してボールフードを放送するための手段、 および 前記バスのラインの送信信号によって前記ポールコー゛下に応答した前記モジュ ールのいずれかを検査するための手段を含む、デバイス。
JP50310781A 1981-09-29 1981-09-29 データ処理システムにおけるバスの駆動方法 Granted JPS58501557A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/GB1981/000207 WO1983001314A1 (en) 1981-09-29 1981-09-29 Conversation bus for a data processing system

Publications (2)

Publication Number Publication Date
JPS58501557A true JPS58501557A (ja) 1983-09-16
JPH0150940B2 JPH0150940B2 (ja) 1989-11-01

Family

ID=10518808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50310781A Granted JPS58501557A (ja) 1981-09-29 1981-09-29 データ処理システムにおけるバスの駆動方法

Country Status (2)

Country Link
JP (1) JPS58501557A (ja)
WO (1) WO1983001314A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4038644A (en) * 1975-11-19 1977-07-26 Ncr Corporation Destination selection apparatus for a bus oriented computer system
US4319338A (en) * 1979-12-12 1982-03-09 Allen-Bradley Company Industrial communications network with mastership determined by need
JPS56108103A (en) * 1980-01-31 1981-08-27 Toshiba Corp Data transmission system of digital control device

Also Published As

Publication number Publication date
WO1983001314A1 (en) 1983-04-14
JPH0150940B2 (ja) 1989-11-01

Similar Documents

Publication Publication Date Title
EP0051332B1 (en) Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US4864496A (en) Bus adapter module for interconnecting busses in a multibus computer system
US4689740A (en) Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US4979097A (en) Method and apparatus for interconnecting busses in a multibus computer system
US4543628A (en) Bus for data processing system with fault cycle operation
US3866175A (en) Data communication system between a central computer and a plurality of data terminals
US4038644A (en) Destination selection apparatus for a bus oriented computer system
US5155735A (en) Parity checking apparatus with bus for connecting parity devices and non-parity devices
EP0321628B1 (en) Shared memory interface for a data processing system
US4048673A (en) Cpu - i/o bus interface for a data processing system
US3539998A (en) Communications system and remote scanner and control units
US5341480A (en) Method and apparatus for providing a two conductor serial bus
US5142556A (en) Data transfer system and method of transferring data
US4000378A (en) Data communication system having a large number of terminals
EP0102150B1 (en) Data processing system with diagnosis function
US4047201A (en) I/O Bus transceiver for a data processing system
EP0353249A4 (en) Parallel networking architecture
US4744024A (en) Method of operating a bus in a data processing system via a repetitive three stage signal sequence
US4128201A (en) Synchronizing means
JPS58501557A (ja) データ処理システムにおけるバスの駆動方法
US4815026A (en) Slave-type interface circuit
US5909558A (en) Low power serial arbitration system
US6058449A (en) Fault tolerant serial arbitration system
JP2000040040A (ja) データ通信装置及びプログラムを記憶した記憶媒体
EP0075625A1 (en) Conversation bus for a data processing system