JP2841559B2 - 二重化デジタルトランク試験方式 - Google Patents
二重化デジタルトランク試験方式Info
- Publication number
- JP2841559B2 JP2841559B2 JP26522089A JP26522089A JP2841559B2 JP 2841559 B2 JP2841559 B2 JP 2841559B2 JP 26522089 A JP26522089 A JP 26522089A JP 26522089 A JP26522089 A JP 26522089A JP 2841559 B2 JP2841559 B2 JP 2841559B2
- Authority
- JP
- Japan
- Prior art keywords
- digital
- time slot
- line
- bipolar
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Monitoring And Testing Of Exchanges (AREA)
- Interface Circuits In Exchanges (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル電子交換機における二重化デジタル
トランク試験方式に関するものである。
トランク試験方式に関するものである。
従来、この種の二重化されたデジタルトランクでは、
デジタル回線が一重化であるために、スタンバイ系のデ
ジタルトランクは完全にシステムから切り離し、コール
ドスタンバイ状態としておくか,あるいは正常動作の確
認を行え場合でも、自局内折り返し試験に限られてい
た。
デジタル回線が一重化であるために、スタンバイ系のデ
ジタルトランクは完全にシステムから切り離し、コール
ドスタンバイ状態としておくか,あるいは正常動作の確
認を行え場合でも、自局内折り返し試験に限られてい
た。
上述した従来方式においては、スタンバイ系のデジタ
ルトランクは、動作を十分試験できないか,あるいは試
験する場合でも、自局内折返し試験に限られるため、対
向局間での動作確認ができないという課題があつた。
ルトランクは、動作を十分試験できないか,あるいは試
験する場合でも、自局内折返し試験に限られるため、対
向局間での動作確認ができないという課題があつた。
本発明の二重化デジタルトランク試験方式は、デジタ
ル電子交換機においてCEPT系二次群デジタル回線をデジ
タルトランクが終端しており、そのデジタルトランクは
デジタル回線上のバイポーラ信号をユニポーラ信号に変
換するバイポーラ/ユニポーラ変換部が一重化構成であ
り、バイポーラ/ユニポーラ変換部以外の論理回路部は
二重化冗長構成であり、その二重化された論理回路部に
はデジタル回線の受信信号からタイムスロツト33とタイ
ムスロツト99をドロツプするドロツパーと回線試験回路
を有し、上記バイポーラ/ユニポーラ変換部のデジタル
回線への送出方向にはスタンバイ系の論理回路部より送
出されてくるタイムスロツト33とタイムスロツト99をイ
ンサートするインサータを有し、上記デジタルトランク
の論理回路部がスタンバイ系の場合には、対向局のデジ
タルトランクとの間でタイムスロツト33とタイムスロツ
ト99を用いて試験データの送受信を行いスタンバイ系デ
ジタルトランクの正常性を常に確認するようにしたもの
である。
ル電子交換機においてCEPT系二次群デジタル回線をデジ
タルトランクが終端しており、そのデジタルトランクは
デジタル回線上のバイポーラ信号をユニポーラ信号に変
換するバイポーラ/ユニポーラ変換部が一重化構成であ
り、バイポーラ/ユニポーラ変換部以外の論理回路部は
二重化冗長構成であり、その二重化された論理回路部に
はデジタル回線の受信信号からタイムスロツト33とタイ
ムスロツト99をドロツプするドロツパーと回線試験回路
を有し、上記バイポーラ/ユニポーラ変換部のデジタル
回線への送出方向にはスタンバイ系の論理回路部より送
出されてくるタイムスロツト33とタイムスロツト99をイ
ンサートするインサータを有し、上記デジタルトランク
の論理回路部がスタンバイ系の場合には、対向局のデジ
タルトランクとの間でタイムスロツト33とタイムスロツ
ト99を用いて試験データの送受信を行いスタンバイ系デ
ジタルトランクの正常性を常に確認するようにしたもの
である。
本発明においては、CEPT系二次群回線において、CCIT
T(国際電信電話諮問委員会)の勧告上、国内用(natio
nal use)として規定されているタイムスロツト33,39を
二重化されたデジタルトランクの内、スタンバイ系の局
間回線試験用のチヤネルとして用いることにより、スタ
ンバイ系のデジタルトランクの正常性を局間リンクも含
めて常に監視する。
T(国際電信電話諮問委員会)の勧告上、国内用(natio
nal use)として規定されているタイムスロツト33,39を
二重化されたデジタルトランクの内、スタンバイ系の局
間回線試験用のチヤネルとして用いることにより、スタ
ンバイ系のデジタルトランクの正常性を局間リンクも含
めて常に監視する。
以下、図面に基づき本発明の実施例を詳細に説明す
る。
る。
図は本発明の一実施例を示すブロツク図である。
図において、デジタルトランクは、一重化のバイポー
ラ/ユニポーラ変換部1と二重化構成の論理回路部2,3
より構成されている。
ラ/ユニポーラ変換部1と二重化構成の論理回路部2,3
より構成されている。
そして、デジタル回線上のバイポーラ信号をユニポー
ラ信号に変換するバイポーラ/ユニポーラ変換部1は、
デジタル回線受信方向にはバイポーラ/ユニポーラ変換
回路1aを有し、デジタル回線送信方向にはアクト系の論
理回路部からの送信信号を選択するための送信信号用セ
レクタ1dと,スタンバイ系の論理回路部の回線試験回路
から送出されてくるタイムスロツト33,99データを選択
するための試験信号用セレクタ1eと,送信信号にタイム
スロツト33,39の試験データを挿入するためのインサー
タ、すなわち、スタンバイ系の論理回路部より送出され
てくるタイムスロツト33とタイムスロツト99をインサー
トするインサータ1cと,ユニポーラ/バイポーラ変換回
路1bを有している。なお、このバイポーラ/ユニポーラ
変換部1において、STはセツトを表わし、RTはリセツト
を表わす。
ラ信号に変換するバイポーラ/ユニポーラ変換部1は、
デジタル回線受信方向にはバイポーラ/ユニポーラ変換
回路1aを有し、デジタル回線送信方向にはアクト系の論
理回路部からの送信信号を選択するための送信信号用セ
レクタ1dと,スタンバイ系の論理回路部の回線試験回路
から送出されてくるタイムスロツト33,99データを選択
するための試験信号用セレクタ1eと,送信信号にタイム
スロツト33,39の試験データを挿入するためのインサー
タ、すなわち、スタンバイ系の論理回路部より送出され
てくるタイムスロツト33とタイムスロツト99をインサー
トするインサータ1cと,ユニポーラ/バイポーラ変換回
路1bを有している。なお、このバイポーラ/ユニポーラ
変換部1において、STはセツトを表わし、RTはリセツト
を表わす。
一方、論理回路部2,3はそれぞれデジタル回線の受信
信号からタイムスロツト33とタイムスロツト99をドロツ
プするドロツパー2a,3aと,回線試験回路2b,3bと,デジ
タルトランクアクト制御回路2c,3cを有している。
信号からタイムスロツト33とタイムスロツト99をドロツ
プするドロツパー2a,3aと,回線試験回路2b,3bと,デジ
タルトランクアクト制御回路2c,3cを有している。
4はデジタル回線(受信側)を示し、5はデジタル回
線(送信側)を示す。
線(送信側)を示す。
このように、CEPT系二次群デジタル回線を終端するデ
ジタルトランクを有し、このデジタルトランクは、デジ
タル回線上のバイポーラ信号をユニポーラ信号に変換
し、デジタル回線への送出方向にはスタンバイ系の論理
回路部より送出されてくるタイムスロツト33とタイムス
ロツト99データをインサートする一重化構成のバイポー
ラ/ユニポーラ変換部1と、デジタル回線の受信信号か
らタイムスロツト33とタイムスロツト99をドロツプし,
スタンバイ系の場合にはタイムスロツト33とタイムスロ
ツト99を用いて対向局との間で回線試験を行う論理回路
部2,3とを有している。
ジタルトランクを有し、このデジタルトランクは、デジ
タル回線上のバイポーラ信号をユニポーラ信号に変換
し、デジタル回線への送出方向にはスタンバイ系の論理
回路部より送出されてくるタイムスロツト33とタイムス
ロツト99データをインサートする一重化構成のバイポー
ラ/ユニポーラ変換部1と、デジタル回線の受信信号か
らタイムスロツト33とタイムスロツト99をドロツプし,
スタンバイ系の場合にはタイムスロツト33とタイムスロ
ツト99を用いて対向局との間で回線試験を行う論理回路
部2,3とを有している。
そして、デジタルトランクの論理回路部がスタンバイ
系の場合には、対向局のデジタルトランクとの間でタイ
ムスロツト33とタイムスロツト99を用いて試験データの
送受信を行いスタンバイ系デジタルトランクの正常性を
常に確認するように構成されている。
系の場合には、対向局のデジタルトランクとの間でタイ
ムスロツト33とタイムスロツト99を用いて試験データの
送受信を行いスタンバイ系デジタルトランクの正常性を
常に確認するように構成されている。
つぎにこの図に示す実施例の動作を説明する。
論理回路部2がアクト系で、論理回路部3がスタンバ
イ系の場合には、回線試験回路3bにて作成された回線試
験データはタイムスロツト33,99のタイミングでバイポ
ーラ/ユニポーラ変換部1に送出され、試験信号用セレ
クタ1aにてスタンバイ系からの試験データとして選択さ
れ、インサータ1cにてタイムスロツト33,99に挿入さ
れ、ユニポーラ/バイポーラ変換回路1bにてバイポーラ
信号に変換された後、デジタル回線5を通して対向局側
へ送出される。
イ系の場合には、回線試験回路3bにて作成された回線試
験データはタイムスロツト33,99のタイミングでバイポ
ーラ/ユニポーラ変換部1に送出され、試験信号用セレ
クタ1aにてスタンバイ系からの試験データとして選択さ
れ、インサータ1cにてタイムスロツト33,99に挿入さ
れ、ユニポーラ/バイポーラ変換回路1bにてバイポーラ
信号に変換された後、デジタル回線5を通して対向局側
へ送出される。
逆に対向局からの回線試験データは デジタル回線4−バイポーラ/ユニポーラ変換回路1a
−ドロツパー3a という経路で受信信号中のタイムスロツト33,99よりド
ロツプされ、回線試験回路3bにてチエツクされる。そし
て、受信された試験データに誤りがあるか,または対向
局へ送信した試験データが対向局側で正常に受信できな
かつた旨が検出された場合には、論理回路部3は、スタ
ンバイ系のリンク障害としてただちに上位装置側に報告
する。
−ドロツパー3a という経路で受信信号中のタイムスロツト33,99よりド
ロツプされ、回線試験回路3bにてチエツクされる。そし
て、受信された試験データに誤りがあるか,または対向
局へ送信した試験データが対向局側で正常に受信できな
かつた旨が検出された場合には、論理回路部3は、スタ
ンバイ系のリンク障害としてただちに上位装置側に報告
する。
以上説明したように本発明は、CEPT系二次群回線にお
いて、CCITT(国際電信電話諮問委員会)の勧告上、国
内用(national use)として規定されているタイムスロ
ツト33,99を、二重化されたデジタルトランクの内、ス
タンバイ系の局間回線試験用のチヤネルとして用いるこ
とにより、スタンバイ系のデジタルトランクの正常性を
局間リンクも含めて常に監視することができ、デジタル
電子交換機におけるデジタル回線制御の保守運用上の安
全性を高めることができる効果がある。
いて、CCITT(国際電信電話諮問委員会)の勧告上、国
内用(national use)として規定されているタイムスロ
ツト33,99を、二重化されたデジタルトランクの内、ス
タンバイ系の局間回線試験用のチヤネルとして用いるこ
とにより、スタンバイ系のデジタルトランクの正常性を
局間リンクも含めて常に監視することができ、デジタル
電子交換機におけるデジタル回線制御の保守運用上の安
全性を高めることができる効果がある。
図は本発明の一実施例を示すブロツク図である。 1……バイポーラ/ユニポーラ変換部、1a……バイポー
ラ/ユニポーラ変換回路、1b……ユニポーラ/バイポー
ラ変換回路、1c……インサータ、1d……送信信号用セレ
クタ、1e……試験信号用セレクタ、2……論理回路部、
2a……ドロツパー、2b……回線試験回路、2c……デジタ
ルトランクアクト制御回路、3……論理回路部、3a……
ドロツパー、3b……回線試験回路、3c……デジタルトラ
ンクアクト制御回路。
ラ/ユニポーラ変換回路、1b……ユニポーラ/バイポー
ラ変換回路、1c……インサータ、1d……送信信号用セレ
クタ、1e……試験信号用セレクタ、2……論理回路部、
2a……ドロツパー、2b……回線試験回路、2c……デジタ
ルトランクアクト制御回路、3……論理回路部、3a……
ドロツパー、3b……回線試験回路、3c……デジタルトラ
ンクアクト制御回路。
Claims (1)
- 【請求項1】デジタル電子交換機において、CEPT系二次
群デジタル回線をデジタルトランクが終端しており、該
デジタルトランクはデジタル回線上のバイポーラ信号を
ユニポーラ信号に変換するバイポーラ/ユニポーラ変換
部が一重化構成であり、バイポーラ/ユニポーラ変換部
以外の論理回路部は二重化冗長構成であり、該二重化さ
れた論理回路部にはデジタル回線の受信信号からタイム
スロツト33とタイムスロツト99をドロツプするドロツパ
ーと回線試験回路を有し、前記バイポーラ/ユニポーラ
変換部のデジタル回線への送出方向にはスタンバイ系の
論理回路部より送出されてくるタイムスロツト33とタイ
ムスロツト99をインサートするインサータを有し、前記
デジタルトランクの論理回路部がスタンバイ系の場合に
は、対向局のデジタルトランクとの間でタイムスロツト
33とタイムスロツト99を用いて試験データの送受信を行
いスタンバイ系デジタルトランクの正常性を常に確認し
得るようにしたことを特徴とする二重化デジタルトラン
ク試験方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26522089A JP2841559B2 (ja) | 1989-10-13 | 1989-10-13 | 二重化デジタルトランク試験方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26522089A JP2841559B2 (ja) | 1989-10-13 | 1989-10-13 | 二重化デジタルトランク試験方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03127542A JPH03127542A (ja) | 1991-05-30 |
JP2841559B2 true JP2841559B2 (ja) | 1998-12-24 |
Family
ID=17414194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26522089A Expired - Lifetime JP2841559B2 (ja) | 1989-10-13 | 1989-10-13 | 二重化デジタルトランク試験方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2841559B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2570002B (en) * | 2018-01-09 | 2021-12-08 | Nottingham Rehab Ltd | Bedrail |
-
1989
- 1989-10-13 JP JP26522089A patent/JP2841559B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH03127542A (ja) | 1991-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4385384A (en) | Modem diagnostic and control system | |
EP0246428B1 (en) | Method and system for addressing and controlling a network of modems | |
EP0579029A2 (en) | Connection protection in a digital telecommunications system | |
CN100417098C (zh) | E1/t1连接错误检测方法 | |
JPS58501155A (ja) | ル−プ通信システムのための空きタイムスロツト捕捉および伝送装置 | |
EP0202648B1 (en) | Digital network system having arrangement for testing digital subscriber line | |
US5099480A (en) | Method of testing bit errors in isdn circuits | |
EP0203150B1 (en) | Method and apparatus for looping around a digital transmission line at a channel unit | |
AU623444B2 (en) | A token ring communication loop | |
JPH06105896B2 (ja) | 通信装置 | |
KR930009857B1 (ko) | 송신 및 수신 경로를 상호 접속하는 채널 장치 | |
JPS584503B2 (ja) | デイジタル信号伝送線路の予備接続方法 | |
JPS59112792A (ja) | 伝送正当性維持装置及び方法 | |
JP2841559B2 (ja) | 二重化デジタルトランク試験方式 | |
US4807226A (en) | Secondary station operable in a data communication network like a primary station upon occurrence of a fault | |
KR100273964B1 (ko) | 개인 휴대통신 시스템에서 터레스트리얼 회로의 링크별 상태 보고 방법 | |
JP2956391B2 (ja) | 光加入者伝送装置の加入者線インタフェース部 | |
JPH1093522A (ja) | 多重化通信装置およびその通信試験方法 | |
JP2715137B2 (ja) | 通信網制御方式 | |
US6956817B1 (en) | Communication system | |
JP3042518B1 (ja) | 導通試験システム及びatm試験装置 | |
JPS58173941A (ja) | 通信装置ヘルスチエツク方式 | |
CA1181158A (en) | Telephony system with automatic test call generator for remote port groups | |
GB2154397A (en) | Data communication system incorporating network management information arrangements | |
JPS59110240A (ja) | 時分割多重通信方式 |