JPS59112792A - 伝送正当性維持装置及び方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の背景 本発明は、一般に蓄積プログラム制御成子式電話交換シ
ステム、′４！ｊにこのようなシステムの交換局と一つ
あるいは複数の局との間のデータおよび制御信号の正当
性の維持に関するものである。

蓄積プログラム制御を用いたナイジタル時分割電話交換
システムＥＳＳは通常、中央処理装置ＣＰ、メツセージ
スイッチＭＳＧＳ、時多重スイッチ’Ｉ”ＭＳ、および
一つあるいは複数のインタフェース士ジュールＩＭから
構成される。ＣＰはメモリー、大容量記憶およびデータ
リンクインタフェース等のすべての交換機能の中央制御
を受は持つ。ＭＳＧＳは交換局のｃｐとＩ’Ｍとの間で
重複した制御部やメツｔ−シデータの転送を受は持つ。

ＴＭＳは、ＩＭ間でパルス符号変調Ｐ　ＣＩＶｉの形式
で制御およびデータメツセージの径路選択を行なうため
の時間共有空間分割スイッチである。

ＩＭは電話〃ａ人者線および他の交換局からのトランク
を終端している。アナログ信号はＩＭでＰＣＭ形式に変
換される。各ＩＭ内のタイムスロット入替えＴ　Ｓ　Ｉ
　ｊｆｆｌ置は時分割交換を行ない、ＴＭＳは空間分割
交換を行なう。

ＩＭおよびＴＭＳ間のシグナリングおよびデータの径路
は４つのネットワーク・制御・タイミングＮＣＴリンク
を通して影響を受け（そのうち２つが活性化し℃いる）
、光フアイバ技術を用いて実現することが可能である。

ＮＣＴリンクは２５６コのタイムスロットＴＳを持ち、
それぞれボーレート５ｏｏｏで標本化された１６ビツト
を収める。ＩＴｓ当り１６ビツトの２５６０のＴＳかも
成るフレ−ムは４０９６ビツトの長さを持ち、従って全
体としての高速データの速度は３２．７６８メ力ビツト
／秒（Ｍ　ｂ　／　ｓ　）になる。

ベルシスデムにより、ＴＩＩＰ１線という名称で知られ
又いる複数個のＰＣＭ伝送設備を通して、交換局と遠隔
に置かれたＩＭとの間の接続を行なう心安性か生じ又い
る。例をあげると、１０本の１１回線までは、それぞれ
２４個の８ビツトＰ　Ｃ’Ｍチャネルを持っているため
、リンク当り１０本の１１回線の最大容量まで活性状態
のＮＣＴリンクに写１象される。各ＮＣＴリンクの２５
６の可能なタイムスロットのうちの２３０はメツセージ
トラヒックと制御データのために用いられる。自および
他交換局との間でデータが双方向に連続的に伝送される
限りにおい又、自局および遠隔のＩＭ間の伝送設備の複
数成分の正当性は連続的に検査することが可能で、発生
する誤まりの場所と型を利足することかできる。一方向
の伝送においては、連続した伝送チャネルに対し、パリ
ティが固定的に交代するよう割り当又られ℃おり、Ｔ１
回線とＮ’ＣＴリンクとの間のインタフェースで反対方
向の伝送におい℃同じパリティが連続した伝送チャネル
に対し繰返さｎる。このパリティのパターンは２フレ一
ムｍ　［１１＃返される。偶数番のフレームにお（・１
送られるパターンは奇数番フレームの逆である。

本発明の目的は、双方向データ伝送システムにおい又Ｐ
ＣＭ１ｇｌ線と直列１侍分割リンクとの間の多重化イン
タフェースに対し７、自動的な誤り検出パリティ方式を
与えることである。

発明の概要 本発明に従えば、或子弐亀話交換ンステムＥＳＳの遠隔
交換上ジュールは、複数個のパルス符号変調ＰＣＭテイ
シタル伝送チャネルを通し又、交換局の中央処理装置Ｃ
Ｐの制御の元にあり、テイシタル伝送チャネルは複数の
Ｔ１搬送回線上に置かれ、並列のＴｌ搬送リンクをネッ
トワーク・制御・タイミングＮＣＴリンク信号の高速直
列ストリームの２つの冗長な対に写像する装置インタフ
ェースユニットＦＩＵにおいて、ディジタル装置インタ
フェースＤＰＩで終端される。一方の対は通常は実際の
サービス用であり、他方のものはバックアップあるいは
待機用である。偶奇で交代する構造的なパターンが両方
の伝送方向に対しＤＰＩとＦＩＵとを相互接続する複数
の周辺インタフェースデータハス ＰＩＤＢのデータ語に相互に印加され、一つの伝送方向
で特定のバスのパリティは、帰りの伝送方向の同じシグ
ナリングチャネルで繰返される。パリティ誤りが発生し
た時の自動検出は誤り回復リフトウェアによる誤り位置
の指示によって行なわれる。このリフトウェアはしかる
後に、正常なデータ伝送を維持するよう関連する冗長ハ
ードウェアを再構成する。

それぞれの伝送方向に対するパリティのパターンは既定
のものであり、タイムスロットのアドレスに従つ又読み
出し専用メモリーＲＯＭに記憶されている。例とし℃挙
げる実施例では、１０本までのＴＩリンク内のＰＣＭチ
ャネルがマルチプレクサ・デマルチプレクサＭＵＸ回路
で結合され℃いる（通常、２つの冗長な対が用意され、
一方の対は実際のサービス用、他方は待機用である）。

各Ｔｌリンクは、ＤＰＩで終端され又おり、８ＫＨｚ　
　の速度で１フレーム当たり２４個の８ビツトのアータ
語を時分割多重化する。ＦＩＵでは直列アータストリー
ムの冗長な対か、ＮＣＴリンク上で各タイムスロットが
１６ピツト語である３２個のタイムスロットのＰＩＤＢ
から、２５６のタイムスロットを含むフレームに構成さ
れる。各Ｔ１リンク上の１フレーム当たりの２４個のＰ
ＣＭ語は、ＤＰＩによつ又各４番目のタイムスロットを
既定のアイドル符号でうめることによつ又ＰＩＤＢ上の
直列ストリームの３２のタイムスロットに構成される。

複数のＰＩＤＢ間では、埋められたタイムスロットは直
列チータストリームの中でより一層一様な分布となるよ
うに分散される。

送信ＲＯＭは、ＮＣＴリンクの直列ストリームからＤＰ
Ｉへ向かうテークに対し、選択符号とＰＩＤＢアドレス
によって割当てられたパリティ情報を記憶１７ている。

受信ＲＯＭは、反対方向へ向かうテークに対し選択符号
とＰＩＤ］３アドレスによるパリディ情報を記憶し又い
る。１つのカウンタが伝送されろデータ語と、各ＲＯＭ
の読み出しの同期をとる。

各ＲＯＭは、正しいＰＩＤＢおよびＤＰＩ、その語の割
当℃られたパリティの１直、タイムスロットのアドレス
のパリアイおよびＲＯＭから読み出されたデータ語の全
体的なパリティを識別するために十分な長さ、すなわち
８ビツトのデータ語を持っている。

パリティ回路は、さらに送信側では割当又られたパリテ
ィを発生し、受信側では受信したパリティのチェックを
するため、それぞれの伝送方向に対し用意され又いる。

この装置を通し℃、ＲＯＭに記録されたパターン化した
パリティ方式を用℃・ることによつ又単−ハードウエア
誤まりを検出可能な保守検査か継続的に実行される。各
ＤＦＩはＮＣＴリンクからの直列データストリーム内の
入力タイムスロット上のパリティを検出する。その後、
検出されたパリティ系列がテークの次のフレームに印加
され、関連するＤＰＩからの直列ストリームへ戻される
。次に戻されるフレームのテークのパリティ系列はＭＵ
Ｘによって以前に伝送されたパリティの系列に対し又チ
ェックされる。比較し℃不一致の場合、エラーレジスタ
が誤りの発生を記録し、それをＭＰに通報する。

送信と受信の２つの方向の間で２種のループバックがＦ
ＩＵあるいはＤＰＩの一部に障害を切分けるように用意
され又いる。Ｔ−夕は、パリティ障害をＦＩＵハードウ
ェアあるいはＮＣＴリンクに特定するためにリンクイン
タフェースを通し又ループバックすることが可能である
。周辺ループバックを、ＦＩＵのＤＰＩ側でＭＵＸある
いはＤＰＩとそのバスに障害を分離するよう行なわせる
ことができる。

本発明のＦＩＵマルチプレクサ・デマルチプレクサは、
本装置を通過するテークの正当性を維持するための連続
的なパリティ検査方式を含んでいる。

詳細な説明 第１図は、本発明のデータ正当性制御装置が適用可能な
テイシタル時分割電話交換システムの簡単なブロック図
である。システムは、加入者側負荷の広い範囲にわたっ
て容易に拡張可能なようにする観点からモジュール構成
のアーキテクチャで設計されて℃・る。特に、Ｔｌ搬送
リンク１０８の左に交換局が、右に遠隔局が置かれ又い
る。交換局は中央処理装置ｃｐｉｏｏ、メツセージスイ
ッチ１υ１、時多重スイッチＴＭＳ１０２および１０３
あるいは１０７と記された一つあるいはそれ以上のイン
タフェースモジュールから構成され℃いる。自局の′鑞
話機１０４および１０５４まＩＭ１０３に接続されるよ
う図示されている。

ａ１０６は他のインタフェースモジュール（図示され１
いない）へのネットワーク・制御・タイミングＮＣＴを
表わしている。ＩＭ１０７はＴｌ搬送回線１０８を通し
て遠隔局への一接続を実現し又いる。各双方向性のＴｌ
搬送回線１０８は、図の通り、個々のディジタル装置イ
ンタフェースＤＦ１１１５を通し７ＩＭ１０７とインタ
フェースをとっている。

遠隔局はさらに装置インタフェースユニットＦＩＵＩＵ
９、直列ネットワーク・制御・タイミングＮＣＴリンク
１１０、遠隔モジュールＲＭ−１１１およびモジュール
処理装置ＭＰ１１２からなる。ＦＩＵ１０９は図の通り
、個々の対応するＤＦ１１１６を通しｉＴｌ搬送回線１
０８を終端し又いろ。醒話機１１３および１１４はＲＭ
ＩＩＩで終端するよう示され又いる。

ＣＰｌｏｏは中央制御、メモリー、大容量記憶およびデ
ータリンクインタフェース機能を持つことにより、交換
システム全体の蓄積プログラムの側面の一部を実現し又
いる。誤りや障害検出および診断ルーチンを含むｌ＼−
トウエアおよびリフトウェアの動作および保守機能の組
合せを通して、呼びは監視・制御を受ける。

ＭＳＧＳ　１０１は、ＣＰｌｔｌＯと１０３および１０
３で示されるＩＭとの間の制御メツセージ転送を行なう
。制御メツセージはどの径路を選択したか、どのような
サービスをするかなどの情報を運ぶ。これらのメツセー
ジはＴＭＳを通つ又高速のＮＣＴテイジタルリンク上を
ＩＭに送られる。

ＴＭＳ　１０２は、遠隔局に接続されたＩＭも含み、同
一の交換局に位置するいくつかのＩＭを相互接続するた
めの、時間共用窒間分割スイッチである。制御、データ
およびＰＣＭ符号化音声信号はＴＭＳによってＩＭに径
路ズ択される。各ＩＭは、ＮＣＴテイシタルリンクのタ
イムスロットとＩＭで終端し又いる回線へ割付けられた
タイムスロットとの間に径路を確立できるようにタイム
スロット入替え装置ＴＳＩを含んでいる。ＩＭは、アナ
ログの回線やトランクから受信した信号をテイシタルの
時分割形式に変換する。交換局に１つだけＩＭが設置さ
れるときには、ＴＭＳは不要である。

一つのＩＭで終端し又いる回線やトランクと他のＩＭで
終端している回線やリンクとの間の径路の設定とは、Ｎ
ＣＴ直列リンクの一つの上の共通のタイムスロットを各
ＩＭに対し見つげることを意味する。そうすると、径路
は、そのタイムスロットの間の２つのＮＣＴリンクの間
でＴＭＳｌ（１２を通して設定される。しかる後、各Ｉ
Ｍ内のＴＳＩが、それぞれ回線あるいはトランクに対応
する。選択された直列リンクタイムスロットと周辺タイ
ムスロットとの間の径路を確立する。

ＲＭＩＩＩは、１１３や１１４で示される電話機を終端
しているという点でＩＭ１０３と同様である。２本のＮ
ＣＴ直列リンク１１０が交換局との間でやりとりする双
方向直列タイムスロットとなつ又いる。ＲＭｌｌｌは、
それ自身のＭＰ１１２と関連づけられており、交換局の
ＣＰへのリンクがサービスされ又いる場合には直接終端
される電話機に対するサービスを独立して行なうことを
可能としてＬ・る。９：換局とＲＭｌｌｌとの間の結合
はＴ１搬送リンク１０８を通して実現される。Ｔｌリン
ク１０８とＮＣＴリンク１１０との間に置かれたＦＩＵ
１０９はＴ１リンク１０８を終端し、これらのリンク上
のデータや制御卸信号をＮＣＴリンク１１０ヘフォーマ
ット化し１送る。

第２図は、より詳細なＴ１リンク１０８およびＦ　Ｉ　
Ｕ　１０９の部分のブロック図である。

ＦＩＵ１０９は交換局と遠隔交換士ジュールとの間の伝
送設備のためのマルチプレクサ・デマルチプレクサＭ　
Ｕ　Ｘ装置を含んでいる。

典型的には、２４のテイシタル・チャネルの情報がＴＩ
搬送回線と一般に呼はれる複数個の並列リンクのそれぞ
れの上に時分割多束の形態で父互にやりとりされる。こ
れらの２４のチャネルの１つは制御信号を運ぶ。他のチ
ャネルは顧客のメツセージ、すなわちデータや符号化さ
れた音声を運ぶ。Ｔｌのテイシタル形式は２４個の時分
割された８ビツトのチャネルを含んでいる。他方、ＦＩ
ＵＩυ９へのデータ形式は、３２０時分割された１６ビ
ツトのチャネルかもなる。ＦＩＵチャネルの余分のビッ
トはパリティ、話中／空き状態およびその他のングナリ
ング情報を含むようになつ又いる。

ＮＣＴリンク１１０はさらに別の形式を持つ。各リンク
はそれぞれの方向に付さ、２５６の別々の１６ビツトの
タイムスロットをホーレート８０００の速度で含む。第
５図　。

に示すように、それぞれの直列リンクのタイムスロット
（・ま、ＰＣＭ語を運ぶのにＢＯからＢ７の８ビツトを
、制御シグナリングにＡからＤの４ビツトを、タイムス
ロット活性状態にビットＥを、内部制御にビットＦおよ
びＧを、そし℃タイムスロットの奇数パリティにビット
Ｐを用いる。８０００Ｈｚ　　の標本化周波数、２５６
回の動作、そして１６ビツトのタイムスロットというこ
とにより、フレーム長は４０９６ビツトになる。従って
全体としてのデータ速度は毎秒３２．７６８メカピツト
になる。

第２１図のＦＩＵは、交換局側のそれぞれディジタル装
置インタフェースＤＰＩユニットで終端される複数のＴ
ｌリンク１０８からなる電話トランク装置とインタフェ
ースを持つ。

ＤＰＩはデータ、制御およびタイミング情報な回復する
。／４Ｔ１リンクの特別なフレーミングの中に含まれる
、導出されたデータリンク上に送られる特別なメツセー
ジは、交換局のＣＰと遠隔局のＭＰとの間のシステムの
立上げ時に通信を確立するために復号化することができ
る。すべてのＦＩＵ機能は、信頼性を増し、稼動してい
る）＼−ドウエアとすぐに置きかわることかできるよう
に冗長な７＼−トウエア（図示されていない）によって
実現され壬いる。

第２図に示すとおり、複数のＴＩリンク１ｔｌｄは、２
０３および２０４で示した複数のＤＰＩ（４から２０１
固）の中で、２０１および２０２で示した回線を通して
終端される。

以前に第１図でＤＰＩ　１１６と示したＤＰＩ２（Ｊ３
および２０４＆！、周辺制御チャネル（図示されていな
い）上のＭＰ１１２カ）ら０）信号によって制御される
。遠隔七−トに減力・れると、２３の空のアータチャ不
ルと、１つのシグナリングチャネルか各Ｔ１リンク上に
作られる。各ＤＰＩの局部発振器は、交換局からのアー
クストリームから回復された１、５４４ＭＨｚ　　のク
ロック信号と同期力）とられる。

複数のＤＰＩは、周辺インタフニーステータバスＰＩＤ
Ｂによつ℃周辺受信回路２０９および周辺送信回路２１
２と結合される。バス２０５は、ＤＦＩ２０３を周辺受
信回路２０９に結合するバス２０６のなかの一つのもの
の受信側である。バス２０８はＤＦＩ２０４を周辺送信
回路２１２に結合するバス２０６のなかの一つのものの
送信側である。

その他のＤＰＩ（図示され℃いない）も同様に受信回路
２υ９および送信回路２１２に結合された送信および受
信ボートを持つ。複数ＴＩリンク１０８上に交換局から
外から出ていく信号は周辺受信回路２０９で２５６のタ
イムスロットのＮＣＴデータ形式に再フォ−マツト化さ
れる。ＮＣＴリンク上を遠隔局から来る信号は周辺送信
回路２１２でい（つかりＤＦＩＫ時分割される。周辺受
信回路２０９および周辺送信回路２１２は、ともに、Ｆ
ＩＵのマルチプレクサ・Ｔマルチプレクサ装置ＭＵＸを
構成する。

各Ｔｌリンク上のフレームの２４の８ビツト語は、直列
リンク１１０で用℃・るためそｉｌそれ１６ビツトの２
５６ＯＮＣＴタイムスロツツトに変換される。各ＰＣＭ
フレームの２４チヤネルを運ぶためにＰＩＤＢバスの１
フレーム内に３２のタイムスロットがあるので、各フレ
ーム［８個の余分なタイムスロットか残ることになる。

第３図は、直列リンクの連続する３２のタイムスロット
のフレームの中で１０本のＰＣＭリンクの２４個のナヤ
不ルの順序の配置を示す割当１図である。いくつかの場
所の文字”　ｓ　”は、０１１１１１１１００００１１
１１という形の１６ビツトの空きを埋めるためのアイド
ル符号語の割付けを示している。８ビツトのＰＣＭ語は
、第５図に関連して以前に言及したように１６ビツトに
拡張される。Ｐビットレま、タイムスロット上に割り当
てられたパリティの位置である。空き埋め用のアイトル
符号は認識可能な系列で繰返し起こるということは明ら
かである。それぞれ１フレーム当り２４ナヤ不ル持つ１
０本のＴｌリンクで、ｌフレーム中の２５６のうち２４
０の直列タイムスロットが割当又られ、そのうちわずか
２３０が呼びのデータのために使用可能である。残りの
１６のタイムスロットには、交換局からデータは供給さ
れない。１０本以下のＴｌリンクがサービス中の場合は
、１６の余分のタイムスロットを含む未割当又のデータ
語にはＭＵＸによつ又アイドル符号か挿入される。

第２図に示すように、Ｔｌ搬送リンク １０８からＮＣＴリンク１１０への遷移はＦＩＵ内で、
ＤＦＩ２υ３および２０４、周辺送信回路２１２、周辺
受信回路２０９、周辺ループバック２１０、受信用読み
出し専用メモリ−ＲＯＭ２１３、送信用ＲＯＭ２１６、
クロックカウンタ２１４、受信用パリアイ発生器２１７
、送信用パリティ発生器２２０、エラーレジスタ２１Ｂ
、リンクインタフェースＬ工２２１および２２４、そし
てリンクループバック２２２がも構成されるマルチプレ
クサ・デマルチプレクサ装置を通して生じる。

ＮＣＴリンク１１０がらＴｌリンク１０８に接続された
交換局の方へ送られるデータはＬＩ２２４によっておよ
そ８１ＶＩ　Ｈｚ　　の速度で４ピツトずつのまとまり
で送信される。第５図に示されるように、各アーク語は
１６ビツトである。６語は４つのまとまり、１−なわち
Ｂ７からＢ４、Ｂ３がらＢＯ，、、ＡからＤｌそしてＥ
からＰに分割される。まとまりは４本の線からなるバス
上を運はｉする。従って全体とじ℃の語の速度は２　Ｍ
　Ｈｚ　　である。装置の送信部では、データはフレー
ム同期、固定パリティ検査およびループバック恢査の実
現を容易にするため、このかたまりの形式で取扱かわれ
る。

送信インターフェースでは、正常動作時は゛データには
奇数パリティが与えられる。全１６ビツトのＮＣＴ語に
対し奇数パリティを作り出すパリティビットは４・曲目
のまとまりのビットＰに置かれる。偶数パリティか検出
されるとエフ−が通報される。

各マルチプレクサは、ＰｊＤＢ上でＤＰＩのグループと
インタフェースをもつ。各ＰＩＤＢは各直列フレームの
間に１６ビツト直列テータの３２のタイムスロットを、
ＤＰＩとの間のより線対上に転送する。さしに、４ＭＨ
ｚ　　のクロットと８ＭＨｚ　　の同期パルスが供給さ
れる。各１６ビツト語のパリティビットの値は、さらに
第３図に示されたパターン化されたパリティの固定アル
ゴリスムによつ又決定される。偶数パリディは各ＰＩＤ
Ｂ１１１フレームの３つのタイムスロット、例えば第３
図の最上性の０．１０および２０で示されるタイムスロ
ット位置に挿入される。次の行では、偶数パリティは１
，１１および２１のタイムスロット位置に割当又られる
。

このパターンは、その他の行についｉも同様である。そ
の他の活性状態（アイドル符号なＶ埋め込まれていない
もの）のタイムスロットは丁べ又奇数パリティを持つ。

第３図のページ２の配列で示される次のフレームでは偶
奇のパリティの割当℃が逆転される。割当℃られるパリ
ティは、タイムスロットの位置と、ＤＰＩアドレス（Ｏ
がら９）の双方の関数である。各ＰＩＤＢのパリアイの
系列は一意である。ＤＰＩは、ＭＵＸに送り返される次
のフレームのデータの割当又パリブイ方式を返すように
作られ又いるので、ＭＵＸは各ＰＩＤＢ、各ＤＰＩおよ
びそのパリティ発生器の一部を倹食１〜ることができる
。

受信データの送り手と送信Ｔ−夕の行先きは、それぞれ
ＲＯＭ２１３および２１６に記憶され℃いる。これらの
ＲＯＭはタイムスロットの計数値の列によってアドレス
され、第４図に示すように、選択符号、そのタイムスロ
ットで受信あるいは送イぎされると予想されるパリティ
の値、そしてＲＯＭのＴ−２語のパリティが自己検査の
ため奇数となるようにする１つのビットを発生する。交
換局から遠隔上ジュールに向けて送られる信号は周辺受
信回路２０９から径路２２７上を受信パリティ検査器２
１゛ｌへと流れる。受信ＲＯＭ２１３は比較のために割
当又られたパリアイを作り出す。遠隔上ジュールから交
換局に向けて送られる信号は、送信パリティ発生器２２
０から径路２２８上を周辺送信回路２１２へと送らｆす
る。送信ＲＯＭ２１６は比較のために割当又られたパリ
ティを作り出す。

ＲＯＭ　Ｋ要求さγしるアクセス時間か２　ＭＨｚのタ
イムスロットの継続時間とほぼ等しいので、結果として
得られるＲＯＭデータは次のタイムスロットで使用する
ため記憶される。

ＲＯＭデータを用いる際のこの遅延は、アドレスバス検
査方式と適合１−ろ。各タイムスロットに対し、受信Ｒ
ＯＭは、現在のアドレスビット信号のパリアイと排他的
論理和、ケート回路で比較した場合に奇数パリティを発
生１−ヘさようなパリティビットを記憶し又いる。

各’ＲＯＭに対１−るデータ語出力は各タイムスロット
毎に奇数パリティかどうか検査される。

従って、止まったクロックカウンタのビットは、■フレ
ームに１度検出することができる。

受信ＲＯＭデータバスあるいはＲＯＭアドレスバスでエ
ラーが検出されると、エフ−レジスタ内の受信ＲＯＭビ
ットはＩＫ上セツトれる。同様に、送信ＲＯＭパリアイ
エフ−が生じろと、エラーレジスタ内の送信ＲＯＭビッ
トはｌにセットされる。

ＭＵＸ内のすべ又のタイミング信号は、１６および８　
Ｍ　Ｈｚ　　のクロック信号と８　ＭＩ（ｚのタロツク
サイクルの縦続期間中に父代ＮＣＴリンクフレームで起
こる立ち下がり同期パルスとによつ℃、タイムスロット
クロックカウンタ２１４に同期がとられる。

連続的な保守検量がパターン化されたバリティ方式によ
ってＭＵＸ内で行なわれる。正しいパリティ系列が送信
パリディ発生仝２２０によって伝送されるチータストリ
ーム上に乗せられる。各ＤＰＩは周辺送信回路２１２か
らのＰＩＤＢ２０８上の３２のタイムスロットについて
、このパリティ系列を検出する。このパリティは周辺受
信回路２０９によってＭＵＸに戻される次のフレームの
データのパリティのフォーマット化に使用される。その
陵受信されたパリティは、受信パリティ検査器２１７に
よって、受信ＲＯＭ２１３内に記憶され又いるパリティ
と比較検査さｉする。２つのパターンが異なれば、エラ
ーレジスタ２１６内のエラーリースレジスタビットがセ
ットされ、割込み信号がＭＰに送られる。するとＭＰは
障害を切分けるために診断手続きを起動する。

付加的な保守上の特徴とし又、ＭＵＸは第２図のインタ
フェースハードウェア内で障害を切分ける要請に応じて
、２種のデータのループバックを行なうことができろ。

第一のループバックは、入力および出力リンクインクフ
ェース２２４および２２１の間でブロック２２２で起こ
る。第２のループバックは、周辺送信回路２１２および
周辺受信回路２０９によつｚ％定のＤＰＩに対し、入力
および出力バス２０６の間のブロック２１０で起こる。

タイムスロットのカウントは、クロックカウンタ２１４
によつ又システムクロックから導出される。このカウン
トは、各ＲＯＭ２１３および２１６のアドレスバスに印
加さｇる。各ＲＯＭへのデータアクセス時間はわずかに
タイムスロットの継続時間より短かいだけである。それ
故、ＲＯＭのデータはフリップフロップ型のレジスタに
ラッチされ、引続（タイムスロットの間使用される。各
タイムスロットハスに対するＲＯＭのデータのビットの
定義は、前に述べたように第４図に示されている。

本発明は、説明のだめの特定の実施例に基づい又記述し
てきたが、その原理は本・侍許ｄｎ求の範囲の精神と領
域の中で電話交換業に関し熟知した者により修正・変更
が可能なものである。

【図面の簡単な説明】

第１図は、本発明が適用可能なテイシタル時分割電話交
換シスデムの簡単なブロック図であり、 第２図は、成子式電話交換システムにおいて、遠隔の交
換モジュールを交換局へ接続するためのマルチプレクサ
・テマルチブレクサを含む本発明の装置インタフェース
回路の簡単なブロック図であり、 第３図は、本発明の実施例で使用されるパリティビット
の割付けを示す図であり、第４図は、第２図の回路でパ
リティ検査方式を実現するのに使用さＪする読み出し専
用メモリーのデータ語のビットの割付けを示す図であり
、 第５図は、本発明に含まれる遠隔の交換モジュールへ結
合されるネットワーク・制御・タイミンクリンクの直列
データストリーム上のデータ語のビットの割付けを示１
−１図である。 〔主要部分の符号の説明〕 第１のメモリ・２１３ 第２のメモリ・・２１Ｇ カウンタ・・２１４ パリティ発生器・・２２０ パリティ検査器・・・２１　’１ エラーレジスタ　２１８ ループバック径路・・・２１０．２２２第１及び第２の
パリティ制御装置・・２２ｏ。 １７ 並列チャネル・１０５ 直列リンク・・・１１０ エラー信号・・２１８゜ 出　願　人　　°　　ウェスターン　エレクトリック刀
ムパニー、イン二一ポレーデット

Claims (1)

1. 【特許請求の範囲】 １２方向の複数チャネル通信システムの伝送正当性維持
   装置において、 すべ又のチャネルに対し℃の選択系列符号と関係するチ
   ャネルに対するパリティピットとを含む前記のシステム
   の各チャネルに対する一行のデータと、系列符号と、全
   体のデータ行とを記憶する両方向の伝送に対し又の第１
   および第２のすでにプログラム−寒れたメモリー、 前記のメモリーから順番にデータの行のｉ売み出しを制
   御するカウンタ、 前記の第２のすでにプログラムされたメモリーに応答し
   又一方の伝送方向の谷データチャネルのパリティを計算
   するパリナイ発生器、 前記の第１のすでにプログラムされたメモリーに応答し
   又、他方の伝送方向の各データナヤネルのパリディを・
   検査するパリティ検査器、及び 各パリナイ障害を記録し割込み信号を発生するエラーレ
   ジスタを備えたことを特徴とする伝送正当性維持装置。 ２、特許請求の範囲第１ｍに記載の伝送正当性維持装置
   におい壬、さらに ｔ４１１　ｔｉ己の第１および第２０メｔリーが与えら
   れた伝送方向の交代するデータのフレームに対し、反対
   の２進値のパリティを発生させる複数ビット語の補系列
   を含むようにあらかじめプログラムされ又いることを特
   、徴とする伝送正当性維持装置。 ３　％許請求の範囲Ｚｌ頃に記載の伝送正当性維持装置
   におい壬、さらに 一方の伝送方向のメツセージデータのパリティ［直か交
   代するフレームの他方向の伝送で返される次のメツセー
   ジデータに反映されることを特徴とする伝送正当性維持
   装置。 ４Ｌ￥ｊ許請求の範囲ｍ１項に記載の伝送正当性維持回
   路置におい又、さラニ ループバック径路かい（っかの２方向メツセージチヤネ
   ルの反対向きの伝送方向の間のいづれかの端子に、ルー
   プバック径路が挿入されるのとは反対の端子がら発生す
   る信号をバイパスするために選択的に挿入できることを
   ％徴とする伝送正当性維持回路。 ５　複数の並列リンクの間で複数の双方向信号を伝送す
   るためのマルチプレクサ内で、それぞれが複数の時分：
   削チャネルと双方向直列リンクの対とを含み、選択符号
   と並列チヤ不ルデータのパリティビットとを含むこのよ
   うなシステムの各チャネルに対するデータの語と、タイ
   ムスロットアドレスと、全体のデータ語のパリティとを
   反対の伝送方向のために記憶する。４ｉと第２のすでに
   ブロクラムされたメモリーと、このような第１と第２の
   メモリーから順番にデータの語の読み出しを制御部づ−
   るためのカウンタと、反対方向の伝送のための第１と第
   ２のパリティ制御装置とを持ち、 前記のマルチプレクサ内で連続的に伝送正当性を維持す
   る方法において、 （ａ）　　前記の第１のメモリーから前記の第１のパリ
   ティ制御装置に向って前記のカウンタの制御の元で５語
   が読み出され、特定の並列チャネルに向かう直列リンク
   から発生する信号語に対し、あらかじめ決められた１語
   毎に交代するパリティを印刀目する工程 （ｂ）　　特定の並列チャネルに受信した最後の信号の
   パリティを特定のチャネルかも発生する次の信号に繰返
   す工程、 （ｃ）　　特定の並列チャネルから付足のタイムスロッ
   ト直列リンクへ向かう各信号のパリディを前記の第２の
   メモリー内に順に記憶された語と比較する工程、及び （ｄ）　　並列チャネルから発生する信号と前記の第２
   のメモリーの印加可能なリンクのタイムスロットとの比
   較で障害が起こるというエフ−信号を発生する工程を含
   むことを特徴とする伝送正当性維持方法。