JPS6319914A - 半導体リレ− - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、静電誘導形トランジスタを用いた半導体リレ
ーに関するものである。

（背景技術） 従来、発光ダイオードとフォトトランジスタとを組み合
わせたフォトカップラと呼ばれる素子が存在する。この
フォトカップラは、出力素子としてバイポーラトランジ
スタを使用しているために、出力電圧として０．６Ｖ程
度以上の電圧を印加しないと出力素子に電流が流れず、
したがって、低電圧領域では使用することができないと
いう問題があった。

一方、低電圧領域で駆動できる出力素子としてＭＯＳＦ
ＥＴを用いた半導体リレーがある。この従来例にあって
は、発光ダイオードにより発生された光信号を、−旦、
光起電力素子にて受光し、光起電力素子にて得られた電
圧によりＭＯＳＦＥＴのゲート・ソース間電圧を上昇せ
しめてＭＯＳＦＥＴを駆動するようになっている。ＭＯ
ＳＦＥＴは低電圧領域において、負荷電流が直線性を示
すという利点があるが、これをリレーの出力素子として
用いる場合には、前記のように、ゲート駆動のための光
起電力素子が必要になるという問題がある。このため、
前述のようなフォトカップラに比べると、構造が複雑と
なって製造コストが増大するという問題があった。また
、ＭＯＳＦＥＴは、高耐圧特性を得ようとすれば、それ
に伴ってオン抵抗も高くなるという問題がある。

さらにまた、ＭＯＳＦＥＴはゲート・ソース間に比較的
大きな静電容重を持っているために、り−ンオフ時には
ゲート・ソース間に蓄積された電荷を放電せしめるのに
時間がかかり、ターンオフ時間が長くなるというＩ？？
！題がある。

従来、この欠点を改善するために、第６図に示されるよ
うに、ＭＯＳＦＥＴ（８）のゲート・ソース間にデプレ
ッションモードのＪＦＥＴ（７）を接続し、発光ダイオ
ード（１）が光信号の発生を停止したときには、第１及
び第２の光起電力素子（５）。

（６）が共に電圧の発生を停止し、デプレッションモー
ドのＪＦＥＴ（７）がオン状態となって、ＭＯＳＦＥＴ
（８）のゲート・ソース間蓄積電荷を放電するようにし
た回路が提案されているが、このような従来例にあって
は、スイッチング特性は改善されるものの、構造が極め
て複雑となり、製造コストが増大するという問題があっ
た。

（発明の目的） 本発明は上述のような点に鑑みてなされたものであり、
その目的とするところは、発光ダイオードからの光信号
によって直接駆動される静電誘導形トランジスタを用い
ることにより、低電圧領域での駆動を可能とした半導体
リレーを提供するにある。

（発明の開示） 本発明に係る半導体リレーは、第１図乃至第５図に示さ
れるように、入力信号に応答して光信号を発生する発光
ダイオード（１）のような発光素子と、前記発光素子か
らの光信号の受光時にドレイン・ソース間に電流が流れ
る静電誘導形トランジスタ（２）とを有して成るもので
ある。

第１図の回路において、発光ダイオード（１）はリレー
入力端子（３）　、　（３’　）に接続されている。リ
レー入力端子（３）、（３°）には、端子（３）ｆｌＩ
！Ｉが端子（３°）側に対して正電位となるように入力
信号が印加されるものである。静電誘導形トランジスタ
（２）のドレイン及びソースはそれぞれリレー出力端子
（４）、（４°）に接続されている。リレー出力端子（
４）　、　（４°）には、端子（４）側が端子（４°）
側に対して正電位となるように外部回路が接続されるも
のである。

第２図は本実施例において用いられる静電誘導形トラン
ジスタ（以下、ＳＩＴという）の断面構造を示す図であ
る。Ｎ中層を介してドレイン電極（Ｄ）に接続されたＮ
″″層の表面には、ソース電極（Ｓ）に接続されるＮ中
層と、ゲート電極（Ｇ）に接続されるＰ中層とが形成さ
れている０図中、斜線を施した部分はアルミ蒸着膜であ
る。このアルミ蒸着膜を施された部分以外の表面は、薄
い酸化シリコンの被膜にて覆われている０発光ダイオー
ド（１）により発せられた光信号は、５ＩＴ（２）の表
面に当たり、そのＮ−層に電子・正孔対を生成する。

これにより、５ＩＴ（２）のドレイン・ソース間に電流
が流れる。５ＩＴ（２）のゲート電極は開放状態となっ
ている。第２図の構造では表面ゲート形５ＩＴ（２）が
示されているが、５ＩＴ（２）の構造としては、埋込み
ゲート形や堀込みゲート形等の構造を用いてもよい０図
示された５ＩＴ（２）はノーマリ・オフ形であり、ゲー
ト電圧がゼロの状態でドレイン・ソース間の電流が遮断
されるものである。５ＩＴ（２）のドレイン・ソース間
の暗電流は１μＡ以下である。

発光ダイオード（１）による光信号を照射したときの５
ＩＴ（２）のドレイン・ソース間の電圧−電流特性の一
例を第３図に示す、第３図において、横軸はトレイン・
ソースｒｒＡ電圧ＶＤＳを示し、縦軸はドレイン・ソー
ス間電流ＩＤＳを示す、この特性図を見れば、５ＩＴ（
２）は低電圧領域でも良好な直線性を示すことが分かる
。５ＩＴ（２）の表面に入射する光の強度がさらに強く
なるような工夫をすれば、電圧−電流特性の立上りはさ
らに急峻なものとなる。

ところで、５ＩＴ（２）の光電流は入射する光の強度に
よって連続的に変化するものではなく、ある光強度以下
では５ＩＴ（２）のドレイン・ソース間はオン状態とは
ならない、したがって、リレー入力端子（３）、（３°
）から発光ダイオード（１）に入力される電流が所定の
スレショルドレベル以下ではリレー出力端子（４）　、
　（４°）間はオフ状態となり、スレショルドレベルを
越えるとリレー出力端子（４）。

（４′）間はオン状態となるようなリレー動作が可能と
なる。

次に、本発明による半導体リレーのスイッチング特性に
ついて説明する。５ＩＴ（２＞は、電気的動特性は高速
であり、かつ、光５度特性が非常に良いことは知られて
いるが、光によるスイッチング特性も高速である。第４
図（ａ）に、第１図の回路についてのスイッチング特性
の一例を示す、同図において、Ｉ　ＬＥＤは発光ダイオ
ード（１）に流れる入力電流を示し、■Ｄｓは５ＩＴ（
２）のドレイン・ソース間に流れる出力電流を示してい
る。この場合、ターンオン時間τｏｎは非常に小さく、
はとんど遅れ時間がないが、ターンオフ時間τｏｆｆに
ついては数１０μＳｅｔ程度の遅れ時間が生じる。これ
は、５ＩＴ（２）のゲートが開放状態であるために、入
射する光信号が消失した後に、Ｎ−層に残留する電子が
逃げ道を失い、消滅するまでに時間が掛かるためである
。これを解決するには、第５図の回路に示すように、５
ＩＴ（２）のゲートとソースとの間に数１０にΩ以上の
高抵抗Ｒ，を接続すれば良い、この第５図の回路につい
てスイッチング特性を第４図（ｂ）に示す、この場合に
は、ターンオン時間τｏｎ、ターンオフ時間τｏｆｆが
、共に数μｓｅｃ程度まで速くなる。

（発明の効果） 以上のように、本発明の半導体リレーでは、出力素子と
して静電誘導形トランジスタを使用しているから、光に
よる直接駆動が可能であり、したがって、リレーの構成
素子が発光素子と静電誘導形トランジスタとの２点だけ
となり、ＭＯＳＦＥＴを用いた場合のように光起電力素
子は不要であるので、構造が簡単で部品点数が少なく、
そのため信頼性も高くなり、また、安価な半導体リレー
を提供できるという優れた効果がある。さらにまた、ス
イッチング特性は従来のＭＯＳＦＥＴを用いたリレーで
は数１０μｓｅｃ程度の応答速度であったのが数μＳｅ
ｅ程度まで速くなり、はぼ１桁以上速くなるという利点
がある。また、静電誘導形トランジスタは光に対して高
感度であるために、フォトカップリングによる構造であ
りながら、出力特性が低電圧領域でも良好な直線性を示
し、さらに、静電誘導形トランジスタは高耐圧にしても
オン抵抗を低くすることができるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は同上に用
いる静電誘導形トランジスタの断面図、第３図は同上の
静電誘導形トランジスタの特性図、第４図は同上の動作
説明図、第５図は本発明の他の実施例の回路図、第６図
は従来例の回路図である。 （１）は発光ダイオード、（２）は静電誘導形トランジ
スタである。

Claims (1)

【特許請求の範囲】
1. （１）入力信号に応答して光信号を発生する発光素子と
   、前記発光素子からの光信号の受光時にドレイン・ソー
   ス間に電流が流れる静電誘導形トランジスタとを有して
   成ることを特徴とする半導体リレー。