JP2000049582A

JP2000049582A - 半導体リレー

Info

Publication number: JP2000049582A
Application number: JP10340189A
Authority: JP
Inventors: Masahiro Izumi; 雅裕泉; Shigeo Akiyama; 茂夫秋山
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 1998-05-29
Filing date: 1998-11-30
Publication date: 2000-02-18

Abstract

(57)【要約】【課題】出力用MOSFETの損傷を確実に防止する。【解決手段】発光素子と、発光素子の光により起電力
を発する第１の受光素子と、第１の受光素子による起電
力による充電により導通する出力用主MOSFETと、出力用
主MOSFETのゲートソース間に接続されて第１の受光素子
による起電力の発生時に遮断する第１の制御用MOSFET
と、発光素子の光により起電力を発生する第２の受光素
子と、第２の受光素子による起電力による充電により出
力用主MOSFETよりも遅く導通する出力用副MOSFETと、出
力用副MOSFETのゲートソース間に接続されて第２の受光
素子による起電力の発生時に遮断する第２の制御用MOSF
ETと、出力用副MOSFETに応じて電流が流れる検知用抵抗
と、検知用抵抗の両端電圧が制御端子と出力端子との間
に電圧が印加されて導通する入出力端子間が出力用主MO
SFETのゲートソース間に接続された保護用トランジスタ
と、を備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、短絡保護機能を有
した半導体リレーに関するものである。

【０００２】

【従来の技術】従来、この種の半導体リレーとして、図
８に示すものがある。このものは、発光素子A 、受光素
子B 、出力用主ＭＯＳＦＥＴC 、出力用副ＭＯＳＦＥＴ
D 、ゲート抵抗E 、制御用ＭＯＳＦＥＴF 、バイアス用
抵抗G 、接続用抵抗H 、検知用抵抗J 、保護用ＭＯＳＦ
ＥＴK を備えて構成される。

【０００３】次に、動作を説明する。両入力端子X1間に
入力信号が入力されると、発光素子A が発光する。そう
すると、受光素子B は、発光素子A の発光した光を受光
して、光起電力を発生する。

【０００４】この光起電力は、出力用主ＭＯＳＦＥＴC
のゲートソース間に印加されるとともに、出力用副ＭＯ
ＳＦＥＴD のゲートソース間に、ゲート抵抗E を介して
印加される。これと同時に、デプレッションモードの制
御用ＭＯＳＦＥＴF のドレインソースを介して光電流が
流れる。

【０００５】また、前述した光起電力によって、出力用
主ＭＯＳＦＥＴC のゲートソース間を充電する電流及び
出力用副ＭＯＳＦＥＴD のゲートソース間を充電する電
流が、バイアス用抵抗G に流れるので、このバイアス用
抵抗G の両端電圧によって、制御用ＭＯＳＦＥＴF のゲ
ートは、ソースに対して負のバイアス電圧を有するよう
になる。そうすると、制御用ＭＯＳＦＥＴF は、このバ
イアス電圧によって、ドレインソース間が瞬時に遮断状
態になるので、出力用主ＭＯＳＦＥＴC のゲートソース
間及び出力用副ＭＯＳＦＥＴD のゲートソース間は、効
率良く充電される。

【０００６】こうして、出力用主ＭＯＳＦＥＴC は、ゲ
ートソース間が充電されてゆき、ゲートソース間電圧が
しきい値電圧を超えると、ドレインソース間が高インピ
ーダンス状態から低インピーダンス状態に変化して、電
源Y 及び負荷Z の間に接続された両出力端子X2間にドレ
イン電流が流れるようになる。また、出力用副ＭＯＳＦ
ＥＴD も、ゲートソース間が充電されてゆき、ドレイン
ソース間が高インピーダンス状態から低インピーダンス
状態になる。

【０００７】なお、出力用副ＭＯＳＦＥＴD のゲートに
は、ゲート抵抗E が接続されているから、出力用副ＭＯ
ＳＦＥＴD のゲートソース間の充電は、出力用主ＭＯＳ
ＦＥＴC のゲートソース間の充電よりも遅くなってお
り、出力用主ＭＯＳＦＥＴC のドレインソース間が完全
に低インピーダンス状態になった後に、出力用副ＭＯＳ
ＦＥＴD のドレインソース間が低インピーダンス状態に
なる。

【０００８】そして、両入力端子X1間に入力信号が入力
されなくると、発光素子A が発光しなくなり、受光素子
B が光起電力を発生しなくなるので、光起電力による電
流がバイアス用抵抗G に流れなくなって、制御用ＭＯＳ
ＦＥＴF のドレインソース間を遮断状態としていたバイ
アス電圧がなくなり、ドレインソース間が導通状態に復
帰する。

【０００９】そうすると、出力用主ＭＯＳＦＥＴC のゲ
ートソース間に充電されていた電荷が、制御用ＭＯＳＦ
ＥＴF のドレインソースを介して放電され、ゲートソー
ス間電圧がしきい値電圧よりも低くなった出力用主ＭＯ
ＳＦＥＴC のドレインソース間が、高インピーダンス状
態になり、ドレイン電流が流れなくなる。

【００１０】また、この半導体リレーは、出力用主ＭＯ
ＳＦＥＴC のドレインソース間が低インピーダンス状態
のときに、何らかの原因で負荷Z が短絡すると、定格を
はるかに超えたドレイン電流が流れようとし、出力用副
ＭＯＳＦＥＴD のドレインソース間を介して、接続用抵
抗H 及び検知用抵抗J にも、負荷Z の短絡に応じた電流
が流れようとする。

【００１１】このとき、検知用抵抗J の両端電圧ＶJ
は、出力用副ＭＯＳＦＥＴD のオン抵抗をＲon、接続用
抵抗H の抵抗値をＲH 、検知用抵抗J の抵抗値をＲJ 、
電源Yの電圧をＶddとすると、(1) 式により算出され
る。

【００１２】ＶJ ＝（Ｖdd×ＲJ ）／（Ｒon＋ＲH ＋ＲJ ） (1) この電圧ＶJ が保護用ＭＯＳＦＥＴK のしきい値電圧を
超えると、保護用ＭＯＳＦＥＴK のドレインソース間が
導通状態になるので、出力用主ＭＯＳＦＥＴCのゲート
ソース間に充電された電荷が、保護用ＭＯＳＦＥＴK の
ドレインソース間を介して放電されて、出力用主ＭＯＳ
ＦＥＴC のゲートソース間電圧が低下するので、出力用
主ＭＯＳＦＥＴC のドレイン電流が制限されるようにな
る。

【００１３】

【発明が解決しようとする課題】上記した従来の半導体
リレーにあっては、出力用主ＭＯＳＦＥＴC に負荷Z の
短絡応じたドレイン電流が流れようとすると、保護用Ｍ
ＯＳＦＥＴK のドレインソース間が導通状態になり、出
力用主ＭＯＳＦＥＴC のゲートソース間に充電された電
荷を放電させて、出力用主ＭＯＳＦＥＴC のドレイン電
流を遮断しようとするので、負荷Z の短絡に応じたドレ
イン電流が流れることによる出力用主ＭＯＳＦＥＴC の
損傷を防止することができる。

【００１４】しかしながら、このものは、出力用主ＭＯ
ＳＦＥＴC のゲートソース間に充電された電荷が放電さ
れるとき、出力用副ＭＯＳＦＥＴD のゲートソース間に
充電された電荷までもが放電されてしまい、出力用副Ｍ
ＯＳＦＥＴD を介して検知用抵抗J に流れる電流が少な
くなって、検知用抵抗J の両端電圧ＶJ も小さくなろう
とするので、保護用ＭＯＳＦＥＴK が遮断状態になろう
とする。

【００１５】従って、出力用主ＭＯＳＦＥＴC のドレイ
ンソース間には、ある電流値に制限されたドレイン電流
が流れ続け、この状態が長い間継続すると、出力用主Ｍ
ＯＳＦＥＴC が損傷してしまう恐れがある。

【００１６】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、出力用ＭＯＳＦＥＴの
損傷を確実に防止することができる半導体リレーを提供
することにある。

【００１７】

【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の発明は、入力信号に応じて光信
号を発光する発光素子と、発光素子の光信号に基づいて
光起電力を発生する第１の受光素子と、第１の受光素子
により発生された光起電力が印加してゲートに電荷が充
電されることによりドレインソース間が高インピーダン
ス状態から低インピーダンス状態に変化する出力用主Ｍ
ＯＳＦＥＴと、出力用主ＭＯＳＦＥＴのゲートソース間
に接続されて第１の受光素子による光起電力の発生時に
低インピーダンス状態から高インピーダンス状態に変化
する第１の制御用ＭＯＳＦＥＴと、発光素子の光信号に
基づいて光起電力を発生する第２の受光素子と、第２の
受光素子により発生された光起電力が印加して電荷がゲ
ートに充電されることによりドレインソース間が高イン
ピーダンス状態から低インピーダンス状態に出力用主Ｍ
ＯＳＦＥＴよりも遅く変化してドレイン電流が流れ得る
出力用副ＭＯＳＦＥＴと、出力用副ＭＯＳＦＥＴのゲー
トソース間に接続されて第２の受光素子による光起電力
の発生時に低インピーダンス状態から高インピーダンス
状態に変化する第２の制御用ＭＯＳＦＥＴと、出力用副
ＭＯＳＦＥＴのインピーダンス状態に応じて電流が流れ
る検知用抵抗と、検知用抵抗の両端電圧が一方端子と制
御端子との間に印加されて低インピーダンス状態になる
一方端子と他方端子との間が出力用主ＭＯＳＦＥＴのゲ
ートソース間に接続された保護用トランジスタと、を備
えた構成にしてある。

【００１８】請求項２記載の発明は、請求項１記載の発
明において、前記保護用トランジスタは、ＭＯＳＦＥＴ
である構成にしてある。

【００１９】請求項３記載の発明は、請求項１記載の発
明において、前記保護用トランジスタは、バイポーラト
ランジスタである構成にしてある。

【００２０】請求項４記載の発明は、請求項１乃至請求
項３のいずれかに記載の発明において、前記第２の受光
素子は、前記第１の受光素子よりも前記発光素子の光信
号に基づいて発生する光起電力が小さい構成にしてあ
る。

【００２１】請求項５記載の発明は、請求項１乃至請求
項４のいずれかに記載の発明において、前記ドレイン電
流が流れるのを規制するようツェナーダイオードが前記
出力用副ＭＯＳＦＥＴと直列に接続された構成にしてあ
る。

【００２２】

【発明の実施の形態】本発明の第１実施形態を図１に基
づいて以下に説明する。この半導体リレーは、発光ダイ
オード（発光素子）1 、第１のフォトダイオードアレイ
（第１の受光素子）2 、出力用主ＭＯＳＦＥＴ3 、第１
のバイアス用抵抗4 、第１の制御用ＭＯＳＦＥＴ5 、第
２のフォトダイオードアレイ（第２の受光素子）6 、出
力用副ＭＯＳＦＥＴ7 、第２のバイアス用抵抗8 、第２
の制御用ＭＯＳＦＥＴ9 、ゲート抵抗10、保護用トラン
ジスタ11、接続用抵抗12、検知用抵抗13を備えて構成さ
れている。

【００２３】発光ダイオード（発光素子）1 は、入力端
子20a,20b の間に入力される入力信号に応じて光信号を
発光する。第１のフォトダイオードアレイ（第１の受光
素子）2 は、複数個のフォトダイオード2aが直列接続さ
れてなり、発光ダイオード1からの光信号を受光して、
光起電力を発生する。出力用主ＭＯＳＦＥＴ3 は、エン
ハンスメントモードであって、そのゲートが第１のフォ
トダイオードアレイ2のアノードに接続され、ドレイン
が出力端子20c に接続され、ソースが出力端子20d に接
続されている。なお、出力端子20c,20d の間には、負荷
30及び電源40が直列接続されている。

【００２４】第１のバイアス用抵抗4 は、その一端が第
１のフォトダイオードアレイ2 のカソードに接続され、
他端が出力用主ＭＯＳＦＥＴ3 のソースに接続されてい
る。第１の制御用ＭＯＳＦＥＴ5 は、デプレッションモ
ードであって、そのゲートソース間が第１のバイアス用
抵抗4 を介して接続され、ドレインが出力用主ＭＯＳＦ
ＥＴ3 のゲートに接続されている。

【００２５】第２のフォトダイオードアレイ（第２の受
光素子）6 は、複数個のフォトダイオード6aが直列接続
されてなり、発光ダイオード1 からの光信号を受光し
て、光起電力を発生する。出力用副ＭＯＳＦＥＴ7 は、
エンハンスメントモードであって、そのドレインが出力
用主ＭＯＳＦＥＴ3 のドレインに接続されている。

【００２６】第２のバイアス用抵抗8 は、その一端が第
２のフォトダイオードアレイ6 のカソードに接続され、
他端が出力用副ＭＯＳＦＥＴ7 のソースに接続されてい
る。第２の制御用ＭＯＳＦＥＴ9 は、デプレッションモ
ードであって、そのゲートソース間が第２のバイアス用
抵抗8 を介して接続され、ドレインがフォトダイオード
アレイ6 のアノードに接続されるとともにゲート抵抗10
を介して出力用副ＭＯＳＦＥＴ7 のゲートに接続されて
いる。

【００２７】保護用トランジスタ11は、保護用ＭＯＳＦ
ＥＴ11a からなり、その一方端子であるソースが出力用
主ＭＯＳＦＥＴ3 のソースに接続され、他方端子である
ドレインが出力用主ＭＯＳＦＥＴ3 のゲートに接続され
ている。接続用抵抗12は、その一端が出力用副ＭＯＳＦ
ＥＴ7 のソースに接続され、他端が検知用抵抗13の一端
に接続されている。検知用抵抗13の他端は、保護用ＭＯ
ＳＦＥＴ11a の制御端子であるソースに接続されてい
る。そして、これらの接続用抵抗12と検知用抵抗13との
接続点は、出力用主ＭＯＳＦＥＴ3 のゲートに接続され
ている。

【００２８】なお、検知用抵抗13の抵抗値は、正常動作
時に、両端電圧が保護用ＭＯＳＦＥＴ11a のしきい値電
圧以下になるよう、また、負荷短絡時には、両端電圧が
保護用ＭＯＳＦＥＴ11a のしきい値電圧Ｖthより大きく
なるよう設定されている。すなわち、出力用主ＭＯＳＦ
ＥＴ3 のドレインソース間にＶａ以上の電圧値がかかっ
たときに、保護用ＭＯＳＦＥＴ11a による保護動作をさ
せるためには、出力用副ＭＯＳＦＥＴ7 のオン抵抗値を
Ron7、接続用抵抗12の抵抗値をＲ12、検知用抵抗13の抵
抗値をＲ13とすると、これらの数値の間には、(2) 式に
示した関係があるから、この関係を満たすように、検知
用抵抗13の抵抗値Ｒ13を設定すればよい。

【００２９】Ｖth＝Ｖａ×Ｒ12／（Ron7＋Ｒ12＋Ｒ13） (2) 例えば、Ｖａ＝１０Ｖとするためには、Ron7＝５００
Ω、Ｒ12＝２３．５ＫΩ、Ｒ13＝６ＫΩ、Ｖth＝２Ｖと
すればよい。

【００３０】次に、動作を説明する。両入力端子20a,20
b 間に入力信号が入力されると、発光素子が発光する。
そうすると、第１のフォトダイオードアレイ2 及び第２
のフォトダイオードアレイ6 は、発光ダイオード1 の発
光した光を受光して、光起電力をそれぞれ発生する。

【００３１】この第１のフォトダイオードアレイ2 によ
る光起電力は、出力用主ＭＯＳＦＥＴ3 のゲートソース
間に印加される。これと同時に、第１の制御用ＭＯＳＦ
ＥＴ5 のドレインソース間を介して光電流が流れる。

【００３２】また、第１のフォトダイオードアレイ2 に
よる光起電力によって、出力用主ＭＯＳＦＥＴ3 のゲー
トソース間を充電する電流及び第１の制御用ＭＯＳＦＥ
Ｔ5のドレインソースを介して電流が流れる電流が、第
１のバイアス用抵抗4 に流れるので、この第１のバイア
ス用抵抗4 の両端電圧によって、第１の制御用ＭＯＳＦ
ＥＴ5 のゲートは、ソースに対して負のバイアス電圧を
有するようになる。そうすると、第１の制御用ＭＯＳＦ
ＥＴ5 は、このバイアス電圧によって、ドレインソース
間が瞬時に遮断状態になるので、出力用主ＭＯＳＦＥＴ
3 のゲートソース間は、効率良く充電される。

【００３３】一方、第２のフォトダイオードアレイ6 に
よる光起電力は、出力用副ＭＯＳＦＥＴ7 のゲートソー
ス間に印加される。これと同時に、第２の制御用ＭＯＳ
ＦＥＴ9 のドレインソース間を介して光電流が流れる。

【００３４】また、第２のフォトダイオードアレイ6 に
よる光起電力によって、出力用副ＭＯＳＦＥＴ7 のゲー
トソース間を充電する電流及び第２の制御用ＭＯＳＦＥ
Ｔ9のドレインソースを介して電流が流れる電流が、第
２のバイアス用抵抗8 に流れるので、この第２のバイア
ス用抵抗8 の両端電圧によって、第２の制御用ＭＯＳＦ
ＥＴ9 のゲートは、ソースに対して負のバイアス電圧を
有するようになる。そうすると、第２の制御用ＭＯＳＦ
ＥＴ9 は、このバイアス電圧によって、ドレインソース
間が瞬時に遮断状態になるので、出力用副ＭＯＳＦＥＴ
7 のゲートソース間は、効率良く充電される。

【００３５】こうして、出力用主ＭＯＳＦＥＴ3 は、ゲ
ートソース間が充電されてゆき、ゲートソース間電圧が
しきい値電圧を超えると、ドレインソース間が高インピ
ーダンス状態から低インピーダンス状態に変化して、電
源及び負荷の間に接続された両出力端子20c,20d 間にド
レイン電流が流れるようになる。また、出力用副ＭＯＳ
ＦＥＴ7 も、ゲートソース間が充電されてゆき、ドレイ
ンソース間が高インピーダンス状態から低インピーダン
ス状態になる。

【００３６】なお、出力用副ＭＯＳＦＥＴ7 のゲートに
は、ゲート抵抗10が接続されているから、出力用副ＭＯ
ＳＦＥＴ7 のゲートソース間の充電は、出力用主ＭＯＳ
ＦＥＴ3 のゲートソース間の充電よりも遅くなってお
り、出力用主ＭＯＳＦＥＴ3 のドレインソース間が完全
に低インピーダンス状態になった後に、出力用副ＭＯＳ
ＦＥＴ7 のドレインソース間が低インピーダンス状態に
なる。

【００３７】また、検知用抵抗13の抵抗値Ｒ13を適宜設
定することにより、検知用抵抗13の両端電圧は、保護用
ＭＯＳＦＥＴ11a のしきい値電圧Ｖth以下となっている
ので、保護用ＭＯＳＦＥＴ11a のドレインソース間が遮
断状態となっている。

【００３８】そして、両入力端子20a,20b 間に入力信号
が入力されなくると、発光ダイオード1 が発光しなくな
り、第１のフォトダイオードアレイ2 及び第２のフォト
ダイオードアレイ6 のいずれもが、光起電力を発生しな
くなるので、光起電力による電流が、第１のバイアス用
抵抗4 にも第２のバイアス用抵抗8 にも流れなくなっ
て、第１の制御用ＭＯＳＦＥＴ5 のドレインソース間を
遮断状態としていたバイアス電圧がなくなるとともに、
第２の制御用ＭＯＳＦＥＴ9 のドレインソース間を遮断
状態としていたバイアス電圧がなくなるので、第１の制
御用ＭＯＳＦＥＴ5 のドレインソース間が導通状態に復
帰するとともに、第２の制御用ＭＯＳＦＥＴ9 のドレイ
ンソース間が導通状態に復帰する。

【００３９】そうすると、出力用主ＭＯＳＦＥＴ3 のゲ
ートソース間に充電されていた電荷が、第１の制御用Ｍ
ＯＳＦＥＴ5 のドレインソースを介して放電されるとと
もに、出力用副ＭＯＳＦＥＴ7 のゲートソース間に充電
されていた電荷が、第２の制御用ＭＯＳＦＥＴ9 のドレ
インソースを介して放電されるので、ゲートソース間電
圧がしきい値電圧よりも低くなった出力用主ＭＯＳＦＥ
Ｔ3 のドレインソース間が、高インピーダンス状態にな
って、ドレイン電流が流れなくなり、ゲートソース間電
圧がしきい値電圧よりも低くなった出力用副ＭＯＳＦＥ
Ｔ7 のドレインソース間も、高インピーダンス状態にな
る。

【００４０】また、この半導体リレーは、出力用主ＭＯ
ＳＦＥＴ3 のドレインソース間が低インピーダンス状態
のときに、何らかの原因で負荷が短絡すると、定格をは
るかに超えたドレイン電流が流れ込もうとする。ところ
が、検知用抵抗13には、保護用ＭＯＳＦＥＴ11a のしき
い値電圧Ｖth以上の電圧が発生するので、保護用ＭＯＳ
ＦＥＴ11a のドレインソース間が導通状態になって、出
力用主ＭＯＳＦＥＴ3のゲートソース間に充電された電
荷が放電される。

【００４１】一方、負荷短絡状態では、保護用ＭＯＳＦ
ＥＴ11a のドレインソース間が導通状態を保持するの
で、出力用主ＭＯＳＦＥＴ3 のドレインソース間が高イ
ンピーダンス状態が保持される。

【００４２】かかる半導体リレーにあっては、出力用副
ＭＯＳＦＥＴ7 が、出力用主ＭＯＳＦＥＴ3 に電荷を充
電させる光起電力を発生する第１のフォトダイオードア
レイ2 とは異なる第２のフォトダイオードアレイ6 によ
り発生された光起電力が印加して電荷が充電されるか
ら、出力用副ＭＯＳＦＥＴ7 のゲートと出力用主ＭＯＳ
ＦＥＴ3 のゲートとが接続されずにすむ。従って、出力
用主ＭＯＳＦＥＴ3 のゲートソース間に充電された電荷
が、導通状態の保護用ＭＯＳＦＥＴ11a のドレインソー
ス間を介して放電されることにより、出力用主ＭＯＳＦ
ＥＴ3 のゲートの電位が低下しても、出力用副ＭＯＳＦ
ＥＴ7 のゲートの電位が低下せず、電流が流れている間
の検知用抵抗13の両端電圧が変化しないから、検知用抵
抗13のゲートソース間に印加される電圧が変化しなくな
って、保護用ＭＯＳＦＥＴ11a のドレインソース間が導
通状態を維持するので、出力用主ＭＯＳＦＥＴ3 のゲー
トソース間に充電された電荷が放電を続け、ドレイン電
流が流れなくなり、出力用主ＭＯＳＦＥＴ3 の損傷を確
実に防止することができる。

【００４３】また、保護用トランジスタ11は、保護用Ｍ
ＯＳＦＥＴ11a であるから、第１の制御用ＭＯＳＦＥＴ
5 、第２の制御用ＭＯＳＦＥＴ9 といった他のＭＯＳＦ
ＥＴと同様な工程で形成され、その工程中で、しきい値
電圧を調整することができる。

【００４４】次に、本発明の第２実施形態を図２に基づ
いて以下に説明する。なお、第３実施形態と同一の素子
には、同一の符号を付し、第３実施形態と異なるところ
のみ記す。第３実施形態では、保護用トランジスタ11
は、保護用ＭＯＳＦＥＴ11a であるが、本実施形態で
は、バイポーラトランジスタ11b となっている。

【００４５】従って、このバイポーラトランジスタ11b
である保護用トランジスタ11は、その一方端子がコレク
タに、他方端子がエミッタに、制御端子がベースとなっ
ている。

【００４６】かかる半導体リレーにあっては、第１実施
形態と同様に、出力用主ＭＯＳＦＥＴ3 の損傷を確実に
防止することができる。

【００４７】また、保護用トランジスタ11は、バイポー
ラトランジスタ11b であるから、出力用主ＭＯＳＦＥＴ
3 に充電された電荷の放電能力を高くすることができ
る。

【００４８】次に、本発明の第３実施形態を図３及び図
４に基づいて以下に説明する。なお、第１実施形態と同
一の素子には同一の符号を付し、第１実施形態と異なる
ところのみ記す。第１実施形態では、ゲート抵抗10を出
力用副ＭＯＳＦＥＴ7 に接続することにより、出力用副
ＭＯＳＦＥＴ7 のゲートソース間の充電を出力用主ＭＯ
ＳＦＥＴ3 のゲートソース間の充電よりも遅らせていた
のに対し、本実施形態では、第２のフォトダイオードア
レイ6 による光起電力を第１のフォトダイオードアレイ
2 による光起電力よりも小さくすることにより、出力用
副ＭＯＳＦＥＴ7 のゲートソース間の充電を出力用主Ｍ
ＯＳＦＥＴ3 のゲートソース間の充電よりも遅らせた構
成となっている。

【００４９】詳しくは、図３に示した回路素子をフレー
ム50内に収容するにあたって、リードフレーム60a 上の
発光ダイオード1 と正面から対向する位置に、リードフ
レーム60b 上の第１のフォトダイオードアレイ2 を配設
し、その第１のフォトダイオードに隣接して第２のフォ
トダイオード6 を配設することによって、第２のフォト
ダイオードアレイ6 を発光ダイオード1 に斜めから対向
させて、封止樹脂70でフレーム内部を封止している。

【００５０】このように、第２のフォトダイオードアレ
イ6 は、発光ダイオード1 に斜めから対向して、発光ダ
イオード1 から発光される光信号の受光が制限されてい
るから、第２のフォトダイオードアレイ6 により発生す
る光起電力が、第１のフォトダイオードアレイ2 により
発生する光起電力よりも小さくなっている。

【００５１】かかる半導体リレーにあっては、第１実施
形態の効果に加えて、第２のフォトダイオードアレイ6
が発光ダイオード1 の光信号に基づいて発生する光起電
力は、第１のフォトダイオードアレイ2 が発光ダイオー
ド1 の光信号に基づいて発生する光起電力よりも小さい
から、出力用副ＭＯＳＦＥＴ7 のゲートソース間の充電
が、出力用主ＭＯＳＦＥＴ3 のゲートソース間の充電よ
りも遅くなるので、出力用副ＭＯＳＦＥＴ7 のゲートソ
ース間の充電を遅くするよう、わざわざ、ゲート抵抗を
接続するようなことをしなくてもよくなる。

【００５２】次に、本発明の第４実施形態を図５に基づ
いて以下に説明する。なお、第３実施形態と同一の素子
には、同一の符号を付し、第３実施形態と異なるところ
のみ記す。第３実施形態では、保護用トランジスタ11
は、保護用ＭＯＳＦＥＴ11a であるが、本実施形態で
は、バイポーラトランジスタ11b となっている。

【００５３】かかる半導体リレーにあっては、第２実施
形態の効果に加えて、ゲート抵抗を接続するようなこと
をしなくてもよくなるという第３実施形態の効果を奏す
ることができる。

【００５４】次に、本発明の第５実施形態を図６に基づ
いて以下に説明する。本実施形態は、基本的には第３実
施形態と同様であるが、出力用主ＭＯＳＦＥＴ3 のドレ
インと出力用副ＭＯＳＦＥＴ7 のドレインとの間に、ツ
ェナーダイオード14が接続されて、ツェナーダイオード
14が出力用副ＭＯＳＦＥＴ7 と直列に接続された構成と
なっている。詳しくは、このツェナーダイオード14は、
そのアノードが出力用副ＭＯＳＦＥＴ7 のドレインに接
続され、カソードが出力用主ＭＯＳＦＥＴ3 のドレイン
に接続されて、ドレイン電流が流れるのを規制してい
る。

【００５５】次に、ツェナーダイオード14のツェナー電
圧の設定手順について説明する。出力用主ＭＯＳＦＥＴ
3 のＯＮ電圧をＶon、ツェナーダイオード14のツェナー
電圧をＶz とすると、Ｖon＜Ｖz と設定すればよい。

【００５６】かかる半導体リレーにあっては、第３実施
形態の効果に加えて、出力用主ＭＯＳＦＥＴ3 の有する
ＯＮ電圧が、ツェナーダイオード14の有するツェナー電
圧Ｖz よりも小さいときは、ドレイン電流が流れなくな
るので、リーク電流を防止することができる。

【００５７】次に、本発明の第６実施形態を図７に基づ
いて以下に説明する。なお、第５実施形態と同一の素子
には、同一の符号を付し、第５実施形態と異なるところ
のみ記す。第５実施形態では、保護用トランジスタ11
は、保護用ＭＯＳＦＥＴ11a であるが、本実施形態で
は、バイポーラトランジスタ11b となっている。

【００５８】かかる半導体リレーにあっては、第４実施
形態の効果に加えて、出力用主ＭＯＳＦＥＴ3 の有する
ＯＮ電圧が、ツェナーダイオード14の有するツェナー電
圧Ｖz よりも小さいときは、ドレイン電流が流れなくな
るので、リーク電流を防止することができるという第５
実施形態の効果を奏することができる。

【００５９】なお、第１実施形態又は第２実施形態の回
路構成に、第５実施形態又は第６実施形態と同様にツェ
ナーダイオード14が接続されても、リーク電流を防止す
ることができるという効果を奏することができる。

【００６０】また、第３乃至第６実施形態では、第２の
フォトダイオードアレイ6 を発光ダイオード1 に斜めに
対向させることにより、第２のフォトダイオードアレイ
6 による起電力を第１のフォトダイオードアレイ2 によ
る起電力を小さくしているが、例えば、第２のフォトダ
イオードアレイ6 の表面に遮光板を設けたり、第２のフ
ォトダイオードアレイ6 そのものを小型化することによ
り、第２のフォトダイオードアレイ6 による起電力を第
１のフォトダイオードアレイ2 による起電力を小さくし
てもよい。

【００６１】また、第５及び第６実施形態では、ツェナ
ーダイオード14は、出力用主ＭＯＳＦＥＴ3 のドレイン
と出力用副ＭＯＳＦＥＴ7 のドレインとの間に接続され
ることにより出力用副ＭＯＳＦＥＴ7 と直列に接続され
ているが、出力用主ＭＯＳＦＥＴ3 のソースと接続用抵
抗12との間に接続されて出力用副ＭＯＳＦＥＴ7 と直列
に接続されても、接続用抵抗12と検知用抵抗13との間に
接続されて出力用副ＭＯＳＦＥＴ7 と直列に接続されて
も、同様の効果を奏することができる。

【００６２】また、第１乃至第６実施形態では、第１の
フォトダイオードアレイ2 に受光される光信号を発光す
る発光ダイオードと第２のフォトダイオードアレイ6 に
受光される光信号を発光する発光ダイオードとは、同一
のものであるが、第１のフォトダイオードアレイ2 に受
光される光信号を発光する発光ダイオード及び第２のフ
ォトダイオードアレイ6 に受光される光信号を発光する
発光ダイオードを別に設けて、互いに同期させた状態で
発光させる構成にしても、同様の効果を奏することがで
きる。

【００６３】

【発明の効果】請求項１記載の発明は、出力用副ＭＯＳ
ＦＥＴが、出力用主ＭＯＳＦＥＴに電荷を充電させる光
起電力を発生する第１のフォトダイオードアレイとは異
なる第２の受光素子により発生された光起電力が印加し
て電荷が充電されるから、出力用副ＭＯＳＦＥＴのゲー
トと出力用主ＭＯＳＦＥＴのゲートとが接続されずにす
む。従って、出力用主ＭＯＳＦＥＴのゲートソース間に
充電された電荷が、導通状態の保護用トランジスタの両
端子間を介して放電されることにより、出力用主ＭＯＳ
ＦＥＴのゲートの電位が低下しても、出力用副ＭＯＳＦ
ＥＴのゲートの電位が低下せず、電流が流れている間の
検知用抵抗の両端電圧が変化しないので、検知用抵抗の
ゲートソース間に印加される電圧が変化しなくなって、
保護用トランジスタの両端子間が導通状態を維持するの
で、出力用主ＭＯＳＦＥＴのゲートソース間に充電され
た電荷が放電を続け、ドレイン電流が流れなくなり、出
力用主ＭＯＳＦＥＴの損傷を確実に防止することができ
る。

【００６４】請求項２記載の発明は、請求項１記載の発
明の効果に加えて、保護用トランジスタは、ＭＯＳＦＥ
Ｔであるから、他のＭＯＳＦＥＴと同様な工程で形成さ
れ、その工程中で、しきい値電圧を調整することができ
る。

【００６５】請求項３記載の発明は、請求項１記載の発
明の効果に加えて、保護用トランジスタは、バイポーラ
トランジスタであるから、出力用主ＭＯＳＦＥＴに充電
された電荷の放電能力を高くすることができる。

【００６６】請求項４記載の発明は、請求項１乃至請求
項３のいずれかに記載の発明の効果に加えて、第２の受
光素子が発光素子の光信号に基づいて発生する光起電力
は、第１の受光素子が発光素子の光信号に基づいて発生
する光起電力よりも小さいから、出力用副ＭＯＳＦＥＴ
のゲートソース間の充電が、出力用主ＭＯＳＦＥＴのゲ
ートソース間の充電よりも遅くなるので、出力用副ＭＯ
ＳＦＥＴのゲートソース間の充電を遅くするよう、わざ
わざ、抵抗を接続するようなことをしなくてもよくな
る。

【００６７】請求項５記載の発明は、請求項１乃至請求
項４のいずれかに記載の発明の効果に加えて、出力用主
ＭＯＳＦＥＴの有するＯＮ電圧が、ツェナーダイオード
の有するツェナー電圧よりも小さいときは、ドレイン電
流が流れなくなるので、リーク電流を防止することがで
きる。

【図面の簡単な説明】

【図１】本発明の第１実施形態の回路図である。

【図２】本発明の第２実施形態の回路図である。

【図３】本発明の第３実施形態の回路図である。

【図４】同上の断面図である。

【図５】本発明の第４実施形態の回路図である。

【図６】本発明の第５実施形態の回路図である。

【図７】本発明の第６実施形態の回路図である。

【図８】従来例の回路図である。

【符号の説明】

1 発光ダイオード（発光素子） 2 第１のフォトダイオードアレイ（第１の受光素子） 3 出力用主ＭＯＳＦＥＴ 5 第１の制御用ＭＯＳＦＥＴ 6 第２のフォトダイオードアレイ（第２の受光素子） 7 出力用副ＭＯＳＦＥＴ 9 第２の制御用ＭＯＳＦＥＴ 11 保護用トランジスタ 11a 保護用ＭＯＳＦＥＴ 11b 保護用バイポーラトランジスタ 13 検知用抵抗 14 ツェナーダイオード

Claims

【特許請求の範囲】

【請求項１】入力信号に応じて光信号を発光する発光
素子と、発光素子の光信号に基づいて光起電力を発生す
る第１の受光素子と、第１の受光素子により発生された
光起電力が印加してゲートに電荷が充電されることによ
りドレインソース間が高インピーダンス状態から低イン
ピーダンス状態に変化する出力用主ＭＯＳＦＥＴと、出
力用主ＭＯＳＦＥＴのゲートソース間に接続されて第１
の受光素子による光起電力の発生時に低インピーダンス
状態から高インピーダンス状態に変化する第１の制御用
ＭＯＳＦＥＴと、発光素子の光信号に基づいて光起電力
を発生する第２の受光素子と、第２の受光素子により発
生された光起電力が印加して電荷がゲートに充電される
ことによりドレインソース間が高インピーダンス状態か
ら低インピーダンス状態に出力用主ＭＯＳＦＥＴよりも
遅く変化してドレイン電流が流れ得る出力用副ＭＯＳＦ
ＥＴと、出力用副ＭＯＳＦＥＴのゲートソース間に接続
されて第２の受光素子による光起電力の発生時に低イン
ピーダンス状態から高インピーダンス状態に変化する第
２の制御用ＭＯＳＦＥＴと、出力用副ＭＯＳＦＥＴのイ
ンピーダンス状態に応じて電流が流れる検知用抵抗と、
検知用抵抗の両端電圧が一方端子と制御端子との間に印
加されて低インピーダンス状態になる一方端子と他方端
子との間が出力用主ＭＯＳＦＥＴのゲートソース間に接
続された保護用トランジスタと、を備えたことを特徴と
する半導体リレー。
【請求項２】前記保護用トランジスタは、ＭＯＳＦＥ
Ｔであることを特徴とする請求項１記載の半導体リレ
ー。
【請求項３】前記保護用トランジスタは、バイポーラ
トランジスタであることを特徴とする請求項１記載の半
導体リレー。
【請求項４】前記第２の受光素子は、前記第１の受光
素子よりも前記発光素子の光信号に基づいて発生する光
起電力が小さいことを特徴とする請求項１乃至請求項３
のいずれかに記載の半導体リレー。
【請求項５】前記ドレイン電流が流れるのを規制する
ようツェナーダイオードが前記出力用副ＭＯＳＦＥＴと
直列に接続されたことを特徴とする請求項１乃至請求項
４のいずれかに記載の半導体リレー。