JP2000252514A - 半導体リレー - Google Patents

Abstract

(57)【要約】 【課題】 設計通りに確実に動作させる。 【解決手段】 入力信号に応じて発光する発光素子1
と、発光素子1 の光を受光して光起電力を発生する受光
素子2 と、光起電力が印加して電荷が充電されて導通状
態に変化する出力用ＭＯＳＦＥＴ3 と、出力用ＭＯＳＦ
ＥＴ3 のゲートソース間に接続された制御用トランジス
タ4 を含み出力用ＭＯＳＦＥＴ3 の電荷の充放電を制御
する制御手段60と、出力用ＭＯＳＦＥＴ3 のソースに接
続された過電流検知用抵抗5 と、過電流検知用抵抗5 の
両端電圧がしきい値を超えると出力用ＭＯＳＦＥＴ3 に
充電された電荷が放電される状態を保持するよう充電さ
れて導通する放電保持用ＭＯＳＦＥＴ6Aが設けられた放
電保持回路50と、を備えた半導体リレーであって、放電
保持回路50は、光起電力の発生していないときに放電保
持用ＭＯＳＦＥＴ6Aに充電された電荷を放電させる放電
用ＭＯＳＦＥＴ12が設けられた構成にしてある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、過電流保護機能を
有した半導体リレーに関するものである。

【０００２】

【従来の技術】本願出願人は、特願平９−３２７７３８
号により、この種の半導体リレーを提案している。この
ものは、図４に示すように、出力用ＭＯＳＦＥＴ3,3 、
ＮＰＮバイポーラトランジスタ4,4 、過電流検知用抵抗
5,5 、第１のＭＯＳＦＥＴ6 、第２のＭＯＳＦＥＴ7 、
低抵抗（低インピーダンス要素）8 、高インピーダンス
要素9 、制御用ＭＯＳＦＥＴ10、制御用抵抗11を備えて
構成されている。

【０００３】発光ダイオード（発光素子）1 は、入力端
子20a,20b の間に入力される入力信号に応じて光信号を
発光する。フォトダイオードアレイ（受光素子）2 は、
複数個のフォトダイオード2aが直列接続されてなり、発
光ダイオード1 からの光信号を受光して光起電力を発生
する。

【０００４】出力用ＭＯＳＦＥＴ3,3 は、いずれもｎチ
ャネル・エンハンスメント型であって、それぞれのゲー
トがフォトダイオードアレイ2 のアノードに接続され、
それぞれのドレインが交流用出力端子20c に接続され、
いずれのソースも過電流検知用抵抗5 を介して直流用出
力端子20d に接続されている。

【０００５】ＮＰＮバイポーラトランジスタ4,4 は、そ
れぞれのベースが過電流検知用抵抗5,5 の一端に、それ
ぞれのエミッタが過電流検知用抵抗5,5 の他端に、それ
ぞれのコレクタが第２のＭＯＳＦＥＴのゲートに接続さ
れている。

【０００６】過電流検知用抵抗5,5 は、それぞれの一端
が出力用ＭＯＳＦＥＴ3,3 のソースに接続されるととも
に、それぞれの他端が制御用抵抗11の一端に接続されて
いる。

【０００７】第１のＭＯＳＦＥＴ6 は、エンハンスメン
ト型であって、そのドレインが低抵抗（低インピーダン
ス要素）8 の一端に接続されて、低抵抗8 と共に第１の
直列回路30をなし、ゲートが第２のＭＯＳＦＥＴ7 のド
レインに接続され、ソースが過電流検知用抵抗5,5 の他
端に接続されている。

【０００８】第２のＭＯＳＦＥＴ7 は、エンハンスメン
ト型であって、そのゲートが第１のＭＯＳＦＥＴ6 のド
レインに接続されるとともにＮＰＮバイポーラトランジ
スタ4,4 のコレクタに接続され、ソースが第１のＭＯＳ
ＦＥＴ6 のソースに接続されている。

【０００９】低抵抗8 は、その他端がフォトダイオード
アレイ2 に接続されることにより、第１のＭＯＳＦＥＴ
6 と共になす第１の直列回路30が、フォトダイオードア
レイ2 のアノードカソード間に接続されることとなる。

【００１０】高インピーダンス要素9 は、ディプレッシ
ョン型のインピーダンス用ＭＯＳＦＥＴ9a及びそのイン
ピーダンス用ＭＯＳＦＥＴ9aのゲートソース間に接続さ
れたインピーダンス用抵抗9bからなり、低抵抗8 よりも
インピーダンスが高くなっている。このインピーダンス
用ＭＯＳＦＥＴ9aは、そのドレインが低抵抗8 の他端に
接続され、ゲートが第１のＭＯＳＦＥＴ6 のゲートに接
続されている。これらのインピーダンス用ＭＯＳＦＥＴ
9a及びインピーダンス用抵抗9bは、インピーダンス用抵
抗9bの一端が第２のＭＯＳＦＥＴ7 のドレインに接続さ
れることにより、第１の直列回路30に並列接続された第
２の直列回路40を、第２のＭＯＳＦＥＴ7 と共に構成し
ている。

【００１１】この第２の直列回路40は、第１の直列回路
30及びＮＰＮバイポーラトランジスタ4,4 と共に、過電
流検知用抵抗5,5 の両端電圧がしきい値を超えると出力
用ＭＯＳＦＥＴ3,3 のゲートソース間に充電された電荷
が放電される状態を保持する放電保持回路50を構成して
いる。

【００１２】制御用ＭＯＳＦＥＴ10は、ｎチャネル・デ
ィプレッション型であって、制御用抵抗11と共に、出力
用ＭＯＳＦＥＴ3,3 の電荷の充放電を制御する制御手段
60を構成する。この制御用ＭＯＳＦＥＴ10は、そのゲー
ト及びソースが制御用抵抗11を介して接続されるととも
に、ドレインが出力用ＭＯＳＦＥＴ3,3 のゲート及びフ
ォトダイオードアレイ2 のアノードにそれぞれ接続され
ている。

【００１３】次に、動作を説明する。発光ダイオード1
が入力信号に応じて光信号を発光すると、フォトダイオ
ードアレイ2 が発光ダイオード1 の光信号を受光して光
起電力を発生する。この光起電力によって、出力用ＭＯ
ＳＦＥＴ3 のゲートソース間に電荷が充電されるととも
に、制御用ＭＯＳＦＥＴ10のドレインソース間に電流が
流れる。こうして、制御用抵抗11に電流が流れると、制
御用抵抗11の両端に電位差が発生し、その電位差によっ
て制御用ＭＯＳＦＥＴ10のドレインとソースとの間が遮
断される。

【００１４】また、フォトダイオードアレイ2 が起電力
を発生することにより、第２のＭＯＳＦＥＴ7 のゲート
ソース間が低抵抗8 を介して充電されてゆくとともに、
第１のＭＯＳＦＥＴ6 のゲートソース間も、高インピー
ダンス要素9 を介して充電されてゆくようになる。こう
して、第１及び第２のＭＯＳＦＥＴ6,7 は、いずれもゲ
ートソース間が充電されてゆくのであるが、高インピー
ダンス要素9 を介してゲートソース間が充電されてゆく
第２のＭＯＳＦＥＴ7 は、高インピーダンス要素9 を介
してゲートソース間が充電されてゆく第１のＭＯＳＦＥ
Ｔ6 よりも充電速度が速いので、第２のＭＯＳＦＥＴ7
が含まれる第２の直列回路40が、第１のＭＯＳＦＥＴ6
が含まれる第１の直列回路30よりも早く導通状態とな
る。

【００１５】このとき、第１のＭＯＳＦＥＴ6 は、その
ゲートソース間に充電された電荷を放電するので、第１
のＭＯＳＦＥＴ6 の含まれる第１の直列回路30が遮断状
態となり、第２のＭＯＳＦＥＴ7 の含まれる第２の直列
回路40が高インピーダンス状態となる。

【００１６】結果として、出力用ＭＯＳＦＥＴ3 のゲー
トソース間に電荷が効率良く充電されるようになり、出
力用ＭＯＳＦＥＴ3 のドレインソース間が、遮断状態か
ら導通状態へと移行する。つまり、出力用ＭＯＳＦＥＴ
3 のドレイン電流が流れることとなる。

【００１７】そして、発光ダイオード1 に入力信号が入
力されなくなって発光しなくなると、フォトダイオード
アレイ2 が光起電力を発生しなくなる。そうすると、制
御用抵抗11の両端に電位差が発生しなくなって、制御用
ＭＯＳＦＥＴ10のドレインソース間が導通状態へと変化
し、出力用ＭＯＳＦＥＴ3 のゲートソース間に充電され
た電荷が、制御用ＭＯＳＦＥＴ10のドレインソース間及
び制御用抵抗11を通って速やかに放電され、出力用ＭＯ
ＳＦＥＴ3 のドレインソース間が遮断状態へと移行す
る。つまり、出力用ＭＯＳＦＥＴ3 のドレイン電流が流
れなくなる。

【００１８】このとき、第２のＭＯＳＦＥＴ7 のゲート
ソース間に充電された電荷も、制御用ＭＯＳＦＥＴ10の
ドレインソース間及び制御用抵抗11を通って速やかに放
電され、第２のＭＯＳＦＥＴ7 のドレインソース間が遮
断状態となる。

【００１９】また、出力用ＭＯＳＦＥＴ3 のドレイン電
流が所定電流を越えて流れると、出力用ＭＯＳＦＥＴ3
のソースに接続された過電流検知用抵抗5 の両端電圧、
すなわち、ＮＰＮバイポーラトランジスタ4 のベースエ
ミッタ間の電圧が増大して、しきい値を超えるようにな
り、ＮＰＮバイポーラトランジスタ4 のエミッタコレク
タ間にコレクタ電流が流れるようになる。こうして、Ｎ
ＰＮバイポーラトランジスタ4 のコレクタ電流が流れる
と、出力用ＭＯＳＦＥＴ3 のゲートソース間に充電され
た電荷が放電される。

【００２０】このとき、第２のＭＯＳＦＥＴ7 のゲート
ソース間に充電された電荷も放電されて、第２のＭＯＳ
ＦＥＴ7 のドレインソース間が遮断状態となり、フォト
ダイオードアレイ2 の起電力による電流の一部によっ
て、第１の直列回路30に含まれる第１のＭＯＳＦＥＴ6
のゲートソース間が高インピーダンス要素9 を介して充
電されて、第１のＭＯＳＦＥＴ6 のドレインソース間が
導通状態となり、第１の直列回路30が低インピーダンス
状態となって、出力用ＭＯＳＦＥＴ3 のゲートソース間
に充電された電荷が第１の直列回路30を通ることによっ
ても放電され、出力用ＭＯＳＦＥＴ3 のドレイン電流が
遮断される。

【００２１】このように、第１のＭＯＳＦＥＴ6 は、過
電流検知用抵抗5 の両端電圧がしきい値を超えると、出
力用ＭＯＳＦＥＴのゲートソース間に充電された電荷が
放電される状態を保持するよう、ゲートソース間が充電
されてドレインソース間を導通させる放電保持用ＭＯＳ
ＦＥＴ6Aとなっている。

【００２２】さらに、フォトダイオードアレイ2 の起電
力による電流の大部分が、この第１の直列回路30を通る
ことによって、出力用ＭＯＳＦＥＴ3 のゲートソース間
に電荷が充電されなくなり、出力用ＭＯＳＦＥＴ3 は、
遮断状態が保持される。

【００２３】

【発明が解決しようとする課題】上記した半導体リレー
にあっては、過電流検知用抵抗5 に所定電流を超えた電
流が流れると、過電流検知用抵抗5 の両端電圧がしきい
値を超えるので、ＮＰＮバイポーラトランジスタ4 が、
第２のＭＯＳＦＥＴ7 のゲートソース間に充電された電
荷を放電させて、第２のＭＯＳＦＥＴ7 のドレインソー
ス間が遮断状態となって第２の直列回路40が遮断状態と
なり、第１のＭＯＳＦＥＴ6 のゲートソース間が充電さ
れてドレインソース間が導通状態となって第１の直列回
路30が導通状態となり、出力用ＭＯＳＦＥＴ3 のゲート
ソース間に充電された電荷を放電するので、フォトダイ
オードアレイ2 の起電力による大部分の電流が流れるよ
うになって、出力用ＭＯＳＦＥＴ3 のゲートソース間に
充電されなくなるから、出力用ＭＯＳＦＥＴ3 は、遮断
状態のままとなって、ドレイン電流が流れなくなるの
で、過電流によって損傷しなくなる。

【００２４】しかしながら、このものは、出力用ＭＯＳ
ＦＥＴ3 のゲートソース間に充電された電荷が、第１の
直列回路30を通って放電している最中に、入力信号が入
力端子20a,20b の間に入力されなくなると、第１のＭＯ
ＳＦＥＴ6 のゲートソース間に充電された電荷が、高イ
ンピーダンス要素9 を含む第２の直列回路40をでしか放
電されないから、充分な放電時間を確保できない場合
は、第１のＭＯＳＦＥＴ6 のゲートソース間に電荷が充
電されていない初期状態に復帰することができなくな
る。そうなると、再度、入力信号が入力端子20a,20b の
間に入力されたとき、第１の直列回路30は、前述した動
作とは逆に、第２の直列回路40よりも先に導通状態とな
って、出力用ＭＯＳＦＥＴ3 のゲートソース間に充電さ
れなくなり、出力用ＭＯＳＦＥＴ3 が遮断状態から導通
状態へ移行しなくなって、設計通りに動作しなくなる恐
れがある。

【００２５】また、このものは、出力用ＭＯＳＦＥＴに
所定電流を越えた電流が流れても、製品そのもののばら
つき、入力電流の電流値のばらつき、又は周囲温度とい
った各種の要因のために、出力用ＭＯＳＦＥＴのゲート
ソース間に充電された電荷が放電する状態を保持するよ
う、放電保持回路50が動作しなくなって、出力用ＭＯＳ
ＦＥＴに充電された電荷が放電されなくなり、設計通り
に動作しなくなる恐れがある。

【００２６】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、設計通りに確実に動作
することのできる半導体リレーを提供することにある。

【００２７】

【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の発明は、入力信号に応じて発光
する発光素子と、発光素子の光を受光して光起電力を発
生する受光素子と、受光素子により発生された光起電力
がゲートソース間に印加して電荷が充電されることによ
りドレインソース間が導通状態に変化する出力用ＭＯＳ
ＦＥＴと、出力用ＭＯＳＦＥＴのゲートソース間に接続
され受光素子による光起電力の発生及び消失に連動して
導通状態が変化する制御用トランジスタを含み出力用Ｍ
ＯＳＦＥＴの電荷の充放電を制御する制御手段と、一端
が出力用ＭＯＳＦＥＴのソースに接続された過電流検知
用抵抗と、過電流検知用抵抗の両端電圧がしきい値を超
えると出力用ＭＯＳＦＥＴのゲートソース間に充電され
た電荷が放電される状態を保持するようゲートソース間
が充電されてドレインソース間を導通させるエンハンス
メント型の放電保持用ＭＯＳＦＥＴが設けられた放電保
持回路と、を備えた半導体リレーであって、前記放電保
持回路は、前記受光素子により光起電力の発生していな
いときに前記放電保持用ＭＯＳＦＥＴに充電された電荷
を放電させる放電用ＭＯＳＦＥＴが設けられた構成にし
てある。

【００２８】請求項２記載の発明は、請求項１記載の発
明において、前記放電保持回路は、前記放電用ＭＯＳＦ
ＥＴとなる第１のＭＯＳＦＥＴ及びその第１のＭＯＳＦ
ＥＴのドレイン側に接続された低インピーダンス要素か
らなり前記受光素子のアノードカソード間に接続される
とともに前記出力用ＭＯＳＦＥＴの放電回路をなした第
１の直列回路と、ゲートが第１のＭＯＳＦＥＴのドレイ
ンに接続されるとともにドレインが第１のＭＯＳＦＥＴ
のゲートに接続されたエンハンスメント型の第２のＭＯ
ＳＦＥＴ及びその第２のＭＯＳＦＥＴのドレイン側に接
続された高インピーダンス要素からなり第１の直列回路
に並列接続された第２の直列回路と、過電流検知用抵抗
の両端電圧がしきい値を超えると第２のＭＯＳＦＥＴの
ゲートソース間に充電された電荷を放電させるトランジ
スタと、を有した構成にしてある。

【００２９】請求項３記載の発明は、請求項２記載の発
明において、前記放電保持回路は、ゲートが前記第２の
ＭＯＳＦＥＴのゲートにソースが前記出力用ＭＯＳＦＥ
Ｔのゲートにそれぞれ接続されたディプレッション型の
充電禁止用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲ
ートソース間に設けられた構成にしてある。

【００３０】請求項４記載の発明は、請求項２又は請求
項３のいずれかに記載の発明において、前記低インピー
ダンス要素又は前記高インピーダンス要素の少なくとも
一方は、インピーダンス用ＭＯＳＦＥＴ及びそのインピ
ーダンス用ＭＯＳＦＥＴのゲートソース間に接続された
インピーダンス用抵抗からなる構成にしてある。

【００３１】請求項５記載の発明は、入力信号に応じて
発光する発光素子と、発光素子の光を受光して光起電力
を発生する受光素子と、受光素子により発生された光起
電力がゲートソース間に印加して電荷が充電されること
によりドレインソース間が導通状態に変化する出力用Ｍ
ＯＳＦＥＴと、出力用ＭＯＳＦＥＴのゲートソース間に
接続され受光素子による光起電力の発生及び消失に連動
して導通状態が変化する制御用トランジスタを含み出力
用ＭＯＳＦＥＴの電荷の充放電を制御する制御手段と、
一端が出力用ＭＯＳＦＥＴのソースに接続された過電流
検知用抵抗と、過電流検知用抵抗の両端電圧がしきい値
を超えると出力用ＭＯＳＦＥＴのゲートソース間に充電
された電荷が放電される状態を保持するようゲートソー
ス間が充電されてドレインソース間を導通させるエンハ
ンスメント型の放電保持用ＭＯＳＦＥＴが設けられた放
電保持回路と、を備え、前記放電保持回路は、第１のＭ
ＯＳＦＥＴ及びその第１のＭＯＳＦＥＴのドレイン側に
接続された低インピーダンス要素からなり前記受光素子
のアノードカソード間に接続されるとともに前記出力用
ＭＯＳＦＥＴの放電回路をなした第１の直列回路と、ゲ
ートが第１のＭＯＳＦＥＴのドレインに接続されるとと
もにドレインが第１のＭＯＳＦＥＴのゲートに接続され
たエンハンスメント型の第２のＭＯＳＦＥＴ及びその第
２のＭＯＳＦＥＴのドレイン側に接続された高インピー
ダンス要素からなり第１の直列回路に並列接続された第
２の直列回路と、過電流検知用抵抗の両端電圧がしきい
値を超えると第２のＭＯＳＦＥＴのゲートソース間に充
電された電荷を放電させるトランジスタと、を有した半
導体リレーであって、前記放電保持回路は、ゲートが前
記第２のＭＯＳＦＥＴのゲートにソースが前記出力用Ｍ
ＯＳＦＥＴのゲートにそれぞれ接続されたディプレッシ
ョン型の充電禁止用ＭＯＳＦＥＴが前記出力用ＭＯＳＦ
ＥＴのゲートソース間に設けられた構成にしてある。

【００３２】請求項６記載の発明は、請求項５記載の発
明において、前記低インピーダンス要素又は前記高イン
ピーダンス要素の少なくとも一方は、インピーダンス用
ＭＯＳＦＥＴ及びそのインピーダンス用ＭＯＳＦＥＴの
ゲートソース間に接続されたインピーダンス用抵抗から
なる構成にしてある。

【００３３】

【発明の実施の形態】本発明の第１実施形態を図１に基
づいて以下に説明する。なお、従来例と同一の素子には
同一の符号を付し、従来の技術で説明した半導体リレー
と重複する部分は一部省略して説明する。

【００３４】このものは、出力用ＭＯＳＦＥＴ3,3 、Ｎ
ＰＮバイポーラトランジスタ4,4 、過電流検知用抵抗5,
5 、第１のＭＯＳＦＥＴ6 、第２のＭＯＳＦＥＴ7 、低
抵抗（低インピーダンス要素）8 、高インピーダンス要
素9 、制御用ＭＯＳＦＥＴ10、制御用抵抗11、放電保持
回路50を備えて構成されている。

【００３５】ここで、放電保持回路50以外は、従来の技
術で説明した半導体リレーと同様なので、説明を省略す
る。

【００３６】詳しくは、放電保持回路50は、従来の技術
で説明した半導体リレーの構成に加えて、エンハンスメ
ント型の放電用ＭＯＳＦＥＴ12が設けられている。詳し
くは、この放電用ＭＯＳＦＥＴ12は、そのドレインが第
１のＭＯＳＦＥＴのゲートに接続されるとともに、制御
用抵抗11の両端にゲート及びソースがそれぞれ接続され
ている。

【００３７】次に、動作を説明する。発光ダイオード1
が入力信号に応じて光信号を発光すると、フォトダイオ
ードアレイ2 が発光ダイオード1 の光信号を受光して光
起電力を発生する。この光起電力によって、出力用ＭＯ
ＳＦＥＴ3 のゲートソース間に電荷が充電されるととも
に、制御用ＭＯＳＦＥＴ10のドレインソース間に電流が
流れる。こうして、制御用抵抗11に電流が流れると、制
御用抵抗11の両端に電位差が発生し、その電位差によっ
て、制御用ＭＯＳＦＥＴ10のドレインとソースとの間が
遮断されるとともに、放電用ＭＯＳＦＥＴ12のドレイン
とソースとの間も遮断される。

【００３８】また、フォトダイオードアレイ2 が起電力
を発生することにより、第２のＭＯＳＦＥＴ7 のゲート
ソース間が低抵抗8 を介して充電されてゆくとともに、
第１のＭＯＳＦＥＴ6 のゲートソース間も、高インピー
ダンス要素9 を介して充電されてゆくようになる。こう
して、第１及び第２のＭＯＳＦＥＴ6,7 は、いずれもゲ
ートソース間が充電されてゆくのであるが、高インピー
ダンス要素9 を介してゲートソース間が充電されてゆく
第２のＭＯＳＦＥＴ7 は、高インピーダンス要素9 を介
してゲートソース間が充電されてゆく第１のＭＯＳＦＥ
Ｔ6 よりも充電速度が速いので、第２のＭＯＳＦＥＴ7
が含まれる第２の直列回路40が、第１のＭＯＳＦＥＴ6
が含まれる第１の直列回路30よりも早く導通状態とな
る。

【００３９】このとき、第１のＭＯＳＦＥＴ6 は、その
ゲートソース間に充電された電荷を放電するので、第１
のＭＯＳＦＥＴ6 の含まれる第１の直列回路30が遮断状
態となり、第２のＭＯＳＦＥＴ7 の含まれる第２の直列
回路40が高インピーダンス状態となる。

【００４０】結果として、出力用ＭＯＳＦＥＴ3 のゲー
トソース間に電荷が効率良く充電されるようになり、出
力用ＭＯＳＦＥＴ3 のドレインソース間が、遮断状態か
ら導通状態へと移行する。つまり、出力用ＭＯＳＦＥＴ
3 のドレイン電流が流れることとなる。

【００４１】そして、発光ダイオード1 に入力信号が入
力されなくなって発光しなくなると、フォトダイオード
アレイ2 が光起電力を発生しなくなる。そうすると、制
御用抵抗11の両端に電位差が発生しなくなって、制御用
ＭＯＳＦＥＴ10のドレインソース間が導通状態へと変化
するとともに、放電用ＭＯＳＦＥＴ12のドレインとソー
スとの間も導通状態へと変化する。このように、制御用
ＭＯＳＦＥＴ10のドレインソース間が導通状態へと変化
すると、出力用ＭＯＳＦＥＴ3 のゲートソース間に充電
された電荷が、制御用ＭＯＳＦＥＴ10のドレインソース
間及び制御用抵抗11を通って速やかに放電され、出力用
ＭＯＳＦＥＴ3 のドレインソース間が遮断状態へと移行
する。つまり、出力用ＭＯＳＦＥＴ3 のドレイン電流が
流れなくなる。

【００４２】このとき、第２のＭＯＳＦＥＴ7 のゲート
ソース間に充電された電荷も、制御用ＭＯＳＦＥＴ10の
ドレインソース間及び制御用抵抗11を通って速やかに放
電され、第２のＭＯＳＦＥＴ7 のドレインソース間が遮
断状態となる。

【００４３】また、出力用ＭＯＳＦＥＴ3 のドレイン電
流が所定電流を越えて流れると、出力用ＭＯＳＦＥＴ3
のソースに接続された過電流検知用抵抗5 の両端電圧、
すなわち、ＮＰＮバイポーラトランジスタ4 のベースエ
ミッタ間の電圧が増大して、しきい値を超えるようにな
り、ＮＰＮバイポーラトランジスタ4 のエミッタコレク
タ間にコレクタ電流が流れるようになる。こうして、Ｎ
ＰＮバイポーラトランジスタ4 のコレクタ電流が流れる
と、出力用ＭＯＳＦＥＴ3 のゲートソース間に充電され
た電荷が放電される。

【００４４】このとき、第２のＭＯＳＦＥＴ7 のゲート
ソース間に充電された電荷も放電されて、第２のＭＯＳ
ＦＥＴ7 のドレインソース間が遮断状態となり、フォト
ダイオードアレイ2 の起電力による電流の一部によっ
て、第１の直列回路30に含まれる第１のＭＯＳＦＥＴ6
のゲートソース間が高インピーダンス要素9 を介して充
電されて、第１のＭＯＳＦＥＴ6 のドレインソース間が
導通状態となり、第１の直列回路30が低インピーダンス
状態となって、出力用ＭＯＳＦＥＴ3 のゲートソース間
に充電された電荷が第１の直列回路30を通ることによっ
ても放電され、出力用ＭＯＳＦＥＴ3 のドレイン電流が
完全に遮断される。

【００４５】さらに、フォトダイオードアレイ2 の起電
力による電流の大部分が、この第１の直列回路30を通る
ことによって、出力用ＭＯＳＦＥＴ3 のゲートソース間
に電荷が充電されなくなり、出力用ＭＯＳＦＥＴ3 は、
遮断状態が保持される。

【００４６】このように、出力用ＭＯＳＦＥＴ3 のゲー
トソース間に充電された電荷が放電されている最中に、
入力信号が入力端子20a,20b の間に入力されなくなる
と、フォトダイオードアレイ2 が光起電力を発生しなく
なるので、制御用抵抗11の両端に電位差が発生しなくな
って、放電用ＭＯＳＦＥＴ12のドレインとソースとの間
も導通状態へと変化するので、第１のＭＯＳＦＥＴ6 の
ゲートソース間に充電された電荷は、この導通状態へと
変化した放電用ＭＯＳＦＥＴ12のドレインとソースとの
間を通り放電されて、第１のＭＯＳＦＥＴ6 のゲートソ
ース間に電荷が充電されていない初期状態に復帰する。
すなわち、放電用ＭＯＳＦＥＴ12は、第１のＭＯＳＦＥ
Ｔ6 からなる放電保持用ＭＯＳＦＥＴ6Aに充電された電
荷を放電させているのである。

【００４７】かかる半導体リレーにあっては、出力用Ｍ
ＯＳＦＥＴ3 に所定電流を越えた電流が流れた後に、出
力用ＭＯＳＦＥＴ3 のゲートソース間に充電された電荷
が放電される状態を保持するよう、第１のＭＯＳＦＥＴ
6 からなる放電保持用ＭＯＳＦＥＴ6Aのゲートソース間
に充電された電荷が、光起電力の発生していないとき、
放電用ＭＯＳＦＥＴ12によって放電させられるから、従
来の技術で説明した半導体リレーとは異なって、確実に
初期状態に復帰するので、出力用ＭＯＳＦＥＴ3 のゲー
トソース間に電荷が充電されるようになり、出力用ＭＯ
ＳＦＥＴ3 のドレインソース間が遮断状態から導通状態
へ移行することができ、設計通りに確実に動作すること
ができる。

【００４８】また、インピーダンス用抵抗9bを電流が流
れることにより発生する電位差は、インピーダンス用Ｍ
ＯＳＦＥＴ9aのゲートソース間の電位差になって、イン
ピーダンス用ＭＯＳＦＥＴ9aのドレインソース間の導通
状態をフィードバックするから、インピーダンス用ＭＯ
ＳＦＥＴ9aのドレインソース間に略定電流が流れるよう
になり、高インピーダンス要素9 そのものを抵抗でなす
のと同様となる。このインピーダンス用抵抗9bは、イン
ピーダンス用ＭＯＳＦＥＴ9aのしきい値を適宜設定する
ことにより、高インピーダンス要素9 そのものをなした
抵抗よりも、抵抗値を小さくすることができ、ひいて
は、シリコン基板上に高インピーダンス要素9 を形成す
るときには、そのデバイスチップを小型化することがで
きる。

【００４９】次に、本発明の第２実施形態を図２に基づ
いて以下に説明する。なお、第１実施形態と実質的に同
一の機能を有する素子には同一の符号を付し、第１実施
形態とは異なるところのみ記す。第１実施形態では、放
電保持回路50は、従来の技術で説明した半導体リレーの
構成に加えて、エンハンスメント型の放電用ＭＯＳＦＥ
Ｔ12が設けられていたのに対し、本実施形態では、従来
の技術で説明した半導体リレーの構成に加えて、ｎチャ
ネルディプレッション型の充電禁止用ＭＯＳＦＥＴ13が
設けられた構成となっている。

【００５０】詳しくは、充電禁止用ＭＯＳＦＥＴ13は、
ゲートが第２のＭＯＳＦＥＴのゲート及びＮＰＮバイポ
ーラトランジスタ4 のコレクタに、ソースが出力用ＭＯ
ＳＦＥＴ3 のゲートにそれぞれ接続され、さらに、ドレ
インがフォトダイオードアレイ2 のアノードに接続され
ることによって、出力用ＭＯＳＦＥＴ3 のゲートソース
間に設けられている。

【００５１】また、充電禁止用ＭＯＳＦＥＴ13が出力用
ＭＯＳＦＥＴ3 のゲートソース間に設けられることによ
り、出力用ＭＯＳＦＥＴ3 は、そのゲートが充電禁止用
ＭＯＳＦＥＴ13を介してフォトダイオードアレイ2 のア
ノードに接続されている。また、制御用ＭＯＳＦＥＴ10
のドレインも、充電禁止用ＭＯＳＦＥＴ13を介してフォ
トダイオードアレイ2 のアノードに接続されている。

【００５２】次に、出力用ＭＯＳＦＥＴ3 のドレイン電
流が所定電流を越えて流れたときの動作のうち、第１実
施形態と異なるところのみ、詳しく説明する。

【００５３】出力用ＭＯＳＦＥＴ3 のドレイン電流が所
定電流を越えて流れて、出力用ＭＯＳＦＥＴ3 のゲート
ソース間に充電された電荷が放電されたとき、充電禁止
用ＭＯＳＦＥＴ13を介して放電される。詳しくは、出力
用ＭＯＳＦＥＴ3 のゲートソース間に電荷が充電され
て、出力用ＭＯＳＦＥＴ3 のドレインソース間が、遮断
状態から導通状態へと移行した状態では、出力用ＭＯＳ
ＦＥＴ3 のゲートの電位と第２のＭＯＳＦＥＴ7 のゲー
トの電位の間の電位差は、小さくなっているので、充電
禁止用ＭＯＳＦＥＴ13のドレインソース間が導通状態と
なっており、この導通状態となっている充電禁止用ＭＯ
ＳＦＥＴ13の寄生ダイオードを介して、放電されるので
ある。

【００５４】このとき、第２のＭＯＳＦＥＴ7 のゲート
ソース間に充電された電荷も放電されて、第２のＭＯＳ
ＦＥＴ7 のドレインソース間が遮断状態となり、フォト
ダイオードアレイ2 の起電力による電流の一部によっ
て、第１実施形態と同様に、第１の直列回路30に含まれ
る第１のＭＯＳＦＥＴ6 のゲートソース間が高インピー
ダンス要素9 を介して充電されて、第１のＭＯＳＦＥＴ
6 のドレインソース間が導通状態となり、第１の直列回
路30が低インピーダンス状態となって、出力用ＭＯＳＦ
ＥＴ3 のゲートソース間に充電された電荷が第１の直列
回路30を通ることによっても放電され、出力用ＭＯＳＦ
ＥＴ3 のドレイン電流が完全に遮断される。

【００５５】このようにして、出力用ＭＯＳＦＥＴ3 の
ゲートソース間に充電された電荷が第１の直列回路30を
通ることによっても放電されると、出力用ＭＯＳＦＥＴ
3 のゲート電位が低くなり、出力用ＭＯＳＦＥＴ3 のゲ
ートの電位と第２のＭＯＳＦＥＴのゲートの電位の間の
電位差は、大きくなるので、充電禁止用ＭＯＳＦＥＴ13
のドレインソース間が遮断状態となる。こうなると、そ
の後の出力用ＭＯＳＦＥＴ3 のゲートソース間に充電さ
れた電荷は、もはや、フォトダイオードアレイ2 の起電
力によって、出力用ＭＯＳＦＥＴ3 のゲートソース間が
充電されないようになる。一方、低インピーダンス状態
となった第１の直列回路30には、フォトダイオードアレ
イ2 の起電力による電荷が供給され続ける。

【００５６】こうして、充電禁止用ＭＯＳＦＥＴ13のド
レインソース間が遮断状態となると、制御用抵抗11に電
流が流れなくなるので、制御用ＭＯＳＦＥＴ10ドレイン
ソース間が導通状態となり、この導通状態となった制御
用ＭＯＳＦＥＴ10のドレインソース間を通って、出力用
ＭＯＳＦＥＴ3 のゲートソース間に充電された電荷が放
電される。

【００５７】かかる半導体リレーにあっては、シリコン
基板上に高インピーダンス要素9 を形成するときにその
デバイスチップを小型化することができるという第１実
施形態の効果に加えて、前述したように、出力用ＭＯＳ
ＦＥＴ3 のゲートソース間に充電された電荷が放電する
と、出力用ＭＯＳＦＥＴ3 のゲート電位が低くなるか
ら、出力用ＭＯＳＦＥＴ3 のゲート電位と第２のＭＯＳ
ＦＥＴのゲート電位との間の電位差が大きくなり、ディ
プレッション型の充電禁止用ＭＯＳＦＥＴ13は、第２の
ＭＯＳＦＥＴのゲートに接続されたゲートと出力用ＭＯ
ＳＦＥＴ3 のゲートに接続されたソースとの間の電位差
が大きくなるので遮断状態となり、出力用ＭＯＳＦＥＴ
3 のゲートソース間に電荷が充電されなくなるので、出
力用ＭＯＳＦＥＴ3 のドレインソース間を完全に遮断す
ることができ、設計通りに確実に動作することができる
という第１実施形態の効果を一段と奏することができ
る。

【００５８】次に、本発明の第３実施形態を図３に基づ
いて以下に説明する。なお、第２実施形態と実質的に同
一の機能を有する素子には同一の符号を付し、第２実施
形態とは異なるところのみ記す。本実施形態は、基本的
には第２実施形態と同様であるが、放電保持回路50は、
第１実施形態と同様に、放電用ＭＯＳＦＥＴ12が設けら
れた構成になっている。

【００５９】放電用ＭＯＳＦＥＴ12は、制御用抵抗11と
フォトダイオードアレイ2 との間に接続された放電制御
用抵抗14の両端に、ゲート及びソースがそれぞれ接続さ
れている。従って、この放電用ＭＯＳＦＥＴ12は、フォ
トダイオードアレイ2 が発光ダイオード1 の光信号を受
光して光起電力を発生したとき、この光起電力による電
流が放電制御用抵抗14に流れると、放電制御用抵抗14の
両端に電位差が発生するので、その電位差によって、ド
レインとソースとの間が遮断される。

【００６０】かかる半導体リレーにあっては、第１実施
形態と同様に、光起電力の発生していないとき、確実に
初期状態に復帰するとともに、第２実施形態と同様に、
出力用ＭＯＳＦＥＴ3 のドレインソース間を完全に遮断
することができるから、設計通りに確実に動作すること
ができるという第１実施形態の効果を一段と奏すること
ができる。

【００６１】なお、第１実施形態では、放電用ＭＯＳＦ
ＥＴ12のゲート及びソースは、制御用抵抗11の両端に接
続されているが、第３実施形態のように、制御用抵抗11
とは別に、放電制御用抵抗14を設けて、その放電制御用
抵抗14に接続されても、同様の効果を奏することができ
る。

【００６２】また、第１乃至第３実施形態では、放電保
持回路50は、ＮＰＮバイポーラトランジスタ4,4 が設け
られているが、ＮＰＮバイポーラトランジスタ4,4 の替
わりに、エンハンスメント型ＭＯＳＦＥＴが設けられて
も、同様の効果を奏することができる。

【００６３】

【発明の効果】請求項１記載の発明は、出力用ＭＯＳＦ
ＥＴに所定電流を越えた電流が流れた後に、出力用ＭＯ
ＳＦＥＴのゲートソース間に充電された電荷が放電され
る状態を保持するよう、放電保持用ＭＯＳＦＥＴのゲー
トソース間に充電された電荷が、光起電力の発生してい
ないとき、放電用ＭＯＳＦＥＴによって放電させられる
から、従来例とは異なって、確実に初期状態に復帰する
ので、出力用ＭＯＳＦＥＴのゲートソース間に電荷が充
電されるようになり、出力用ＭＯＳＦＥＴのドレインソ
ース間が遮断状態から導通状態へ移行することができ、
設計通りに確実に動作することができる。請求項２記載
の発明は、出力用ＭＯＳＦＥＴに所定電流を越えた電流
が流れた後に、出力用ＭＯＳＦＥＴのゲートソース間に
充電された電荷が放電される状態を保持するよう、第１
のＭＯＳＦＥＴからなる放電保持用ＭＯＳＦＥＴのゲー
トソース間に充電された電荷が、光起電力の発生してい
ないとき、放電用ＭＯＳＦＥＴによって放電させられる
から、従来例とは異なって、確実に初期状態に復帰する
ので、出力用ＭＯＳＦＥＴのゲートソース間に電荷が充
電されるようになり、出力用ＭＯＳＦＥＴのドレインソ
ース間が遮断状態から導通状態へ移行することができ、
設計通りに確実に動作することができる。

【００６４】請求項３記載の発明は、出力用ＭＯＳＦＥ
Ｔのゲートソース間に充電された電荷が放電すると、出
力用ＭＯＳＦＥＴのゲート電位が低くなるから、出力用
ＭＯＳＦＥＴのゲート電位と第２のＭＯＳＦＥＴのゲー
ト電位との間の電位差が大きくなり、ディプレッション
型の充電禁止用ＭＯＳＦＥＴは、第２のＭＯＳＦＥＴの
ゲートに接続されたゲートと出力用ＭＯＳＦＥＴのゲー
トに接続されたソースとの間の電位差が大きくなるので
遮断状態となり、出力用ＭＯＳＦＥＴのゲートソース間
に電荷が充電されなくなるので、出力用ＭＯＳＦＥＴの
ドレインソース間を完全に遮断することができる。

【００６５】請求項４記載の発明は、インピーダンス用
抵抗を電流が流れることにより発生する電位差は、イン
ピーダンス用ＭＯＳＦＥＴのゲートソース間の電位差に
なって、インピーダンス用ＭＯＳＦＥＴのドレインソー
ス間の導通状態をフィードバックするから、インピーダ
ンス用ＭＯＳＦＥＴのドレインソース間に略定電流が流
れるようになり、低インピーダンス要素又は高インピー
ダンス要素そのものを抵抗でなすときと同様に、請求項
２記載の効果を奏することができる。しかも、インピー
ダンス用抵抗は、インピーダンス用ＭＯＳＦＥＴのしき
い値を適宜設定することにより、低インピーダンス要素
又は高インピーダンス要素そのものをなした抵抗より
も、抵抗値を小さくすることができ、ひいては、シリコ
ン基板上に低インピーダンス要素又は高インピーダンス
要素を形成するときには、そのデバイスチップを小型化
することができる。

【００６６】請求項５記載の発明は、出力用ＭＯＳＦＥ
Ｔのゲートソース間に充電された電荷が放電すると、出
力用ＭＯＳＦＥＴのゲート電位が低くなるから、出力用
ＭＯＳＦＥＴのゲート電位と第２のＭＯＳＦＥＴのゲー
ト電位との間の電位差が大きくなり、ディプレッション
型の充電禁止用ＭＯＳＦＥＴは、第２のＭＯＳＦＥＴの
ゲートに接続されたゲートと出力用ＭＯＳＦＥＴのゲー
トに接続されたソースとの間の電位差が大きくなるので
遮断状態となり、出力用ＭＯＳＦＥＴのゲートソース間
に電荷が充電されなくなるので、出力用ＭＯＳＦＥＴの
ドレインソース間を完全に遮断することができ、設計通
りに確実に動作することができる。

【００６７】請求項６記載の発明は、インピーダンス用
抵抗を電流が流れることにより発生する電位差は、イン
ピーダンス用ＭＯＳＦＥＴのゲートソース間の電位差に
なって、インピーダンス用ＭＯＳＦＥＴのドレインソー
ス間の導通状態をフィードバックするから、インピーダ
ンス用ＭＯＳＦＥＴのドレインソース間に略定電流が流
れるようになり、低インピーダンス要素又は高インピー
ダンス要素そのものを抵抗でなすときと同様に、請求項
５記載の効果を奏することができる。しかも、インピー
ダンス用抵抗は、インピーダンス用ＭＯＳＦＥＴのしき
い値を適宜設定することにより、低インピーダンス要素
又は高インピーダンス要素そのものをなした抵抗より
も、抵抗値を小さくすることができ、ひいては、シリコ
ン基板上に低インピーダンス要素又は高インピーダンス
要素を形成するときには、そのデバイスチップを小型化
することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態の回路図である。

【図２】本発明の第２実施形態の回路図である。

【図３】本発明の第３実施形態の回路図である。

【図４】従来例の回路図である。

【符号の説明】

1 発光ダイオード（発光素子） 2 フォトダイオードアレイ（受光素子） 3 出力用ＭＯＳＦＥＴ 4 ＮＰＮバイポーラトランジスタ 5 過電流検知用抵抗 6 第１のＭＯＳＦＥＴ 6A 放電保持用ＭＯＳＦＥＴ 7 第２のＭＯＳＦＥＴ 8 低インピーダンス要素（低抵抗） 9 高インピーダンス要素 9a インピーダンス用ＭＯＳＦＥＴ 9b インピーダンス用抵抗 10 制御用ＭＯＳＦＥＴ（制御用トランジスタ） 12 放電用ＭＯＳＦＥＴ 13 充電禁止用ＭＯＳＦＥＴ 30 第１の直列回路 40 第２の直列回路 50 放電保持回路 60 制御手段

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力信号に応じて発光する発光素子と、
   発光素子の光を受光して光起電力を発生する受光素子
   と、受光素子により発生された光起電力がゲートソース
   間に印加して電荷が充電されることによりドレインソー
   ス間が導通状態に変化する出力用ＭＯＳＦＥＴと、出力
   用ＭＯＳＦＥＴのゲートソース間に接続され受光素子に
   よる光起電力の発生及び消失に連動して導通状態が変化
   する制御用トランジスタを含み出力用ＭＯＳＦＥＴの電
   荷の充放電を制御する制御手段と、一端が出力用ＭＯＳ
   ＦＥＴのソースに接続された過電流検知用抵抗と、過電
   流検知用抵抗の両端電圧がしきい値を超えると出力用Ｍ
   ＯＳＦＥＴのゲートソース間に充電された電荷が放電さ
   れる状態を保持するようゲートソース間が充電されてド
   レインソース間を導通させるエンハンスメント型の放電
   保持用ＭＯＳＦＥＴが設けられた放電保持回路と、を備
   えた半導体リレーであって、前記放電保持回路は、前記
   受光素子により光起電力の発生していないときに前記放
   電保持用ＭＯＳＦＥＴに充電された電荷を放電させる放
   電用ＭＯＳＦＥＴが設けられたことを特徴とする半導体
   リレー。
2. 【請求項２】 前記放電保持回路は、前記放電用ＭＯＳ
   ＦＥＴとなる第１のＭＯＳＦＥＴ及びその第１のＭＯＳ
   ＦＥＴのドレイン側に接続された低インピーダンス要素
   からなり前記受光素子のアノードカソード間に接続され
   るとともに前記出力用ＭＯＳＦＥＴの放電回路をなした
   第１の直列回路と、ゲートが第１のＭＯＳＦＥＴのドレ
   インに接続されるとともにドレインが第１のＭＯＳＦＥ
   Ｔのゲートに接続されたエンハンスメント型の第２のＭ
   ＯＳＦＥＴ及びその第２のＭＯＳＦＥＴのドレイン側に
   接続された高インピーダンス要素からなり第１の直列回
   路に並列接続された第２の直列回路と、過電流検知用抵
   抗の両端電圧がしきい値を超えると第２のＭＯＳＦＥＴ
   のゲートソース間に充電された電荷を放電させるトラン
   ジスタと、を有したことを特徴とする請求項１記載の半
   導体リレー。
3. 【請求項３】 前記放電保持回路は、ゲートが前記第２
   のＭＯＳＦＥＴのゲートにソースが前記出力用ＭＯＳＦ
   ＥＴのゲートにそれぞれ接続されたディプレッション型
   の充電禁止用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴの
   ゲートソース間に設けられたことを特徴とする請求項２
   記載の半導体リレー。
4. 【請求項４】 前記低インピーダンス要素又は前記高イ
   ンピーダンス要素の少なくとも一方は、インピーダンス
   用ＭＯＳＦＥＴ及びそのインピーダンス用ＭＯＳＦＥＴ
   のゲートソース間に接続されたインピーダンス用抵抗か
   らなることを特徴とする請求項２又は請求項３のいずれ
   かに記載の半導体リレー。
5. 【請求項５】 入力信号に応じて発光する発光素子と、
   発光素子の光を受光して光起電力を発生する受光素子
   と、受光素子により発生された光起電力がゲートソース
   間に印加して電荷が充電されることによりドレインソー
   ス間が導通状態に変化する出力用ＭＯＳＦＥＴと、出力
   用ＭＯＳＦＥＴのゲートソース間に接続され受光素子に
   よる光起電力の発生及び消失に連動して導通状態が変化
   する制御用トランジスタを含み出力用ＭＯＳＦＥＴの電
   荷の充放電を制御する制御手段と、一端が出力用ＭＯＳ
   ＦＥＴのソースに接続された過電流検知用抵抗と、過電
   流検知用抵抗の両端電圧がしきい値を超えると出力用Ｍ
   ＯＳＦＥＴのゲートソース間に充電された電荷が放電さ
   れる状態を保持するようゲートソース間が充電されてド
   レインソース間を導通させるエンハンスメント型の放電
   保持用ＭＯＳＦＥＴが設けられた放電保持回路と、を備
   え、前記放電保持回路は、第１のＭＯＳＦＥＴ及びその
   第１のＭＯＳＦＥＴのドレイン側に接続された低インピ
   ーダンス要素からなり前記受光素子のアノードカソード
   間に接続されるとともに前記出力用ＭＯＳＦＥＴの放電
   回路をなした第１の直列回路と、ゲートが第１のＭＯＳ
   ＦＥＴのドレインに接続されるとともにドレインが第１
   のＭＯＳＦＥＴのゲートに接続されたエンハンスメント
   型の第２のＭＯＳＦＥＴ及びその第２のＭＯＳＦＥＴの
   ドレイン側に接続された高インピーダンス要素からなり
   第１の直列回路に並列接続された第２の直列回路と、過
   電流検知用抵抗の両端電圧がしきい値を超えると第２の
   ＭＯＳＦＥＴのゲートソース間に充電された電荷を放電
   させるトランジスタと、を有した半導体リレーであっ
   て、前記放電保持回路は、ゲートが前記第２のＭＯＳＦ
   ＥＴのゲートにソースが前記出力用ＭＯＳＦＥＴのゲー
   トにそれぞれ接続されたディプレッション型の充電禁止
   用ＭＯＳＦＥＴが前記出力用ＭＯＳＦＥＴのゲートソー
   ス間に設けられたことを特徴とする半導体リレー。
6. 【請求項６】 前記低インピーダンス要素又は前記高イ
   ンピーダンス要素の少なくとも一方は、インピーダンス
   用ＭＯＳＦＥＴ及びそのインピーダンス用ＭＯＳＦＥＴ
   のゲートソース間に接続されたインピーダンス用抵抗か
   らなることを特徴とする請求項５記載の半導体リレー。