JP2000252515A - 半導体リレー - Google Patents
半導体リレーInfo
- Publication number
- JP2000252515A JP2000252515A JP5060399A JP5060399A JP2000252515A JP 2000252515 A JP2000252515 A JP 2000252515A JP 5060399 A JP5060399 A JP 5060399A JP 5060399 A JP5060399 A JP 5060399A JP 2000252515 A JP2000252515 A JP 2000252515A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- source
- charge
- mosfet
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
Abstract
(57)【要約】
【課題】 出力用ＭＯＳＦＥＴに所定電流を超えて電流
が流れたときに損傷しないようにする。 【解決手段】 入力信号に応じて発光する発光素子1
と、発光素子1 の光を受光して光起電力を発生する受光
素子2 と、受光素子2 により発生された光起電力がゲー
トソース間に印加して電荷が充電されることによりドレ
インソース間が導通状態に変化する出力用ＭＯＳＦＥＴ
3 と、出力用ＭＯＳＦＥＴ3 のゲートソース間の電荷の
充放電を制御する充放電制御回路5 と、を備えた半導体
リレーにおいて、出力用ＭＯＳＦＥＴ3 と熱的に接続さ
れ所定温度を超えることによって出力用ＭＯＳＦＥＴ3
のゲートソース間に充電された電荷を放電させる加熱保
護回路4 が設けられ、その加熱保護回路4 は、所定温度
を超えることによりゲート部の抵抗値に基づく感度に応
じて導通するサイリスタ4aからなる構成にしてある。
が流れたときに損傷しないようにする。 【解決手段】 入力信号に応じて発光する発光素子1
と、発光素子1 の光を受光して光起電力を発生する受光
素子2 と、受光素子2 により発生された光起電力がゲー
トソース間に印加して電荷が充電されることによりドレ
インソース間が導通状態に変化する出力用ＭＯＳＦＥＴ
3 と、出力用ＭＯＳＦＥＴ3 のゲートソース間の電荷の
充放電を制御する充放電制御回路5 と、を備えた半導体
リレーにおいて、出力用ＭＯＳＦＥＴ3 と熱的に接続さ
れ所定温度を超えることによって出力用ＭＯＳＦＥＴ3
のゲートソース間に充電された電荷を放電させる加熱保
護回路4 が設けられ、その加熱保護回路4 は、所定温度
を超えることによりゲート部の抵抗値に基づく感度に応
じて導通するサイリスタ4aからなる構成にしてある。
Description
【０００１】
【発明の属する技術分野】本発明は、過電流保護機能を
有した半導体リレーに関するものである。
有した半導体リレーに関するものである。
【０００２】
【従来の技術】従来、この種の半導体リレーとして、図
３に示すものが存在する。このものは、入力信号に応じ
て発光する発光素子A と、発光素子A の光を受光して光
起電力を発生する受光素子B と、受光素子B により発生
された光起電力がゲートソース間に印加して電荷が充電
されることによりドレインソース間が導通状態に変化し
て出力信号を出力する出力用ＭＯＳＦＥＴC と、出力用
ＭＯＳＦＥＴC のゲートソースの電荷の充放電を制御す
る充放電制御回路D と、を備えている。
３に示すものが存在する。このものは、入力信号に応じ
て発光する発光素子A と、発光素子A の光を受光して光
起電力を発生する受光素子B と、受光素子B により発生
された光起電力がゲートソース間に印加して電荷が充電
されることによりドレインソース間が導通状態に変化し
て出力信号を出力する出力用ＭＯＳＦＥＴC と、出力用
ＭＯＳＦＥＴC のゲートソースの電荷の充放電を制御す
る充放電制御回路D と、を備えている。
【０００３】次に、動作を説明する。発光素子A が入力
信号に応じて発光すると、受光素子B が発光素子A の光
を受光して光起電力を発生する。そうすると、充放電制
御回路D によって、出力用ＭＯＳＦＥＴC のゲートソー
スの電荷の充放電が制御されることによって、出力用Ｍ
ＯＳＦＥＴC は、そのゲートとソースとの間に光起電力
が印加されて充電され、ドレインとソースとの間が遮断
状態から導通状態に変化して、ドレイン電流が流れる。
信号に応じて発光すると、受光素子B が発光素子A の光
を受光して光起電力を発生する。そうすると、充放電制
御回路D によって、出力用ＭＯＳＦＥＴC のゲートソー
スの電荷の充放電が制御されることによって、出力用Ｍ
ＯＳＦＥＴC は、そのゲートとソースとの間に光起電力
が印加されて充電され、ドレインとソースとの間が遮断
状態から導通状態に変化して、ドレイン電流が流れる。
【０００４】
【発明が解決しようとする課題】上記した従来の半導体
リレーにあっては、入力信号の入力される入力側と出力
信号の出力される出力側とは、光結合されていて、機械
的に動作する可動部分がないので、信頼性に優れ、小型
化も容易であるという長所を有している。
リレーにあっては、入力信号の入力される入力側と出力
信号の出力される出力側とは、光結合されていて、機械
的に動作する可動部分がないので、信頼性に優れ、小型
化も容易であるという長所を有している。
【０００５】しかしながら、このものは、出力用ＭＯＳ
ＦＥＴC のドレイン電流が所定電流を超えて流れると、
出力用ＭＯＳＦＥＴC が発熱するようになり、温度上昇
が大きい場合には、半導体リレーそのものが損傷する恐
れがある。
ＦＥＴC のドレイン電流が所定電流を超えて流れると、
出力用ＭＯＳＦＥＴC が発熱するようになり、温度上昇
が大きい場合には、半導体リレーそのものが損傷する恐
れがある。
【０００６】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、出力用ＭＯＳＦＥＴに
所定電流を超えて電流が流れたときに損傷することのな
い半導体リレーを提供することにある。
ので、その目的とするところは、出力用ＭＯＳＦＥＴに
所定電流を超えて電流が流れたときに損傷することのな
い半導体リレーを提供することにある。
【０００７】
【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の発明は、入力信号に応じて発光
する発光素子と、発光素子の光を受光して光起電力を発
生する受光素子と、受光素子により発生された光起電力
がゲートソース間に印加して電荷が充電されることによ
りドレインソース間が導通状態に変化する出力用ＭＯＳ
ＦＥＴと、出力用ＭＯＳＦＥＴのゲートソース間の電荷
の充放電を制御する充放電制御回路と、を備えた半導体
リレーにおいて、前記出力用ＭＯＳＦＥＴと熱的に接続
され所定温度を超えることによって前記出力用ＭＯＳＦ
ＥＴのゲートソース間に充電された電荷を放電させる加
熱保護回路が設けられ、その加熱保護回路は、所定温度
を超えることによりゲート部の抵抗値に基づく感度に応
じて導通するサイリスタからなる構成にしてある。
ために、請求項１記載の発明は、入力信号に応じて発光
する発光素子と、発光素子の光を受光して光起電力を発
生する受光素子と、受光素子により発生された光起電力
がゲートソース間に印加して電荷が充電されることによ
りドレインソース間が導通状態に変化する出力用ＭＯＳ
ＦＥＴと、出力用ＭＯＳＦＥＴのゲートソース間の電荷
の充放電を制御する充放電制御回路と、を備えた半導体
リレーにおいて、前記出力用ＭＯＳＦＥＴと熱的に接続
され所定温度を超えることによって前記出力用ＭＯＳＦ
ＥＴのゲートソース間に充電された電荷を放電させる加
熱保護回路が設けられ、その加熱保護回路は、所定温度
を超えることによりゲート部の抵抗値に基づく感度に応
じて導通するサイリスタからなる構成にしてある。
【０００８】請求項２記載の発明は、請求項１記載の発
明において、前記サイリスタは、そのゲート部に感度調
整用抵抗が接続された構成にしてある。
明において、前記サイリスタは、そのゲート部に感度調
整用抵抗が接続された構成にしてある。
【０００９】請求項３記載の発明は、請求項１又は請求
項２のいずれかに記載の発明において、前記出力用ＭＯ
ＳＦＥＴのドレインソース間に過電流検知抵抗が設けら
れ、その過電流検知抵抗の両端電圧が所定電圧を超える
ことによって前記出力用ＭＯＳＦＥＴのゲートソース間
の電荷を放電する電流制限回路が設けられた構成にして
ある。
項２のいずれかに記載の発明において、前記出力用ＭＯ
ＳＦＥＴのドレインソース間に過電流検知抵抗が設けら
れ、その過電流検知抵抗の両端電圧が所定電圧を超える
ことによって前記出力用ＭＯＳＦＥＴのゲートソース間
の電荷を放電する電流制限回路が設けられた構成にして
ある。
【００１０】
【発明の実施の形態】本発明の第１実施形態を図１に基
づいて以下に説明する。この半導体リレーは、発光ダイ
オード（発光素子）1 、フォトダイオードアレイ（受光
素子）2 、出力用ＭＯＳＦＥＴ3,3 、加熱保護回路4 、
充放電制御回路5 を備えて構成されている。
づいて以下に説明する。この半導体リレーは、発光ダイ
オード（発光素子）1 、フォトダイオードアレイ（受光
素子）2 、出力用ＭＯＳＦＥＴ3,3 、加熱保護回路4 、
充放電制御回路5 を備えて構成されている。
【００１１】発光ダイオード（発光素子）1 は、入力端
子20a,20a の間に入力される入力信号に応じて光信号を
発光する。フォトダイオードアレイ（受光素子）2 は、
複数個のフォトダイオード2aが直列接続されてなり、発
光ダイオード1 からの光信号を受光して光起電力を発生
する。
子20a,20a の間に入力される入力信号に応じて光信号を
発光する。フォトダイオードアレイ（受光素子）2 は、
複数個のフォトダイオード2aが直列接続されてなり、発
光ダイオード1 からの光信号を受光して光起電力を発生
する。
【００１２】出力用ＭＯＳＦＥＴ3,3 は、いずれもｎチ
ャネル・エンハンスメント型であって、それぞれのゲー
トがフォトダイオードアレイ2 のアノードに接続され、
それぞれのドレインが出力端子20b,20b に接続されてい
る。
ャネル・エンハンスメント型であって、それぞれのゲー
トがフォトダイオードアレイ2 のアノードに接続され、
それぞれのドレインが出力端子20b,20b に接続されてい
る。
【００１３】加熱保護回路4 は、サイリスタ4aからな
り、そのアノードがフォトダイオードアレイ2 のアノー
ド及び出力用ＭＯＳＦＥＴ3 のゲートに接続され、カソ
ードがフォトダイオードアレイ2 のカソード及び出力用
ＭＯＳＦＥＴ3 のソースに接続されている。また、この
サイリスタ4aは、そのゲート部に、詳しくは、ゲート部
とカソードとの間に、感度調節用抵抗5 が接続されてい
る。このサイリスタ4aは、出力用ＭＯＳＦＥＴ3 と熱的
に接続されている。
り、そのアノードがフォトダイオードアレイ2 のアノー
ド及び出力用ＭＯＳＦＥＴ3 のゲートに接続され、カソ
ードがフォトダイオードアレイ2 のカソード及び出力用
ＭＯＳＦＥＴ3 のソースに接続されている。また、この
サイリスタ4aは、そのゲート部に、詳しくは、ゲート部
とカソードとの間に、感度調節用抵抗5 が接続されてい
る。このサイリスタ4aは、出力用ＭＯＳＦＥＴ3 と熱的
に接続されている。
【００１４】充放電制御回路6 は、フォトダイオードア
レイ2 のアノードカソード間に接続されるとともに、出
力用ＭＯＳＦＥＴ3 のゲート及びソースに接続されてい
る。この充放電制御回路6 は、出力用ＭＯＳＦＥＴ3 の
ゲートソース間の電荷の充放電を制御する。
レイ2 のアノードカソード間に接続されるとともに、出
力用ＭＯＳＦＥＴ3 のゲート及びソースに接続されてい
る。この充放電制御回路6 は、出力用ＭＯＳＦＥＴ3 の
ゲートソース間の電荷の充放電を制御する。
【００１５】次に、動作を説明する。発光ダイオード1
が入力信号に応じて発光すると、フォトダイオードアレ
イ2 が発光ダイオード1 の光を受光して光起電力を発生
する。そうすると、充放電制御回路4 により、出力用Ｍ
ＯＳＦＥＴ3 のゲートソースの電荷の充放電が制御され
ることによって、出力用ＭＯＳＦＥＴC 3 は、そのゲー
トとソースとの間に光起電力が印加されて充電され、ド
レインとソースとの間が遮断状態から導通状態に変化し
て、ドレイン電流が流れる。
が入力信号に応じて発光すると、フォトダイオードアレ
イ2 が発光ダイオード1 の光を受光して光起電力を発生
する。そうすると、充放電制御回路4 により、出力用Ｍ
ＯＳＦＥＴ3 のゲートソースの電荷の充放電が制御され
ることによって、出力用ＭＯＳＦＥＴC 3 は、そのゲー
トとソースとの間に光起電力が印加されて充電され、ド
レインとソースとの間が遮断状態から導通状態に変化し
て、ドレイン電流が流れる。
【００１６】そして、発光ダイオード1 に入力信号が入
力されなくなって発光しなくなると、フォトダイオード
アレイ2 が光起電力を発生しなくなる。そうすると、充
放電制御回路4 により、出力用ＭＯＳＦＥＴ3 のゲート
ソースの電荷の充放電が制御されることによって、出力
用ＭＯＳＦＥＴ3 のゲートソース間に充電された電荷
が、充放電制御回路4 を通って放電され、出力用ＭＯＳ
ＦＥＴ3 のドレインソース間が遮断状態へと移行する。
つまり、出力用ＭＯＳＦＥＴ3 のドレイン電流が流れな
くなる。
力されなくなって発光しなくなると、フォトダイオード
アレイ2 が光起電力を発生しなくなる。そうすると、充
放電制御回路4 により、出力用ＭＯＳＦＥＴ3 のゲート
ソースの電荷の充放電が制御されることによって、出力
用ＭＯＳＦＥＴ3 のゲートソース間に充電された電荷
が、充放電制御回路4 を通って放電され、出力用ＭＯＳ
ＦＥＴ3 のドレインソース間が遮断状態へと移行する。
つまり、出力用ＭＯＳＦＥＴ3 のドレイン電流が流れな
くなる。
【００１７】また、出力用ＭＯＳＦＥＴ3 のドレイン電
流が所定電流を越えて流れることにより、出力用ＭＯＳ
ＦＥＴ3 が発熱して、その発熱した出力用ＭＯＳＦＥＴ
3 に熱的に接続されたサイリスタ4aも温度上昇し、所定
温度を超えることにより、サイリスタ4aが、そのゲート
部の抵抗値に基づく温度感度に応じて導通すると、出力
用ＭＯＳＦＥＴ3 のゲートソース間に充電された電荷が
放電されて、出力用ＭＯＳＦＥＴ3 のドレインソース間
に流れるドレイン電流が制限される。
流が所定電流を越えて流れることにより、出力用ＭＯＳ
ＦＥＴ3 が発熱して、その発熱した出力用ＭＯＳＦＥＴ
3 に熱的に接続されたサイリスタ4aも温度上昇し、所定
温度を超えることにより、サイリスタ4aが、そのゲート
部の抵抗値に基づく温度感度に応じて導通すると、出力
用ＭＯＳＦＥＴ3 のゲートソース間に充電された電荷が
放電されて、出力用ＭＯＳＦＥＴ3 のドレインソース間
に流れるドレイン電流が制限される。
【００１８】かかる半導体リレーにあっては、出力用Ｍ
ＯＳＦＥＴ3 に所定電流を超えて電流が流れて、出力用
ＭＯＳＦＥＴ3 が発熱すると、その発熱した出力用ＭＯ
ＳＦＥＴ3 に熱的に接続されたサイリスタ4aの温度も上
昇し、サイリスタ4aの温度が所定温度を超えるようにな
ると、導通したサイリスタ4aによって、出力用ＭＯＳＦ
ＥＴ3 のゲートソース間に充電された電荷を放電させら
れて、出力用ＭＯＳＦＥＴ3 に流れる電流が制限される
から、温度上昇がそれ程大きくなくなり、半導体リレー
そのものが損傷しなくなる。
ＯＳＦＥＴ3 に所定電流を超えて電流が流れて、出力用
ＭＯＳＦＥＴ3 が発熱すると、その発熱した出力用ＭＯ
ＳＦＥＴ3 に熱的に接続されたサイリスタ4aの温度も上
昇し、サイリスタ4aの温度が所定温度を超えるようにな
ると、導通したサイリスタ4aによって、出力用ＭＯＳＦ
ＥＴ3 のゲートソース間に充電された電荷を放電させら
れて、出力用ＭＯＳＦＥＴ3 に流れる電流が制限される
から、温度上昇がそれ程大きくなくなり、半導体リレー
そのものが損傷しなくなる。
【００１９】しかも、サイリスタ4aは、酸化バナジウム
系や硫化銀系のものとなるクリテジスタとは異なって、
充放電制御回路等と同一のチップ上に作成しにくくなる
ことはなく、製作がやり易くなる。
系や硫化銀系のものとなるクリテジスタとは異なって、
充放電制御回路等と同一のチップ上に作成しにくくなる
ことはなく、製作がやり易くなる。
【００２０】また、サイリスタ4aは、そのゲート部に接
続された感度調節用抵抗5 の抵抗値を替えることによっ
て、導通の際の感度を変えることができるので、設計の
自由度を上げることができる。
続された感度調節用抵抗5 の抵抗値を替えることによっ
て、導通の際の感度を変えることができるので、設計の
自由度を上げることができる。
【００２１】次に、本発明の第２実施形態を図２に基づ
いて以下に説明する。本実施形態は、基本的には第１実
施形態と同様での構成であるが、さらに、過電流検知抵
抗7,7 及びＮＰＮバイポーラトランジスタ（電流制限回
路）8 が設けられた構成となっている。
いて以下に説明する。本実施形態は、基本的には第１実
施形態と同様での構成であるが、さらに、過電流検知抵
抗7,7 及びＮＰＮバイポーラトランジスタ（電流制限回
路）8 が設けられた構成となっている。
【００２２】詳しくは、過電流検知用抵抗7,7 は、それ
ぞれの一端が出力用ＭＯＳＦＥＴ3,3 のソースに接続さ
れて、出力用ＭＯＳＦＥＴ3 に直列接続され、それぞれ
の他端がフォトダイオードアレイ2 のカソードに接続さ
れている。
ぞれの一端が出力用ＭＯＳＦＥＴ3,3 のソースに接続さ
れて、出力用ＭＯＳＦＥＴ3 に直列接続され、それぞれ
の他端がフォトダイオードアレイ2 のカソードに接続さ
れている。
【００２３】ＮＰＮバイポーラトランジスタ（電流制限
回路）8 は、それぞれのベースが過電流検知用抵抗7 の
一端に、それぞれのエミッタが過電流検知用抵抗7 の他
端に、それぞれのコレクタが出力用ＭＯＳＦＥＴ3 のゲ
ート及びフォトダイオードアレイ2 のアノードに接続さ
れている。
回路）8 は、それぞれのベースが過電流検知用抵抗7 の
一端に、それぞれのエミッタが過電流検知用抵抗7 の他
端に、それぞれのコレクタが出力用ＭＯＳＦＥＴ3 のゲ
ート及びフォトダイオードアレイ2 のアノードに接続さ
れている。
【００２４】次に、このものの動作のうち、第１実施形
態と異なるところのみ説明する。出力用ＭＯＳＦＥＴ3
のドレイン電流が所定電流を越えて、過電流検知抵抗7
に流れると、その過電流検知抵抗7,7 の両端電圧、すな
わち、ＮＰＮバイポーラトランジスタ8 のベースエミッ
タ間の電圧が増大して、所定電圧を超えるようになり、
ＮＰＮバイポーラトランジスタ8 のエミッタコレクタ間
にコレクタ電流が流れるようになる。こうして、ＮＰＮ
バイポーラトランジスタ8 のコレクタ電流が流れると、
出力用ＭＯＳＦＥＴ3 のゲートソース間に充電された電
荷が放電されて、出力用ＭＯＳＦＥＴ3 のドレインソー
ス間に流れるドレイン電流が制限される。
態と異なるところのみ説明する。出力用ＭＯＳＦＥＴ3
のドレイン電流が所定電流を越えて、過電流検知抵抗7
に流れると、その過電流検知抵抗7,7 の両端電圧、すな
わち、ＮＰＮバイポーラトランジスタ8 のベースエミッ
タ間の電圧が増大して、所定電圧を超えるようになり、
ＮＰＮバイポーラトランジスタ8 のエミッタコレクタ間
にコレクタ電流が流れるようになる。こうして、ＮＰＮ
バイポーラトランジスタ8 のコレクタ電流が流れると、
出力用ＭＯＳＦＥＴ3 のゲートソース間に充電された電
荷が放電されて、出力用ＭＯＳＦＥＴ3 のドレインソー
ス間に流れるドレイン電流が制限される。
【００２５】かかる半導体リレーにあっては、出力用Ｍ
ＯＳＦＥＴ3 に直列接続された過電流検知抵抗7 に所定
電流を超えて電流が流れると、過電流検知抵抗7 の両端
電圧が所定電圧を超えるようになり、ＮＰＮバイポーラ
トランジスタ8 が、出力用ＭＯＳＦＥＴ3 のゲートソー
ス間の電荷を放電するから、出力用ＭＯＳＦＥＴ3 に流
れる電流が制限されるようになって、半導体リレーその
ものが損傷しなくなるという第１実施形態の効果を、一
段と奏することができる。
ＯＳＦＥＴ3 に直列接続された過電流検知抵抗7 に所定
電流を超えて電流が流れると、過電流検知抵抗7 の両端
電圧が所定電圧を超えるようになり、ＮＰＮバイポーラ
トランジスタ8 が、出力用ＭＯＳＦＥＴ3 のゲートソー
ス間の電荷を放電するから、出力用ＭＯＳＦＥＴ3 に流
れる電流が制限されるようになって、半導体リレーその
ものが損傷しなくなるという第１実施形態の効果を、一
段と奏することができる。
【００２６】なお、第１及び第２実施形態では、出力用
ＭＯＳＦＥＴは、ｎチャネルであるが、ｐチャネルで
も、同様の効果を奏することができる。
ＭＯＳＦＥＴは、ｎチャネルであるが、ｐチャネルで
も、同様の効果を奏することができる。
【００２７】また、第１及び第２実施形態では、電流制
限回路は、ＮＰＮバイポーラトランジスタであるが、Ｍ
ＯＳＦＥＴでも、同様の効果を奏することができる。
限回路は、ＮＰＮバイポーラトランジスタであるが、Ｍ
ＯＳＦＥＴでも、同様の効果を奏することができる。
【００２８】
【発明の効果】請求項１記載の発明は、出力用ＭＯＳＦ
ＥＴに所定電流を超えて電流が流れて、出力用ＭＯＳＦ
ＥＴが発熱すると、その発熱した出力用ＭＯＳＦＥＴに
熱的に接続された加熱保護回路の温度も上昇し、加熱保
護回路の温度が所定温度を超えるようになると、加熱保
護回路によって、出力用ＭＯＳＦＥＴのゲートソース間
に充電された電荷を放電させられて、出力用ＭＯＳＦＥ
Ｔに流れる電流が制限されるから、温度上昇がそれ程大
きくなくなり、半導体リレーそのものが損傷しなくな
る。
ＥＴに所定電流を超えて電流が流れて、出力用ＭＯＳＦ
ＥＴが発熱すると、その発熱した出力用ＭＯＳＦＥＴに
熱的に接続された加熱保護回路の温度も上昇し、加熱保
護回路の温度が所定温度を超えるようになると、加熱保
護回路によって、出力用ＭＯＳＦＥＴのゲートソース間
に充電された電荷を放電させられて、出力用ＭＯＳＦＥ
Ｔに流れる電流が制限されるから、温度上昇がそれ程大
きくなくなり、半導体リレーそのものが損傷しなくな
る。
【００２９】しかも、加熱保護回路は、酸化バナジウム
系や硫化銀系のものとなるクリテジスタではなく、サイ
リスタからなるのであるから、クリテジスタのように充
放電制御回路等と同一のチップ上に作成しにくくなるこ
とはなく、製作がやり易くなる。
系や硫化銀系のものとなるクリテジスタではなく、サイ
リスタからなるのであるから、クリテジスタのように充
放電制御回路等と同一のチップ上に作成しにくくなるこ
とはなく、製作がやり易くなる。
【００３０】請求項２記載の発明は、請求項１記載の発
明の効果に加えて、サイリスタは、そのゲート部に接続
された感度調節用抵抗の抵抗値を替えることによって、
導通の際の感度を変えることができるので、設計の自由
度を上げることができる。
明の効果に加えて、サイリスタは、そのゲート部に接続
された感度調節用抵抗の抵抗値を替えることによって、
導通の際の感度を変えることができるので、設計の自由
度を上げることができる。
【００３１】請求項３記載の発明は、出力用ＭＯＳＦＥ
Ｔに直列接続された過電流検知抵抗に大きな電流が流れ
ると、過電流検知抵抗の両端電圧が所定電圧を超えるよ
うになり、電流制限回路が、出力用ＭＯＳＦＥＴのゲー
トソース間の電荷を放電するから、出力用ＭＯＳＦＥＴ
に流れる電流が制限されるようになって、半導体リレー
そのものが損傷しなくなるという請求項１記載の発明を
一段と奏することができる。
Ｔに直列接続された過電流検知抵抗に大きな電流が流れ
ると、過電流検知抵抗の両端電圧が所定電圧を超えるよ
うになり、電流制限回路が、出力用ＭＯＳＦＥＴのゲー
トソース間の電荷を放電するから、出力用ＭＯＳＦＥＴ
に流れる電流が制限されるようになって、半導体リレー
そのものが損傷しなくなるという請求項１記載の発明を
一段と奏することができる。
【図１】本発明の第１実施形態の回路図である。
【図２】本発明の第２実施形態の回路図である。
【図３】従来例の回路図である。
1 発光ダイオード（発光素子） 2 フォトダイオードアレイ（受光素子） 3 出力用ＭＯＳＦＥＴ 4 加熱保護回路 4a サイリスタ 5 感度調整用抵抗 6 充放電制御回路 7 過電流検知抵抗 8 ＮＰＮバイポーラトランジスタ（電流制限回路）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年２月１８日（２０００．２．１
８）
８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】次に、動作を説明する。発光ダイオード1
が入力信号に応じて発光すると、フォトダイオードアレ
イ2 が発光ダイオード1 の光を受光して光起電力を発生
する。そうすると、充放電制御回路4 により、出力用Ｍ
ＯＳＦＥＴ3 のゲートソースの電荷の充放電が制御され
ることによって、出力用ＭＯＳＦＥＴ3 は、そのゲート
とソースとの間に光起電力が印加されて充電され、ドレ
インとソースとの間が遮断状態から導通状態に変化し
て、ドレイン電流が流れる。
が入力信号に応じて発光すると、フォトダイオードアレ
イ2 が発光ダイオード1 の光を受光して光起電力を発生
する。そうすると、充放電制御回路4 により、出力用Ｍ
ＯＳＦＥＴ3 のゲートソースの電荷の充放電が制御され
ることによって、出力用ＭＯＳＦＥＴ3 は、そのゲート
とソースとの間に光起電力が印加されて充電され、ドレ
インとソースとの間が遮断状態から導通状態に変化し
て、ドレイン電流が流れる。
Claims (3)
- 【請求項１】 入力信号に応じて発光する発光素子と、
発光素子の光を受光して光起電力を発生する受光素子
と、受光素子により発生された光起電力がゲートソース
間に印加して電荷が充電されることによりドレインソー
ス間が導通状態に変化する出力用ＭＯＳＦＥＴと、出力
用ＭＯＳＦＥＴのゲートソース間の電荷の充放電を制御
する充放電制御回路と、を備えた半導体リレーにおい
て、 前記出力用ＭＯＳＦＥＴと熱的に接続され所定温度を超
えることによって前記出力用ＭＯＳＦＥＴのゲートソー
ス間に充電された電荷を放電させる加熱保護回路が設け
られ、その加熱保護回路は、所定温度を超えることによ
りゲート部の抵抗値に基づく感度に応じて導通するサイ
リスタからなることを特徴とする半導体リレー。 - 【請求項２】 前記サイリスタは、そのゲート部に感度
調整用抵抗が接続されたことを特徴とする請求項１記載
の半導体リレー。 - 【請求項３】 前記出力用ＭＯＳＦＥＴに過電流検知抵
抗が直列接続され、その過電流検知抵抗の両端電圧が所
定電圧を超えることによって前記出力用ＭＯＳＦＥＴの
ゲートソース間の電荷を放電する電流制限回路が設けら
れたことを特徴とする請求項１又は請求項２のいずれか
に記載の半導体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060399A JP2000252515A (ja) | 1999-02-26 | 1999-02-26 | 半導体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5060399A JP2000252515A (ja) | 1999-02-26 | 1999-02-26 | 半導体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000252515A true JP2000252515A (ja) | 2000-09-14 |
Family
ID=12863555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5060399A Pending JP2000252515A (ja) | 1999-02-26 | 1999-02-26 | 半導体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000252515A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11476850B1 (en) | 2021-03-23 | 2022-10-18 | Kabushiki Kaisha Toshiba | Semiconductor relay device |
-
1999
- 1999-02-26 JP JP5060399A patent/JP2000252515A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11476850B1 (en) | 2021-03-23 | 2022-10-18 | Kabushiki Kaisha Toshiba | Semiconductor relay device |
| JP7374948B2 (ja) | 2021-03-23 | 2023-11-07 | 株式会社東芝 | 半導体リレー装置 |
| US11916547B2 (en) | 2021-03-23 | 2024-02-27 | Kabushiki Kaisha Toshiba | Semiconductor relay device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930001442B1 (ko) | 반도체 릴레이 회로 | |
| US5514996A (en) | Photo-coupler apparatus | |
| JP2007173493A (ja) | 半導体装置 | |
| JP2009147022A (ja) | 光半導体リレー | |
| JP2000252515A (ja) | 半導体リレー | |
| JP2812874B2 (ja) | 光結合素子 | |
| JP2007095848A (ja) | 半導体装置 | |
| JP3837372B2 (ja) | 半導体リレー | |
| JP3637749B2 (ja) | 半導体リレー | |
| JPH10233669A (ja) | 半導体リレー | |
| JPH10308529A (ja) | 半導体リレー | |
| JP2003133925A (ja) | 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー | |
| JP2000252514A (ja) | 半導体リレー | |
| JP3086905B2 (ja) | 光結合型半導体リレー | |
| JP2001028437A (ja) | 過電流保護装置 | |
| JP3451810B2 (ja) | 光結合型半導体リレー | |
| JPH10327056A (ja) | 絶縁ゲート型半導体装置 | |
| JPH1154784A (ja) | 半導体リレー | |
| JPH10215159A (ja) | 半導体リレー | |
| JP2002232282A (ja) | 半導体リレー及びその製造方法 | |
| JP2002050952A (ja) | 半導体リレー及びその製造方法 | |
| JP2002076866A (ja) | 半導体リレー | |
| JP3006281B2 (ja) | 光結合型リレー回路 | |
| JP2006340311A (ja) | 半導体リレー装置 | |
| JPH0396011A (ja) | 光結合型リレー回路 |