KR930001442B1 - 반도체 릴레이 회로 - Google Patents

Abstract

내용 없음.

Description

반도체 릴레이 회로

제1도는 본 발명에 따른 반도체 릴레이 회로의 제1실시예를 도시한 회로도.

제2도는 제1도 회로에서 저항수단이 정류수단에 대하여 직렬로 접속된 제2실시예를 도시한 회로도.

제3도는 제2도의 실시예에서 저항수단의 저항치와 반응시간과의 관계를 도시한 도면.

제4도는 본 발명에 따른 반도체 릴레이 회로이 제3실시예에 관한 회로도.

제5도는 제4도 회로에서 저항수단이 정류수단에 대하여 직결로 접속된 제4실시예를 도시한 도면.

본 발명에 반도체 릴레이 회로에 관한 것으로서, 특히, 입력신호를 광신호로 변환시키는 발광다이오드와 같은 발광수단에 광결합된 광기전성(光起電性) 다이오드 열을 사용하여 광신호를 전기신호로 변환시키며, 광신호가 변환되는 전기신호를 이용하여(이후에 "FET"로서 간단하게 기재될) 출력 전계 효과 트랜지스터를 구동시키는 회로 구성을 분리시킨 반도체 릴레이 회로에 관한 것이다.

언급된 종류의 반도체 릴레이 회로는, 예를들어, 장치 및 장비들을 계측하고 측정하는에 있어서 전기신호를 전송하고 제어하는 시스템에서 효과적으로 사용될 수 있다.

언급된 종류의 반도체 장치는 예로서 MOSFET가 발광다이오드에 광학적으로 결합되는 광전기성 다이오드 어레이에 직렬접속되고, 정상 ON형 접합 FET는 (normally ON type junction FET)이 MOSFET의 게이트 및 소오스 간에 접속되며, 게다가 광기전성 다이오드 어레이는 접합 FET의 게이트 및 소오스 사이에 저항을 통해 접속되는 회로로서 미국 특허번호 제4,390,790호에 제안되었다.

이러한, 미국특허에서, MOSFET는 정상 ON형 접합 FET가 또다른 다이오드 어레이에 의해 구동되도록 배열하는 중간 상태로 유지되는 것을 방지하므로 고속 동작을 어느 정도 확장시킬 수 있다. 회로배치는 접합 FET를 다른 다이오드 어레이와 결합되도록 하기 때문에 다른 한편으로는 일반적으로 다이오드 어레이가 더욱 큰 칩 크기를 필요로하여 광전달 효과를 저하시키며 동작속도가 더욱 저하된다. 출력 FET가 완전히 온되고 드레인과 소오스 간의 전류가 제로로 될때, 광기전성 다이오드 어레이로부터의 전류는 출력 FET의 드레인과 소오스 간을 흐를 것이므로, 출력 FET가 매우 높은 ON 저항치를 가지며, 그 드레인 전압이 게이트 전압, 즉 정상적으로 약 5V 이상으로서 정상 동작 범위가 제한된다는 어려움을 가졌던 전압보다 높은 레벨로 되는 드문 경우에만 고속동작이 이루어질수 있다.

Y.Nozaki등의 일본 실용신안등록출원 공개번호 제 64-33228호에서, MOSFET의 드레인과 게이트간에 제어부 전원을 통해 포토트랜지스터를 접속하고 MOSFET의 게이트로 연결된 포토트랜지스터를 통해 그 전원으로부터 전류를 공급하여 MOSFET의 동작을 가속시키는 방법이 발표되었다. 그러나, 이 방법에 따르면, 고속동작은 온상태에서 얻어질 수 있지만 턴오프 동작의 가속은 MOSFET의 게이트와 소오스간에서 제어회로의 어떠한 방전도 없기 때문에 아직은 결함이 있으므로, MOSFET의 게이트와 드레인간의 광전류의 역류가 억제될 수 없고 이미 공지된 배열과 같은 이유 때문에 정상 동작범위가 제한된다는 문제가 여전히 존재해 왔다.

본 발명의 발명자와 동일한 미국 특허번호 제4,801,822호인 종래발명에 따르면, MOSFET는 발광다이오드에 광결합된 광기전성 다이오드 어레이에 접속되고, 디플리션 모드 구동 FET는 이 MOSFET의 게이트와 소오스간에 접속되고, 저항과 정전압 전도 소자의 병렬회로는 구동 FET의 게이트와 소오스간 접속되므로 정전압 전도소자는 디플리션 모드 구동 FET의 드레시홀드 레벨보다 높은 전압을 인가하여 도통될 것이며 출력 FET는 소자의 도통 상태에서 전도 전류를 사용하여 출력 FET의 게이트와 소오스 양단에 충전되고 드레인과 게이트 양단에서 방전되는 반도체 회로가 제공된다. 이 회로 배열은 충분히 만족스러운 고속 턴오프 동작을 얻을 수 있지만 턴온 상태에서의 고속 동작을 얻기에는 아직 불충분하다.

본 발명의 목적은, 출력 FET의 게이트와 소오스 양단의 전압을 상승시키는 요구시간을 단축시켜 고속회로 동작을 얻을 수 있는 반도체 릴레이 회로를 제공하는 것으로서, 회로의 정상동작 범위보다 더욱 넓어질 수 있다.

본 발명에 따르면, 이 목적은 광신호를 발생시키는 발광소자, 발광소자에 광결합되어 광신호를 수신하면서 광기전성 출력을 발생시키는 다이오드 어레이, FET의 게이트와 소오스 양단에 인가된 광기전성 출력에 의해 제1임피던스 상태에서 제2임피던스 상태로 가변되어지는 광기전성 다이오드 어레이에 접속된 출력 FET, FET의 동작을 제어하는 게이트와 소오스 간에 접속된 수단, 출력 FET의 드레인과 소오스간에 접속된 반도체 수단과 정류수단의 직렬회로, 다이오드 어레이가 광신호를 수신할때, 출력 FET의 게이트와 소오스 이동간에 축적된 전하의 충전로를 형성하기 위해 저임피던스 상태로 전환되는 반도체 수단, FET의 드레인과 소오스 양단전압이 사실상 제로로 될때 출력 FET의 게이트와 드레인 양단에 광전류의 역류 발생을 차단하는 정류수단으로 구성되는 반도체 릴레이 회로에 의해 실현될 수 있다.

본 발명은 첨부된 도면에 도시된 실시예를 참고로 설명되지만, 단지 이 실시예에만 한정되는 것이 아니라 특허청구범위 내에서 가능한한 모든 수정, 변환 및 등가배열을 포함할 수 있다.

본 발명에 따른 반도체 릴레이 회로의 실시예를 도시한 제1도에 대해 언급하면, 회로는 대개 릴레이 입력회로(10)와 그곳으로부터 분리된 상태로 릴레이 입력회로(10)에 광결합되는 릴레이 출력회로(11)를 포함한다. 릴레이 입력회로(10)는 전원(12), 입력신호를 전송하기 위해 전원(12)에 접속된 릴레이 스위치(13) 및 입력신호에 대해 광신호를 발생시키기 위해 저항(15)를 통해 릴레이 스위치(13)에 접속된 발광다이오드(14)를 포함한다.

릴레이 출력회로(11)에서 다이오드(16)의 어레이는 발광다이오드(14)로 부터 수신된 광신호로 광기전성 출력을 발생시키기 위해 입력회로(10)의 발광다이오드(14)에 광결합되어 구성된다.

이러한 광기전성 다이오드 어레이(16)는 바람직하게는 N채널 엔헨스먼트 모드인 출력 MOSFET(17)의 게이트와 소오스에 접속되어 게이트와 소오스 양단에 다이오드 어레이(16)로부터 광기전성 출력을 인가하여 제1임피던스 상태로 부터 제2임피던스 상태로 바꾸는 작용을 하는 반면 FET(17)의 임피던스 상태에 따라 부하(20)를 제어하기 위해 출력 FET(17)가 소스측에 대하여 드레인 측이 양전위로 되도록 게이트와 소스에서 출력단자쌍(18 및 18a)을 통해 전원(19)과 부하(20)의 직렬회로에 접속된다.

더욱이, 출력 FET(17)의 게이트와 소오스 양단에 방전로를 형성할 제어회로(21)가 접속되지만, 예를들어, 이 회로(21)는 다이오드 어레이(16)의 광기전성 출력의 존재 여부에 대하여 고임피던스 상태와 저임피던스 상태간에 그 상태를 변화시키는 예를들어 디플리션 모드 FET 또는 그 유사한 것일 수 있다. 더욱이, 출력 FET(17)의 드레인과 게이트 양단의 포토 트랜지스터(22)와 다이오드(23)가 직렬로 접속되어 있다.

이런 경우에, 포토 트랜지스터(22)는 또한 다이오드 어레이(16)와 동일 방식으로 릴레이 입력회로(10)의 발광다이오드(14)에 광학적으로 연결되어 있다.

그래서 포토 트랜지스터(22)는 또한 저임피던스 상태로 변화시키기 위해 동시에 발광다이오드(14)로 부터 신호를 수신할 것이다. 포토 트랜지스터(22)의 저임피던스 상태로 변화에 대해, 출력 FET(17)의 게이트와 소오스를 지나서 축적된 전하에 대한 충전로가 제공되므로서 출력 FET(17)의 게이트와 소오스를 가로지르는 전압 상승에 대한 요구시간이 현저히 줄어들 것이며, 특히 출력 FET(17)와 릴레이 출력회로(11)의 터닝-온(turning-on)에 대해 특별히 고속동작이 촉진될 수 있다.

이런 경우에 있어, 터닝-오프 동작은 제어회로(21)에 의해 가속화 될 수 있으므로, 전체 회로의 고속동작이 실현될 수 있다. 동시에, 출력 FET(17)의 드레인과 소오스 양단의 전압이 실제로 0이 된 경우, 즉, 이 FET가 실제로 완전한 도전 상태로 변화된 경우에 출력 FET(17)의 게이트와 드레인을 지나는 흐름으로부터 다이오드 어레이(16)로부터의 광전류를 방지하는데 다이오드(23)가 효과적이므로, 출력 FET의 게이트 전압은 낮아지지 않으며 전체 회로의 정상 동작이 릴레이 처럼 확실하게 된다.

다음은 제2도에 대해 언급하면, 한계 저항(30)이 제1도의 회로에서 포토 트랜지스터(22)와 다이오드(23)간에 삽입된 측면에서 제1도의 반도체 릴레이 회로의 더 개량된 동작 모습을 도시하였다. 이 배열에서 출력 FET(17)의 반응시간은 제3도에 도시된 결과처럼 변화된 한계저항(30)의 값으로 측정되었다. 한계저항(30)의 값이 다른 회로소자들의 특성에 따라 적절히 선택될 수 있는 반면에, 제3도의 예에서, 한계저항(30)의 값이 0.5에서 1.0[μΩ]의 범위 내에 있는 경우, 곡선(T.on)으로 도시된 터닝-온에 대한 반응시간이 약 48[μΩ]가 되고 곡선(T.off)로 도시된 터닝-오프에 대한 반응시간이 약 36[μs]로 되는 것에서 안정된 반응시간이 얻어질 수 있다.

이것은 가속화된 반도체 수단(22)들의 터닝-오프 시간이 제어회로(21)의 터닝-온 시간보다 길게된 경우 조차도, 출력 FET의 게이트 전위의 강하를 방해하지 않기 위해 터닝-오프에 대해 출력 FET의 드레인으로 부터 게이트로 흐르는 전류를 제한하기 위해 한계저항이 배열되어 있기 때문이다.

제2도의 소자에서, 다른 회로의 소자들은 제1도의 소자들과 실제로 동일하며 제1도에서의 동일 부재번호는 또한 제2도에서도 사용되었다.

제1도와 제2도의 반도체 릴레이 회로에서 포토 트랜지스터(22)는 출력 FET(17), 약간 다른 감광성 소자, 포토 다이리스터(photothyristor)종류, 포토다이오드 및 발광다이오드로부터 광신호가 일반적으로 쓰일수 있는 것에 대해 전류를 흐르게 하는 유사한 것의 게이트와 소오스를 지나는 전하에 대해 양충전 경로를 형성하는 소자로서 사용되었다.

제4도에 대해 언급하면, 본 발명에 따른 반도체 릴레이 회로의 더 좋은 실시예를 도시하였는데, 회로는 릴레이 입력회로(50) 및 그곳에서 부터 절연상태를 지속하는 동안 입력회로(50)에 광학적으로 연결된 계전기 출력회로(51)를 포함한다. 릴레이 입력회로(50)는 릴레이 단자(53 및 53a)가 발광다이오드(54)에 접속된 전원(52), 그리고 단자(53 및 53a)중 하나와 전원(52)사이에 삽입된 저항(55)을 포함하므로서, 광신호는 단자(53 및 53a)로의 입력신호에 대하여 발광다이오드(54)의 출력으로서 전송될 것이다.

릴레이 출력회로(51)는 릴레이 입력회로(50)의 발광다이오드(54)에 광학적으로 연결된 다이오드 어레이(56)를 포함하므로서, 광기전성 출력이 발광다이오드(54)로 부터의 광신호에 대하여 다이오드 어레이(56)에 의해 발생될 것이다.

MOSFET(57)의 출력 트랜지스터는 광기전성 다이오드 어레이(56)에 게이트와 소오스가 접속되어 있으며, 반면에 이 출력 FET(57)가 바람직하게는 엔헨스먼트 모드형 N채널이어야 하므로 FET(57)의 게이트와 소오스를 가로질러 다이오드 어레이(56)로부터 광기전성 출력의 적용에 대해 제1임피던스 상태에서 제2임피던스 상태로 변화시키는 기능을 한다. 더욱이 출력 FET(57)의 드레인과 소오스를 지나서, 전원(59)과 부하(60)의 직렬회로는 출력단자(58 및 58a) 쌍을 통해 접속되므로 드레인측은 소오스측에 대하여 양전위로 될것이며, 부하(60)는 출력 FET(57)의 임피던스 상태에 따라 제어된다.

반면에, 출력 FET(57)의 게이트와 소오스를 지나서 방전로를 형성할 제어 FET(61)가 접속되지만, 다이오드 어레이(56)의 광기전성 출력의 존재 또는 부재에 따라 고임피던스 상태와 저임피던스 상태간에 그 상태를 변화시키기 위해 이 FET는 바람직하게는 디플리션 모드형이 되어야 한다.

더욱이, 출력 FET(57)의 드레인과 게이트를 지나, NPN트랜지스터(62)의 직렬회로가 접속되고, 이 NPN트랜지스터(62)는 그것의 베이스에서 다이오드 어레이(56)의 양극측으로 접속되며, 반면에 저항(64)는 출력 FET(57)의 게이트와 다이오드 어레이(56)의 양극(positive pole)사이에 삽입된다.

제4도의 실시예에서, 특히 다이오드 어레이(56)에서 입력 광신호에 대해 발생된 광기전성 출력은 제어 FET(61)의 소오스와 드레인을 통해 저항(64)에 제공되고, 그리고 저항(64)를 지나는 전압이 드래시 홀드 레벨을 초과하기 때문에, 제어 FET(61)는 고임피던스 상태로 변화하므로서, 전하는 출력 FET(57)의 게이트와 소오스를 지나 실행될 것이다. 이 충전을 수반하여, 저항(64)에서 발생된 전압은 정상적으로 바이어스될 NPN트랜지스터(62)의 베이스와 에미터를 지나 인가되고, 도전상태는 NPN트랜지스터(62)의 켈렉터와 에미터를 지나 이르게 된다.

따라서, 제1도의 실시예와 같은 방법에서, 출력 FET(57)의 게이트와 소오스를 지나 축적된 전하에 대한 충전로는 NPN트랜지스터(62)통해 형성되므로, 출력 FET(57)의 게이트와 소오스를 지나는 전압 상승은 갑자기 만들어지므로 릴레이 출력회로(51)이 터닝-온은 가속화 될 수 있다. 출력 FET(57)의 드레인과 소오스를 지나는 전압이 실제로 0이 될때, 다이오드 어레이(56)로부터 광전류는 출력 FET(57)의 게이트와 드레인간의 역류와 유사하지만, 이 역류는 다이오드(63)에 의해 제거된다. 반면에 다이오드 어레이(56)에 광신호가 중단되고 광기전성 출력의 발생을 중단할 경우, NPN트랜지스터(62)는 비도전성으로 변화되기 위해 출력 FET(57)의 게이트와 소오스를 지나는 전압에 의해 베이스와 에미터를 지나서 역으로 바이어스 된다.

동시에, 제어 FET(61)의 게이트와 소오스를 지나는 전압은 저임피던스 상태로 변화될 FET(61)로 제공되기 위해 강하되고, 출력 FET(61)로 제공되기 위해 강하되고, 출력 FET를 지나는 축적 전하는 방전로로서 만들어진 제어 FET(61)에 대해 신속하게 방전되며, 그리고 릴레이 출력회로(51)의 고속 터닝-오프가 실현될 수 있다.

따라서, 본 실시예는 반도체 릴레이 회로의 동작을 가속화하는데 효과적이다. 이 경우에 있어서, 예상 효과의 동일 레벨의 범위에서 NPN트랜지스터는 N채널 MOSFET로 대치될 수 있다.

제5도에 도시된 것처럼, 한계저항(70)은 제4도의 반도체 릴레이 회로에서 NPN트랜지스터(62)와 다이오드(63)간에 삽입되는 것과 마찬가지로, 실제로 제2도의 전술한 양상에와 같이 반응시간의 안정화 뿐만아니라 정상동작 범위의 보유가 실현화 될 수 있다.

Claims (9)

1. 광신호를 발생하는 발광다이오드, 수신된 상기 광신호에 응하여 광기전성 출력을 발생하는 상기 발광다이오드에 광결합된 다이오드 어레이, 상기 다이오드 어레이에 접속되고 게이트과 소오스 양단에 상기 광기전성 출력을 인가하여 제1임피던스 상태에서 제2임피던스 상태로 전환되는 출력 FET, 상기 출력 FET의 게이트와 소오스 양단에 접속된 동작 제어수단, 상기 출력 FET의 드레인과 게이트 양단에 접속된 반도체 수단과 정류수단의 직렬회로로 구성되며, 여기서 상기 반도체 수단은 상기 다이오드 어레이가 상기 광신호를 수신할때 출력 FET의 게이트와 소오스 양단에 축적된 전하의 충전로를 형성하기 위해 저임피던스 상태로 전환되고, 상기 정류수단은 FET의 드레인과 소오스 양단전압이 제로로될때 출력 FET의 게이트와 드레인 양단에 광전류의 역류 발생을 차단하는 것을 특징으로 하는 반도체 릴레이 회로.
2. 제1항에 있어서, 상기 직렬회로 내의 상기 반도체 수단은 포토 트랜지스터이며, 직렬회로내의 상기 정류수단은 다이오드로 구성되는 것을 특징으로 하는 반도체 릴레이 회로.
3. 제2항에 있어서, 상기 동작 제어수단은 디플리션 모드의 제어 FET를 포함하는 것을 특징으로 하는 반도체 릴레이 회로.
4. 제2항에 있어서, 저항은 상기 포토트랜지스터와 상기 직렬회로의 다이오드에 직렬로 접속되어 있는 것을 특징으로 하는 반도체 릴레이 회로.
5. 제4항에 있어서, 상기 동작제어수단은 디플리션 모드의 제어 FET를 포함하는 것을 특징으로 하는 반도체 릴레이 회로.
6. 제1항에 있어서, 상기 직렬회로내의 상기 반도체 수단은 스위칭 트랜지스터이며, 직렬회로의 상기 정류수단은 다이오드인 것을 특징으로 하는 반도체 릴레이 회로.
7. 제6항에 있어서, 상기 동작제어 수단은 디플리션 모드의 제어 FET를 포함하는 것을 특징으로 하는 반도체 릴레이 회로.
8. 제4항에 있어서, 저항은 상기 스위칭 트랜지스터와 상기 직렬회로의 다이오드에 직렬로 접속되는 것을 특징으로 하는 반도체 릴레이 회로.
9. 제8항에 있어서, 상기 동작제어 수단은 디플리션 모드의 제어 FET를 포함하는 것을 특징으로 하는 반도체 릴레이 회로.

Images