JP2000138574A - 光結合リレー - Google Patents
光結合リレーInfo
- Publication number
- JP2000138574A JP2000138574A JP10311255A JP31125598A JP2000138574A JP 2000138574 A JP2000138574 A JP 2000138574A JP 10311255 A JP10311255 A JP 10311255A JP 31125598 A JP31125598 A JP 31125598A JP 2000138574 A JP2000138574 A JP 2000138574A
- Authority
- JP
- Japan
- Prior art keywords
- light
- current
- mosfet
- output
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 出力用ＭＯＳＦＥＴの損傷を確実に防止す
る。 【解決手段】 入力信号が流れて光信号を発光する発光
素子1 と、光信号に基づいて光起電力を発生する受光素
子4 と、光起電力が印加して低インピーダンスに変化す
る出力用ＭＯＳＦＥＴ5 と、出力用ＭＯＳＦＥＴ5 に充
電された電荷を放電させる放電回路7 と、出力用ＭＯＳ
ＦＥＴ5 に流れる電流を検出する電流検出素子6 と、光
起電力による電流が流れるとともに電流検出素子6 の両
端電圧が所定電圧よりも高い場合に出力用ＭＯＳＦＥＴ
5 の電荷を放電させるよう流れ始めた電流が所定電流未
満になると流れなくなる保護回路8 と、を備えた光結合
リレーにおいて、発光素子1 に直列接続された発光側イ
ンピーダンス素子2 と、発光素子1 に並列接続されて発
光側インピーダンス素子2 の両端電圧がしきい値以下の
ときに低インピーダンスに変化する発光側制御素子3
と、が設けられた構成にしてある。
る。 【解決手段】 入力信号が流れて光信号を発光する発光
素子1 と、光信号に基づいて光起電力を発生する受光素
子4 と、光起電力が印加して低インピーダンスに変化す
る出力用ＭＯＳＦＥＴ5 と、出力用ＭＯＳＦＥＴ5 に充
電された電荷を放電させる放電回路7 と、出力用ＭＯＳ
ＦＥＴ5 に流れる電流を検出する電流検出素子6 と、光
起電力による電流が流れるとともに電流検出素子6 の両
端電圧が所定電圧よりも高い場合に出力用ＭＯＳＦＥＴ
5 の電荷を放電させるよう流れ始めた電流が所定電流未
満になると流れなくなる保護回路8 と、を備えた光結合
リレーにおいて、発光素子1 に直列接続された発光側イ
ンピーダンス素子2 と、発光素子1 に並列接続されて発
光側インピーダンス素子2 の両端電圧がしきい値以下の
ときに低インピーダンスに変化する発光側制御素子3
と、が設けられた構成にしてある。
Description
【０００１】
【発明の属する技術分野】本発明は、過電流保護機能を
有した光結合リレーに関するものである。
有した光結合リレーに関するものである。
【０００２】
【従来の技術】従来、この種の光結合リレーとして、図
５に示すものがある。このものは、発光素子A 、受光素
子B 、出力用ＭＯＳＦＥＴC 、放電用抵抗（放電回路）
D 、検出用抵抗（電流検出素子）E 、シリコン制御整流
器（保護回路）F 、接続用抵抗G を備えて構成される。
５に示すものがある。このものは、発光素子A 、受光素
子B 、出力用ＭＯＳＦＥＴC 、放電用抵抗（放電回路）
D 、検出用抵抗（電流検出素子）E 、シリコン制御整流
器（保護回路）F 、接続用抵抗G を備えて構成される。
【０００３】次に、動作を説明する。両入力端子X1間に
入力信号が入力されて、発光素子Aに入力信号が流れる
と、その入力信号が流れた発光素子A が光信号を発光す
る。すると、受光素子B は、発光素子A の発光した光信
号を受光して、光起電力を発生する。
入力信号が入力されて、発光素子Aに入力信号が流れる
と、その入力信号が流れた発光素子A が光信号を発光す
る。すると、受光素子B は、発光素子A の発光した光信
号を受光して、光起電力を発生する。
【０００４】この光起電力は、出力用ＭＯＳＦＥＴC の
ゲートソース間に印加されて、その出力用ＭＯＳＦＥＴ
C のゲートソース間が充電される。こうして、出力用Ｍ
ＯＳＦＥＴC は、ゲートソース間が充電されてゆき、ゲ
ートソース間電圧がしきい値電圧を超えると、ドレイン
ソース間が高インピーダンス状態から低インピーダンス
状態に変化して、両出力端子X2間にドレイン電流が流れ
るようになる。
ゲートソース間に印加されて、その出力用ＭＯＳＦＥＴ
C のゲートソース間が充電される。こうして、出力用Ｍ
ＯＳＦＥＴC は、ゲートソース間が充電されてゆき、ゲ
ートソース間電圧がしきい値電圧を超えると、ドレイン
ソース間が高インピーダンス状態から低インピーダンス
状態に変化して、両出力端子X2間にドレイン電流が流れ
るようになる。
【０００５】そして、両入力端子X1間に入力信号が入力
されなくると、発光素子A が発光しなくなり、受光素子
B が光起電力を発生しなくなるので、出力用ＭＯＳＦＥ
ＴCのゲートソース間に充電されていた電荷が、放電用
抵抗D を介して放電され、ゲートソース間電圧がしきい
値電圧よりも低くなった出力用ＭＯＳＦＥＴC のドレイ
ンソース間が、高インピーダンス状態になって、ドレイ
ン電流が流れなくなる。
されなくると、発光素子A が発光しなくなり、受光素子
B が光起電力を発生しなくなるので、出力用ＭＯＳＦＥ
ＴCのゲートソース間に充電されていた電荷が、放電用
抵抗D を介して放電され、ゲートソース間電圧がしきい
値電圧よりも低くなった出力用ＭＯＳＦＥＴC のドレイ
ンソース間が、高インピーダンス状態になって、ドレイ
ン電流が流れなくなる。
【０００６】また、この光結合リレーは、出力用ＭＯＳ
ＦＥＴC のドレインソース間が低インピーダンス状態の
ときに、何らかの原因で、両出力端子X2間に接続されて
いた負荷（図示せず）が短絡すると、定格をはるかに超
えたドレイン電流が流れることになる。すると、このド
レイン電流が検出用抵抗E に流れることにより、検出用
抵抗E の両端電圧が大きくなって所定電圧よりも高くな
ると、この両端電圧がゲートカソード間に印加されたシ
リコン制御整流器F のアノードカソード間が導通するこ
とにより、出力用ＭＯＳＦＥＴC のドレインソース間に
充電された電荷が、シリコン制御整流器F のアノードカ
ソード間を介して放電されて、出力用ＭＯＳＦＥＴC の
ゲートソース間電圧が低下するので、出力用ＭＯＳＦＥ
ＴC のドレインソース間が高インピーダンス状態になっ
て、ドレイン電流が流れなくなる。
ＦＥＴC のドレインソース間が低インピーダンス状態の
ときに、何らかの原因で、両出力端子X2間に接続されて
いた負荷（図示せず）が短絡すると、定格をはるかに超
えたドレイン電流が流れることになる。すると、このド
レイン電流が検出用抵抗E に流れることにより、検出用
抵抗E の両端電圧が大きくなって所定電圧よりも高くな
ると、この両端電圧がゲートカソード間に印加されたシ
リコン制御整流器F のアノードカソード間が導通するこ
とにより、出力用ＭＯＳＦＥＴC のドレインソース間に
充電された電荷が、シリコン制御整流器F のアノードカ
ソード間を介して放電されて、出力用ＭＯＳＦＥＴC の
ゲートソース間電圧が低下するので、出力用ＭＯＳＦＥ
ＴC のドレインソース間が高インピーダンス状態になっ
て、ドレイン電流が流れなくなる。
【０００７】
【発明が解決しようとする課題】上記した従来の光結合
リレーにあっては、出力用ＭＯＳＦＥＴC に負荷の短絡
応じたドレイン電流が流れると、シリコン制御整流器F
のアノードカソード間が導通状態になり、出力用ＭＯＳ
ＦＥＴC のゲートソース間に充電された電荷を放電させ
て、出力用ＭＯＳＦＥＴC のドレイン電流を遮断するの
で、負荷の短絡に応じたドレイン電流が流れ続けること
による出力用ＭＯＳＦＥＴC の損傷を防止することがで
きる。
リレーにあっては、出力用ＭＯＳＦＥＴC に負荷の短絡
応じたドレイン電流が流れると、シリコン制御整流器F
のアノードカソード間が導通状態になり、出力用ＭＯＳ
ＦＥＴC のゲートソース間に充電された電荷を放電させ
て、出力用ＭＯＳＦＥＴC のドレイン電流を遮断するの
で、負荷の短絡に応じたドレイン電流が流れ続けること
による出力用ＭＯＳＦＥＴC の損傷を防止することがで
きる。
【０００８】しかしながら、シリコン制御整流器F は、
アノードカソード間に所定電流以上流れ続けないと、ア
ノードカソード間が遮断してしまうから、損傷を防止す
るべく、出力用ＭＯＳＦＥＴC のゲートソース間に充電
された電荷を放電させるために、アノードカソード間が
遮断してしまわないよう、シリコン制御整流器F のアノ
ードカソード間に所定電流以上の電流を流さねければい
けないときに、両入力端子X1間に入力される入力信号が
小さくなって、発光素子A の発光する光信号が小さくな
ることにより、受光素子B により発生される光起電力ま
でが小さくなって、シリコン制御整流器F のアノードカ
ソード間に流れる電流が所定電流未満になると、シリコ
ン制御整流器F のアノードカソード間が遮断してしまっ
て、出力用ＭＯＳＦＥＴC のゲートソース間に充電され
た電荷を放電することができなくなり、出力用ＭＯＳＦ
ＥＴC が損傷してしまう恐れがある。
アノードカソード間に所定電流以上流れ続けないと、ア
ノードカソード間が遮断してしまうから、損傷を防止す
るべく、出力用ＭＯＳＦＥＴC のゲートソース間に充電
された電荷を放電させるために、アノードカソード間が
遮断してしまわないよう、シリコン制御整流器F のアノ
ードカソード間に所定電流以上の電流を流さねければい
けないときに、両入力端子X1間に入力される入力信号が
小さくなって、発光素子A の発光する光信号が小さくな
ることにより、受光素子B により発生される光起電力ま
でが小さくなって、シリコン制御整流器F のアノードカ
ソード間に流れる電流が所定電流未満になると、シリコ
ン制御整流器F のアノードカソード間が遮断してしまっ
て、出力用ＭＯＳＦＥＴC のゲートソース間に充電され
た電荷を放電することができなくなり、出力用ＭＯＳＦ
ＥＴC が損傷してしまう恐れがある。
【０００９】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、出力用ＭＯＳＦＥＴの
損傷を確実に防止することができる光結合リレーを提供
することにある。
ので、その目的とするところは、出力用ＭＯＳＦＥＴの
損傷を確実に防止することができる光結合リレーを提供
することにある。
【００１０】
【課題を解決するための手段】上記した課題を解決する
ために、請求項１記載の発明は、入力信号が流れて光信
号を発光する発光素子と、発光素子の光信号に基づいて
光起電力を発生する受光素子と、受光素子により発生さ
れた光起電力が印加して電荷が充電されることによりド
レインソース間が高インピーダンス状態から低インピー
ダンス状態に変化する出力用ＭＯＳＦＥＴと、出力用Ｍ
ＯＳＦＥＴに充電された電荷を放電させる放電回路と、
出力用主ＭＯＳＦＥＴに流れる電流が通る電流検出素子
と、受光素子により発生された光起電力による電流が流
れるとともに電流検出素子の両端電圧が所定電圧よりも
高い場合に出力用ＭＯＳＦＥＴの電荷を放電させるよう
流れ始めた電流が所定電流未満になると流れなくなる保
護回路と、を備えた光結合リレーにおいて、前記入力信
号が流れるよう直列接続された発光側インピーダンス素
子と、前記発光素子に並列接続されて発光側インピーダ
ンス素子の両端電圧がしきい値以下のときに高インピー
ダンス状態から低インピーダンス状態に変化する発光側
制御素子と、が設けられた構成にしてある。
ために、請求項１記載の発明は、入力信号が流れて光信
号を発光する発光素子と、発光素子の光信号に基づいて
光起電力を発生する受光素子と、受光素子により発生さ
れた光起電力が印加して電荷が充電されることによりド
レインソース間が高インピーダンス状態から低インピー
ダンス状態に変化する出力用ＭＯＳＦＥＴと、出力用Ｍ
ＯＳＦＥＴに充電された電荷を放電させる放電回路と、
出力用主ＭＯＳＦＥＴに流れる電流が通る電流検出素子
と、受光素子により発生された光起電力による電流が流
れるとともに電流検出素子の両端電圧が所定電圧よりも
高い場合に出力用ＭＯＳＦＥＴの電荷を放電させるよう
流れ始めた電流が所定電流未満になると流れなくなる保
護回路と、を備えた光結合リレーにおいて、前記入力信
号が流れるよう直列接続された発光側インピーダンス素
子と、前記発光素子に並列接続されて発光側インピーダ
ンス素子の両端電圧がしきい値以下のときに高インピー
ダンス状態から低インピーダンス状態に変化する発光側
制御素子と、が設けられた構成にしてある。
【００１１】請求項２記載の発明は、入力信号が流れて
光信号を発光する発光素子と、発光素子の光信号に基づ
いて光起電力を発生する受光素子と、受光素子により発
生された光起電力が印加して電荷が充電されることによ
りドレインソース間が高インピーダンス状態から低イン
ピーダンス状態に変化する出力用ＭＯＳＦＥＴと、出力
用ＭＯＳＦＥＴに充電された電荷を放電させる放電回路
と、出力用主ＭＯＳＦＥＴに流れる電流が通る電流検出
素子と、受光素子により発生された光起電力による電流
が流れるとともに電流検出素子の両端電圧が所定電圧よ
りも高い場合に出力用ＭＯＳＦＥＴの電荷を放電させる
よう流れ始めた電流が所定電流未満になると流れなくな
る保護回路と、を備えた光結合リレーにおいて、前記起
電力による電流が流れるよう受光素子に直列接続された
受光側インピーダンス素子と、前記受光素子に並列接続
されて受光側インピーダンス素子の両端電圧がしきい値
以下のときに高インピーダンス状態から低インピーダン
ス状態に変化する受光側制御素子と、が設けられた構成
にしてある。
光信号を発光する発光素子と、発光素子の光信号に基づ
いて光起電力を発生する受光素子と、受光素子により発
生された光起電力が印加して電荷が充電されることによ
りドレインソース間が高インピーダンス状態から低イン
ピーダンス状態に変化する出力用ＭＯＳＦＥＴと、出力
用ＭＯＳＦＥＴに充電された電荷を放電させる放電回路
と、出力用主ＭＯＳＦＥＴに流れる電流が通る電流検出
素子と、受光素子により発生された光起電力による電流
が流れるとともに電流検出素子の両端電圧が所定電圧よ
りも高い場合に出力用ＭＯＳＦＥＴの電荷を放電させる
よう流れ始めた電流が所定電流未満になると流れなくな
る保護回路と、を備えた光結合リレーにおいて、前記起
電力による電流が流れるよう受光素子に直列接続された
受光側インピーダンス素子と、前記受光素子に並列接続
されて受光側インピーダンス素子の両端電圧がしきい値
以下のときに高インピーダンス状態から低インピーダン
ス状態に変化する受光側制御素子と、が設けられた構成
にしてある。
【００１２】
【発明の実施の形態】本発明の第１実施形態を図１に基
づいて以下に説明する。この光結合リレーは、一つの半
導体リレーとして製作されたものであって、発光ダイオ
ード（発光素子）1 、発光側抵抗（発光側インピーダン
ス素子）2 、発光側ＭＯＳＦＥＴ（発光側制御素子）3
、フォトダイオードアレイ（受光素子）4 、出力用Ｍ
ＯＳＦＥＴ5 、検出用抵抗（電流検出素子）6 、放電用
抵抗（放電回路）7 、シリコン制御整流器（保護回路）
8 、接続用抵抗9 を備えて構成されている。
づいて以下に説明する。この光結合リレーは、一つの半
導体リレーとして製作されたものであって、発光ダイオ
ード（発光素子）1 、発光側抵抗（発光側インピーダン
ス素子）2 、発光側ＭＯＳＦＥＴ（発光側制御素子）3
、フォトダイオードアレイ（受光素子）4 、出力用Ｍ
ＯＳＦＥＴ5 、検出用抵抗（電流検出素子）6 、放電用
抵抗（放電回路）7 、シリコン制御整流器（保護回路）
8 、接続用抵抗9 を備えて構成されている。
【００１３】発光ダイオード（発光素子）1 は、入力端
子20a,20b の間に入力される入力信号に応じて光信号を
発光する。発光側抵抗（発光側インピーダンス素子）2
は、発光ダイオード1 のアノードに接続されることによ
り、発光ダイオード1 と直列接続されている。
子20a,20b の間に入力される入力信号に応じて光信号を
発光する。発光側抵抗（発光側インピーダンス素子）2
は、発光ダイオード1 のアノードに接続されることによ
り、発光ダイオード1 と直列接続されている。
【００１４】発光側ＭＯＳＦＥＴ（発光側制御素子）3
は、ノーマリオン型のＰチャンネルＭＯＳＦＥＴであっ
て、そのソースが発光ダイオード1 のアノードに接続さ
れるとともに、ドレインが発光ダイオード1 のカソード
に接続されることにより、発光ダイオード1 と並列接続
され、さらに、ゲート及びソースが発光側抵抗2 の両端
に接続されている。この発光側ＭＯＳＦＥＴ3 は、発光
側抵抗2 に流れる電流が所定の電流値以下になって、そ
の発光側抵抗2 の両端電圧がしきい値以下のときに、高
インピーダンス状態から低インピーダンス状態に変化す
る。
は、ノーマリオン型のＰチャンネルＭＯＳＦＥＴであっ
て、そのソースが発光ダイオード1 のアノードに接続さ
れるとともに、ドレインが発光ダイオード1 のカソード
に接続されることにより、発光ダイオード1 と並列接続
され、さらに、ゲート及びソースが発光側抵抗2 の両端
に接続されている。この発光側ＭＯＳＦＥＴ3 は、発光
側抵抗2 に流れる電流が所定の電流値以下になって、そ
の発光側抵抗2 の両端電圧がしきい値以下のときに、高
インピーダンス状態から低インピーダンス状態に変化す
る。
【００１５】フォトダイオードアレイ（受光素子）4
は、複数個のフォトダイオード4aが直列接続されてな
り、発光ダイオード1 からの光信号を受光して、光起電
力を発生する。
は、複数個のフォトダイオード4aが直列接続されてな
り、発光ダイオード1 からの光信号を受光して、光起電
力を発生する。
【００１６】出力用ＭＯＳＦＥＴ5 は、ノーマリオフ型
のＭＯＳＦＥＴであって、そのゲートがフォトダイオー
ドアレイ2 のアノードに接続され、ドレインが出力端子
20cに接続され、ソースが検出用抵抗6 の一端に接続さ
れることにより、検出用抵抗6 を介して出力端子20d に
接続されている。
のＭＯＳＦＥＴであって、そのゲートがフォトダイオー
ドアレイ2 のアノードに接続され、ドレインが出力端子
20cに接続され、ソースが検出用抵抗6 の一端に接続さ
れることにより、検出用抵抗6 を介して出力端子20d に
接続されている。
【００１７】放電用抵抗（放電回路）7 は、出力用ＭＯ
ＳＦＥＴ5 のゲートに接続されるとともに、検出用抵抗
6 を介して出力用ＭＯＳＦＥＴ5 のソースに接続され、
さらに、フォトダイオードアレイ4 のアノードカソード
間に接続されている。
ＳＦＥＴ5 のゲートに接続されるとともに、検出用抵抗
6 を介して出力用ＭＯＳＦＥＴ5 のソースに接続され、
さらに、フォトダイオードアレイ4 のアノードカソード
間に接続されている。
【００１８】シリコン制御整流器（保護回路）8 は、そ
のアノードが出力用ＭＯＳＦＥＴ5のゲートに接続さ
れ、カソードが検出用抵抗6 の他端に接続され、ゲート
が接続用抵抗9 を介して検出用抵抗6 の一端に接続され
ている。こうして、ゲート及びカソードが検出用抵抗6
の両端に接続されることによって、このシリコン制御整
流器8 は、検出用抵抗6 の両端電圧が所定電圧よりも高
いとき、すなわち、出力用ＭＯＳＦＥＴ5 のドレインソ
ース間を流れるドレイン電流が所定電流よりも大きくな
ったときに、アノードカソード間が導通状態になって、
出力用ＭＯＳＦＥＴ5 の電荷を放電させるようになり、
このアノードカソード間を流れる電流が所定電流未満に
なると、アノードカソード間が遮断状態になって、電流
が流れなくなる。
のアノードが出力用ＭＯＳＦＥＴ5のゲートに接続さ
れ、カソードが検出用抵抗6 の他端に接続され、ゲート
が接続用抵抗9 を介して検出用抵抗6 の一端に接続され
ている。こうして、ゲート及びカソードが検出用抵抗6
の両端に接続されることによって、このシリコン制御整
流器8 は、検出用抵抗6 の両端電圧が所定電圧よりも高
いとき、すなわち、出力用ＭＯＳＦＥＴ5 のドレインソ
ース間を流れるドレイン電流が所定電流よりも大きくな
ったときに、アノードカソード間が導通状態になって、
出力用ＭＯＳＦＥＴ5 の電荷を放電させるようになり、
このアノードカソード間を流れる電流が所定電流未満に
なると、アノードカソード間が遮断状態になって、電流
が流れなくなる。
【００１９】次に、このものの動作を説明する。両入力
端子20a,20b 間に入力信号が入力されて、発光ダイオー
ド1 に入力信号が流れると、その入力信号が流れた発光
素子1 が光信号を発光する。そうすると、フォトダイオ
ードアレイ4 は、発光ダイオード1 の発光した光信号を
受光して、光起電力を発生する。この光起電力は、出力
用ＭＯＳＦＥＴ5 のゲートソース間に印加されて、その
出力用ＭＯＳＦＥＴ5のゲートソース間が充電される。
端子20a,20b 間に入力信号が入力されて、発光ダイオー
ド1 に入力信号が流れると、その入力信号が流れた発光
素子1 が光信号を発光する。そうすると、フォトダイオ
ードアレイ4 は、発光ダイオード1 の発光した光信号を
受光して、光起電力を発生する。この光起電力は、出力
用ＭＯＳＦＥＴ5 のゲートソース間に印加されて、その
出力用ＭＯＳＦＥＴ5のゲートソース間が充電される。
【００２０】なお、シリコン制御整流器8 のアノードカ
ソードに所定電流以上の電流を流すことができる十分な
起電力をフォトダイオードアレイ4 に発生させられない
程小さい入力信号しか入力できないときは、小さい入力
信号が流れる発光側抵抗2 の両端電圧がしきい値以下に
なって、発光側ＭＯＳＦＥＴ3 のドレインソース間が高
インピーダンス状態から低インピーダンス状態になるの
で、その小さい入力信号は、発光ダイオード1 ではな
く、低インピーダンス状態になった発光側ＭＯＳＦＥＴ
3 のドレインソース間に流れて、光信号そのものが発光
しなくなり、フォトダイオードアレイ4 が光起電力を発
生しなくなるので、出力用ＭＯＳＦＥＴ5のゲートソー
ス間が充電されることはない。
ソードに所定電流以上の電流を流すことができる十分な
起電力をフォトダイオードアレイ4 に発生させられない
程小さい入力信号しか入力できないときは、小さい入力
信号が流れる発光側抵抗2 の両端電圧がしきい値以下に
なって、発光側ＭＯＳＦＥＴ3 のドレインソース間が高
インピーダンス状態から低インピーダンス状態になるの
で、その小さい入力信号は、発光ダイオード1 ではな
く、低インピーダンス状態になった発光側ＭＯＳＦＥＴ
3 のドレインソース間に流れて、光信号そのものが発光
しなくなり、フォトダイオードアレイ4 が光起電力を発
生しなくなるので、出力用ＭＯＳＦＥＴ5のゲートソー
ス間が充電されることはない。
【００２１】こうして、出力用ＭＯＳＦＥＴ5 は、ゲー
トソース間が充電されてゆき、ゲートソース間電圧がし
きい値電圧を超えると、ドレインソース間が高インピー
ダンス状態から低インピーダンス状態に変化して、両出
力端子20c,20d 間にドレイン電流が流れるようになる。
トソース間が充電されてゆき、ゲートソース間電圧がし
きい値電圧を超えると、ドレインソース間が高インピー
ダンス状態から低インピーダンス状態に変化して、両出
力端子20c,20d 間にドレイン電流が流れるようになる。
【００２２】そして、両入力端子20a,20b 間に入力信号
が入力されなくると、発光ダイオード1 が発光しなくな
り、フォトダイオードアレイ4 が光起電力を発生しなく
なるので、出力用ＭＯＳＦＥＴ5 のゲートソース間に充
電されていた電荷が、放電用抵抗7 を介して放電され、
ゲートソース間電圧がしきい値電圧よりも低くなった出
力用ＭＯＳＦＥＴ5 のドレインソース間が、高インピー
ダンス状態になり、ドレイン電流が流れなくなる。
が入力されなくると、発光ダイオード1 が発光しなくな
り、フォトダイオードアレイ4 が光起電力を発生しなく
なるので、出力用ＭＯＳＦＥＴ5 のゲートソース間に充
電されていた電荷が、放電用抵抗7 を介して放電され、
ゲートソース間電圧がしきい値電圧よりも低くなった出
力用ＭＯＳＦＥＴ5 のドレインソース間が、高インピー
ダンス状態になり、ドレイン電流が流れなくなる。
【００２３】なお、出力用ＭＯＳＦＥＴ5 のゲートソー
ス間が充電されていく間又はドレイン電流が流れている
間に、シリコン制御整流器8 のアノードカソードに所定
電流以上の電流を流すことができる十分な起電力をフォ
トダイオードアレイ4 が発生しなくなる程、入力信号が
小さくなると、その小さい入力信号は、前述したのと同
様に、発光ダイオード1 ではなく、低インピーダンス状
態になった発光側ＭＯＳＦＥＴ3 のドレインソース間に
流れて、光信号そのものが発光しなくなり、フォトダイ
オードアレイ4 が光起電力を発生しなくなるので、光起
電力が印加されなくなった出力用ＭＯＳＦＥＴ5 のゲー
トソース間から、それまで充電されていた電荷が、放電
用抵抗7 を介して放電される。
ス間が充電されていく間又はドレイン電流が流れている
間に、シリコン制御整流器8 のアノードカソードに所定
電流以上の電流を流すことができる十分な起電力をフォ
トダイオードアレイ4 が発生しなくなる程、入力信号が
小さくなると、その小さい入力信号は、前述したのと同
様に、発光ダイオード1 ではなく、低インピーダンス状
態になった発光側ＭＯＳＦＥＴ3 のドレインソース間に
流れて、光信号そのものが発光しなくなり、フォトダイ
オードアレイ4 が光起電力を発生しなくなるので、光起
電力が印加されなくなった出力用ＭＯＳＦＥＴ5 のゲー
トソース間から、それまで充電されていた電荷が、放電
用抵抗7 を介して放電される。
【００２４】また、この光結合リレーは、出力用ＭＯＳ
ＦＥＴ5 のドレインソース間が低インピーダンス状態の
ときに、両出力端子20a,20b 間に接続された負荷（図示
せず）が何らかの原因で短絡すると、定格をはるかに超
えたドレイン電流が流れることになる。そうなると、こ
のドレイン電流が検出用抵抗6 に流れることにより、検
出用抵抗6 の両端電圧が大きくなって所定電圧よりも高
くなって、この両端電圧がゲートカソード間に印加され
たシリコン制御整流器8 のアノードカソード間が導通す
ることにより、出力用ＭＯＳＦＥＴ5 のドレインソース
間に充電された電荷が、シリコン制御整流器8 のアノー
ドカソード間を介して放電されて、出力用ＭＯＳＦＥＴ
5 のゲートソース間電圧が低下するので、出力用ＭＯＳ
ＦＥＴ5のドレインソース間が高インピーダンス状態に
なって、ドレイン電流が流れなくなる。
ＦＥＴ5 のドレインソース間が低インピーダンス状態の
ときに、両出力端子20a,20b 間に接続された負荷（図示
せず）が何らかの原因で短絡すると、定格をはるかに超
えたドレイン電流が流れることになる。そうなると、こ
のドレイン電流が検出用抵抗6 に流れることにより、検
出用抵抗6 の両端電圧が大きくなって所定電圧よりも高
くなって、この両端電圧がゲートカソード間に印加され
たシリコン制御整流器8 のアノードカソード間が導通す
ることにより、出力用ＭＯＳＦＥＴ5 のドレインソース
間に充電された電荷が、シリコン制御整流器8 のアノー
ドカソード間を介して放電されて、出力用ＭＯＳＦＥＴ
5 のゲートソース間電圧が低下するので、出力用ＭＯＳ
ＦＥＴ5のドレインソース間が高インピーダンス状態に
なって、ドレイン電流が流れなくなる。
【００２５】さらに、この光結合リレーは、上記したよ
うに、出力用ＭＯＳＦＥＴ5 のドレインソース間に充電
された電荷が、シリコン制御整流器8 のアノードカソー
ド間を介して放電されている場合に、シリコン制御整流
器8 のアノードカソードに所定電流以上の電流を流すこ
とができる十分な起電力をフォトダイオードアレイ4に
発生させられない程小さい入力信号しか入力できなくな
ったときは、その小さい入力信号は、前述したのと同様
に、発光ダイオード1 ではなく、低インピーダンス状態
になった発光側ＭＯＳＦＥＴ3 のドレインソース間に流
れて、光信号そのものが発光しなくなり、フォトダイオ
ードアレイ4 が光起電力を発生しなくなるので、光起電
力が印加されなくなった出力用ＭＯＳＦＥＴ5 のゲート
ソース間から、それまで充電されていた電荷が、放電用
抵抗7 を介して放電されて、出力用ＭＯＳＦＥＴ5 のド
レインソース間が低インピーダンス状態から高インピー
ダンス状態に変化して、ドレイン電流が流れなくなる。
うに、出力用ＭＯＳＦＥＴ5 のドレインソース間に充電
された電荷が、シリコン制御整流器8 のアノードカソー
ド間を介して放電されている場合に、シリコン制御整流
器8 のアノードカソードに所定電流以上の電流を流すこ
とができる十分な起電力をフォトダイオードアレイ4に
発生させられない程小さい入力信号しか入力できなくな
ったときは、その小さい入力信号は、前述したのと同様
に、発光ダイオード1 ではなく、低インピーダンス状態
になった発光側ＭＯＳＦＥＴ3 のドレインソース間に流
れて、光信号そのものが発光しなくなり、フォトダイオ
ードアレイ4 が光起電力を発生しなくなるので、光起電
力が印加されなくなった出力用ＭＯＳＦＥＴ5 のゲート
ソース間から、それまで充電されていた電荷が、放電用
抵抗7 を介して放電されて、出力用ＭＯＳＦＥＴ5 のド
レインソース間が低インピーダンス状態から高インピー
ダンス状態に変化して、ドレイン電流が流れなくなる。
【００２６】かかる光結合リレーにあっては、過大な電
流が流れることによる損傷から保護するために、出力用
ＭＯＳＦＥＴ5 の電荷を放電させる場合、小さい入力信
号しか入力できなくて、出力用ＭＯＳＦＥＴ5 の電荷を
放電させるようシリコン制御整流器8 に所定電流以上の
電流を流すことができる十分な起電力を、フォトダイオ
ードアレイ4 に発生させられないときは、前述したよう
に、その小さい入力信号は、発光ダイオード1 ではな
く、低インピーダンス状態になった発光側ＭＯＳＦＥＴ
3 に流れて、光信号そのものが発光しなくなり、フォト
ダイオードアレイ4 が光起電力を発生しなくなるので、
光起電力が印加されなくなった出力用ＭＯＳＦＥＴ5 の
ゲートソース間から、それまで充電されていた電荷が、
放電用抵抗7 を介して放電されて、出力用ＭＯＳＦＥＴ
5 のドレインソース間が低インピーダンス状態から高イ
ンピーダンス状態に変化するので、出力用ＭＯＳＦＥＴ
5 の損傷を確実に防止することができる。
流が流れることによる損傷から保護するために、出力用
ＭＯＳＦＥＴ5 の電荷を放電させる場合、小さい入力信
号しか入力できなくて、出力用ＭＯＳＦＥＴ5 の電荷を
放電させるようシリコン制御整流器8 に所定電流以上の
電流を流すことができる十分な起電力を、フォトダイオ
ードアレイ4 に発生させられないときは、前述したよう
に、その小さい入力信号は、発光ダイオード1 ではな
く、低インピーダンス状態になった発光側ＭＯＳＦＥＴ
3 に流れて、光信号そのものが発光しなくなり、フォト
ダイオードアレイ4 が光起電力を発生しなくなるので、
光起電力が印加されなくなった出力用ＭＯＳＦＥＴ5 の
ゲートソース間から、それまで充電されていた電荷が、
放電用抵抗7 を介して放電されて、出力用ＭＯＳＦＥＴ
5 のドレインソース間が低インピーダンス状態から高イ
ンピーダンス状態に変化するので、出力用ＭＯＳＦＥＴ
5 の損傷を確実に防止することができる。
【００２７】次に、本発明の第２実施形態を図２に基づ
いて以下に説明する。なお、第１実施形態と同一の素子
には同一の符号を付し、第１実施形態と異なるところの
み記す。第１実施形態では、発光側抵抗2 が発光ダイオ
ード1 のアノードに接続され、発光側ＭＯＳＦＥＴ3
は、そのソースが発光ダイオード1 のアノードに接続さ
れるとともに、ドレインが発光ダイオード1 のカソード
に接続されているのに対し、本実施形態では、発光側抵
抗2 が発光ダイオード1 のカソードに接続され、発光側
ＭＯＳＦＥＴ3 は、そのソースが発光ダイオード1 のカ
ソードに接続されるとともに、ドレインが発光ダイオー
ド1 のアノードに接続されている構成となっている。
いて以下に説明する。なお、第１実施形態と同一の素子
には同一の符号を付し、第１実施形態と異なるところの
み記す。第１実施形態では、発光側抵抗2 が発光ダイオ
ード1 のアノードに接続され、発光側ＭＯＳＦＥＴ3
は、そのソースが発光ダイオード1 のアノードに接続さ
れるとともに、ドレインが発光ダイオード1 のカソード
に接続されているのに対し、本実施形態では、発光側抵
抗2 が発光ダイオード1 のカソードに接続され、発光側
ＭＯＳＦＥＴ3 は、そのソースが発光ダイオード1 のカ
ソードに接続されるとともに、ドレインが発光ダイオー
ド1 のアノードに接続されている構成となっている。
【００２８】かかる光結合リレーにあっては、第１実施
形態と同様の効果を奏することができる。
形態と同様の効果を奏することができる。
【００２９】なお、第１及び第２実施形態の光結合リレ
ーは、一つの半導体リレーとして製作されたものである
が、発光側抵抗2 及び発光側ＭＯＳＦＥＴ3 のみ、半導
体リレーの一部ではなく、それら以外の素子からなる半
導体リレーの外付けの制御回路として、両入力端子20a,
20b の外側に接続されても、同様の効果を奏することが
できる。
ーは、一つの半導体リレーとして製作されたものである
が、発光側抵抗2 及び発光側ＭＯＳＦＥＴ3 のみ、半導
体リレーの一部ではなく、それら以外の素子からなる半
導体リレーの外付けの制御回路として、両入力端子20a,
20b の外側に接続されても、同様の効果を奏することが
できる。
【００３０】次に、本発明の第３実施形態を図３に基づ
いて以下に説明する。なお、第１実施形態と同一の素子
には同一の符号を付し、第１実施形態と異なるところの
み記す。第１実施形態では、発光側抵抗2 及び発光側Ｍ
ＯＳＦＥＴ3 が設けられているのに対し、本実施形態で
は、受光側抵抗（受光側インピーダンス素子）10及び受
光側ＭＯＳＦＥＴ（受光側制御素子）11が設けられた構
成となっている。
いて以下に説明する。なお、第１実施形態と同一の素子
には同一の符号を付し、第１実施形態と異なるところの
み記す。第１実施形態では、発光側抵抗2 及び発光側Ｍ
ＯＳＦＥＴ3 が設けられているのに対し、本実施形態で
は、受光側抵抗（受光側インピーダンス素子）10及び受
光側ＭＯＳＦＥＴ（受光側制御素子）11が設けられた構
成となっている。
【００３１】詳しくは、受光側抵抗（受光側インピーダ
ンス素子）10は、一端がフォトダイオードアレイ4 のア
ノードに接続されることにより、フォトダイオードアレ
イ4と並列接続され、他端が出力用ＭＯＳＦＥＴ5 のゲ
ートに接続されている。
ンス素子）10は、一端がフォトダイオードアレイ4 のア
ノードに接続されることにより、フォトダイオードアレ
イ4と並列接続され、他端が出力用ＭＯＳＦＥＴ5 のゲ
ートに接続されている。
【００３２】受光側ＭＯＳＦＥＴ（受光側制御素子）11
は、ノーマリオン型のＰチャンネルＭＯＳＦＥＴであっ
て、そのソースがフォトダイオードアレイ4 のカソード
に接続されるとともに、ドレインが受光側抵抗11を介し
てフォトダイオードアレイ4のアノードに接続されるこ
とにより、フォトダイオードアレイ4 と並列接続され、
さらに、ゲート及びソースが受光側抵抗10の両端に接続
されている。この受光側ＭＯＳＦＥＴ11は、受光側抵抗
10に流れる電流が所定の電流値以下になって、その発光
側抵抗2 の両端電圧がしきい値以下のときに、高インピ
ーダンス状態から低インピーダンス状態に変化する。
は、ノーマリオン型のＰチャンネルＭＯＳＦＥＴであっ
て、そのソースがフォトダイオードアレイ4 のカソード
に接続されるとともに、ドレインが受光側抵抗11を介し
てフォトダイオードアレイ4のアノードに接続されるこ
とにより、フォトダイオードアレイ4 と並列接続され、
さらに、ゲート及びソースが受光側抵抗10の両端に接続
されている。この受光側ＭＯＳＦＥＴ11は、受光側抵抗
10に流れる電流が所定の電流値以下になって、その発光
側抵抗2 の両端電圧がしきい値以下のときに、高インピ
ーダンス状態から低インピーダンス状態に変化する。
【００３３】次に、このものの動作を説明する。両入力
端子20a,20b 間に入力信号が入力されて、発光ダイオー
ド1 に入力信号が流れると、その入力信号が流れた発光
素子1 が光信号を発光する。そうすると、フォトダイオ
ードアレイ4 は、発光ダイオード1 の発光した光信号を
受光して、光起電力を発生する。この光起電力は、出力
用ＭＯＳＦＥＴ5 のゲートソース間に印加されて、その
出力用ＭＯＳＦＥＴ5のゲートソース間が充電される。
端子20a,20b 間に入力信号が入力されて、発光ダイオー
ド1 に入力信号が流れると、その入力信号が流れた発光
素子1 が光信号を発光する。そうすると、フォトダイオ
ードアレイ4 は、発光ダイオード1 の発光した光信号を
受光して、光起電力を発生する。この光起電力は、出力
用ＭＯＳＦＥＴ5 のゲートソース間に印加されて、その
出力用ＭＯＳＦＥＴ5のゲートソース間が充電される。
【００３４】なお、入力信号が小さくて、フォトダイオ
ードアレイ4 が、シリコン制御整流器8 のアノードカソ
ードに所定電流以上の電流を流すことができる十分な起
電力を発生できなくないときは、不十分な起電力による
電流の流れた受光側抵抗10の両端電圧がしきい値以下に
なって、受光側ＭＯＳＦＥＴ11のドレインソース間が高
インピーダンス状態から低インピーダンス状態になるの
で、その不十分な起電力による電流は、出力用ＭＯＳＦ
ＥＴ5 のゲートソース間に向かってではなく、低インピ
ーダンス状態になった受光側ＭＯＳＦＥＴ11のドレイン
ソース間に流れて、出力用ＭＯＳＦＥＴ5 のゲートソー
ス間に電荷が充電されることはない。
ードアレイ4 が、シリコン制御整流器8 のアノードカソ
ードに所定電流以上の電流を流すことができる十分な起
電力を発生できなくないときは、不十分な起電力による
電流の流れた受光側抵抗10の両端電圧がしきい値以下に
なって、受光側ＭＯＳＦＥＴ11のドレインソース間が高
インピーダンス状態から低インピーダンス状態になるの
で、その不十分な起電力による電流は、出力用ＭＯＳＦ
ＥＴ5 のゲートソース間に向かってではなく、低インピ
ーダンス状態になった受光側ＭＯＳＦＥＴ11のドレイン
ソース間に流れて、出力用ＭＯＳＦＥＴ5 のゲートソー
ス間に電荷が充電されることはない。
【００３５】こうして、出力用ＭＯＳＦＥＴ5 は、ゲー
トソース間が充電されてゆき、ゲートソース間電圧がし
きい値電圧を超えると、ドレインソース間が高インピー
ダンス状態から低インピーダンス状態に変化して、両出
力端子20c,20d 間にドレイン電流が流れるようになる。
トソース間が充電されてゆき、ゲートソース間電圧がし
きい値電圧を超えると、ドレインソース間が高インピー
ダンス状態から低インピーダンス状態に変化して、両出
力端子20c,20d 間にドレイン電流が流れるようになる。
【００３６】そして、両入力端子20a,20b 間に入力信号
が入力されなくなると、第１実施形態と同様に、発光ダ
イオード1 が発光しなくなり、フォトダイオードアレイ
4 が光起電力を発生しなくなるので、出力用ＭＯＳＦＥ
Ｔ5 のゲートソース間に充電されていた電荷が、放電用
抵抗7 及び受光側ＭＯＳＦＥＴ11のドレインソース間を
介して放電され、ゲートソース間電圧がしきい値電圧よ
りも低くなった出力用ＭＯＳＦＥＴ5 のドレインソース
間が、高インピーダンス状態になり、ドレイン電流が流
れなくなる。
が入力されなくなると、第１実施形態と同様に、発光ダ
イオード1 が発光しなくなり、フォトダイオードアレイ
4 が光起電力を発生しなくなるので、出力用ＭＯＳＦＥ
Ｔ5 のゲートソース間に充電されていた電荷が、放電用
抵抗7 及び受光側ＭＯＳＦＥＴ11のドレインソース間を
介して放電され、ゲートソース間電圧がしきい値電圧よ
りも低くなった出力用ＭＯＳＦＥＴ5 のドレインソース
間が、高インピーダンス状態になり、ドレイン電流が流
れなくなる。
【００３７】なお、出力用ＭＯＳＦＥＴ5 のゲートソー
ス間が充電されていく間又はドレイン電流が流れている
間に、入力信号が小さくなって、フォトダイオードアレ
イ4が、シリコン制御整流器8 のアノードカソードに所
定電流以上の電流を流すことができる十分な起電力を発
生できなくなると、その不十分な起電力による電流は、
前述したのと同様に、低インピーダンス状態になった受
光側ＭＯＳＦＥＴ11のドレインソース間に流れて、出力
用ＭＯＳＦＥＴ5 のゲートソース間に電荷が充電されな
くなるので、出力用ＭＯＳＦＥＴ5 のゲートソース間か
ら、それまで充電されていた電荷が、放電用抵抗7 回路
及び受光側ＭＯＳＦＥＴ11のドレインソース間を介して
放電される。
ス間が充電されていく間又はドレイン電流が流れている
間に、入力信号が小さくなって、フォトダイオードアレ
イ4が、シリコン制御整流器8 のアノードカソードに所
定電流以上の電流を流すことができる十分な起電力を発
生できなくなると、その不十分な起電力による電流は、
前述したのと同様に、低インピーダンス状態になった受
光側ＭＯＳＦＥＴ11のドレインソース間に流れて、出力
用ＭＯＳＦＥＴ5 のゲートソース間に電荷が充電されな
くなるので、出力用ＭＯＳＦＥＴ5 のゲートソース間か
ら、それまで充電されていた電荷が、放電用抵抗7 回路
及び受光側ＭＯＳＦＥＴ11のドレインソース間を介して
放電される。
【００３８】また、この光結合リレーは、出力用ＭＯＳ
ＦＥＴ5 のドレインソース間が低インピーダンス状態の
ときに、両出力端子20a,20b 間に接続された負荷（図示
せず）が何らかの原因で短絡すると、定格をはるかに超
えたドレイン電流が流れることになる。そうなると、第
１実施形態と同様に、シリコン制御整流器8 のアノード
カソード間が導通することにより、出力用ＭＯＳＦＥＴ
5 のドレインソース間に充電された電荷が、シリコン制
御整流器8 のアノードカソード間を介して放電されて、
出力用ＭＯＳＦＥＴ5 のゲートソース間電圧が低下する
ので、出力用ＭＯＳＦＥＴ5 のドレインソース間が高イ
ンピーダンス状態になって、ドレイン電流が流れなくな
る。
ＦＥＴ5 のドレインソース間が低インピーダンス状態の
ときに、両出力端子20a,20b 間に接続された負荷（図示
せず）が何らかの原因で短絡すると、定格をはるかに超
えたドレイン電流が流れることになる。そうなると、第
１実施形態と同様に、シリコン制御整流器8 のアノード
カソード間が導通することにより、出力用ＭＯＳＦＥＴ
5 のドレインソース間に充電された電荷が、シリコン制
御整流器8 のアノードカソード間を介して放電されて、
出力用ＭＯＳＦＥＴ5 のゲートソース間電圧が低下する
ので、出力用ＭＯＳＦＥＴ5 のドレインソース間が高イ
ンピーダンス状態になって、ドレイン電流が流れなくな
る。
【００３９】さらに、この光結合リレーは、上記したよ
うに、出力用ＭＯＳＦＥＴ5 のドレインソース間に充電
された電荷が、シリコン制御整流器8 のアノードカソー
ド間を介して放電されている場合に、入力信号が小さく
なって、フォトダイオードアレイ4 が、シリコン制御整
流器8 のアノードカソードに所定電流以上の電流を流す
ことができる十分な起電力を発生できなくなると、その
不十分な起電力による電流は、前述したのと同様に、低
インピーダンス状態になった受光側ＭＯＳＦＥＴ11のド
レインソース間に流れて、出力用ＭＯＳＦＥＴ5 のゲー
トソース間に電荷が充電されなくなるので、出力用ＭＯ
ＳＦＥＴ5 のゲートソース間から、それまで充電されて
いた電荷が、放電用抵抗7 及び受光側ＭＯＳＦＥＴ11の
ドレインソース間を介して放電されて、出力用ＭＯＳＦ
ＥＴ5 のドレインソース間が低インピーダンス状態から
高インピーダンス状態に変化して、ドレイン電流が流れ
なくなる。
うに、出力用ＭＯＳＦＥＴ5 のドレインソース間に充電
された電荷が、シリコン制御整流器8 のアノードカソー
ド間を介して放電されている場合に、入力信号が小さく
なって、フォトダイオードアレイ4 が、シリコン制御整
流器8 のアノードカソードに所定電流以上の電流を流す
ことができる十分な起電力を発生できなくなると、その
不十分な起電力による電流は、前述したのと同様に、低
インピーダンス状態になった受光側ＭＯＳＦＥＴ11のド
レインソース間に流れて、出力用ＭＯＳＦＥＴ5 のゲー
トソース間に電荷が充電されなくなるので、出力用ＭＯ
ＳＦＥＴ5 のゲートソース間から、それまで充電されて
いた電荷が、放電用抵抗7 及び受光側ＭＯＳＦＥＴ11の
ドレインソース間を介して放電されて、出力用ＭＯＳＦ
ＥＴ5 のドレインソース間が低インピーダンス状態から
高インピーダンス状態に変化して、ドレイン電流が流れ
なくなる。
【００４０】かかる光結合リレーにあっては、過大な電
流が流れることによる損傷から保護するために、出力用
ＭＯＳＦＥＴ5 の電荷を放電させる場合、小さい入力信
号しか入力できなくて、出力用ＭＯＳＦＥＴ5 の電荷を
放電させるようシリコン制御整流器8 に所定電流以上の
電流を流すことができる十分な起電力を、フォトダイオ
ードアレイ4 に発生させられないときは、前述したよう
に、その不十分な起電力による電流は、出力用ＭＯＳＦ
ＥＴ5 のゲートソース間に向かってではなく、低インピ
ーダンス状態になった受光側ＭＯＳＦＥＴ11に流れて、
出力用ＭＯＳＦＥＴ5 のゲートソース間に電荷が充電さ
れなくなるので、充電されなくなった出力用ＭＯＳＦＥ
Ｔ5 のゲートソース間から、それまで充電されていた電
荷が、放電用抵抗7 及び受光側ＭＯＳＦＥＴ11を介して
放電されて、出力用ＭＯＳＦＥＴ5 のドレインソース間
が低インピーダンス状態から高インピーダンス状態に変
化するので、出力用ＭＯＳＦＥＴ5 の損傷を確実に防止
することができる。
流が流れることによる損傷から保護するために、出力用
ＭＯＳＦＥＴ5 の電荷を放電させる場合、小さい入力信
号しか入力できなくて、出力用ＭＯＳＦＥＴ5 の電荷を
放電させるようシリコン制御整流器8 に所定電流以上の
電流を流すことができる十分な起電力を、フォトダイオ
ードアレイ4 に発生させられないときは、前述したよう
に、その不十分な起電力による電流は、出力用ＭＯＳＦ
ＥＴ5 のゲートソース間に向かってではなく、低インピ
ーダンス状態になった受光側ＭＯＳＦＥＴ11に流れて、
出力用ＭＯＳＦＥＴ5 のゲートソース間に電荷が充電さ
れなくなるので、充電されなくなった出力用ＭＯＳＦＥ
Ｔ5 のゲートソース間から、それまで充電されていた電
荷が、放電用抵抗7 及び受光側ＭＯＳＦＥＴ11を介して
放電されて、出力用ＭＯＳＦＥＴ5 のドレインソース間
が低インピーダンス状態から高インピーダンス状態に変
化するので、出力用ＭＯＳＦＥＴ5 の損傷を確実に防止
することができる。
【００４１】また、受光側ＭＯＳＦＥＴ11は、出力用Ｍ
ＯＳＦＥＴ5 のゲートソース間に充電された電荷の放電
用の回路も兼ねているので、出力用ＭＯＳＦＥＴ5 のゲ
ートソース間に充電された電荷の放電が、第１及び第２
実施形態よりも、効率的になされる。
ＯＳＦＥＴ5 のゲートソース間に充電された電荷の放電
用の回路も兼ねているので、出力用ＭＯＳＦＥＴ5 のゲ
ートソース間に充電された電荷の放電が、第１及び第２
実施形態よりも、効率的になされる。
【００４２】次に、本発明の第４実施形態を図４に基づ
いて以下に説明する。なお、第３実施形態と同一の素子
には同一の符号を付し、第３実施形態と異なるところの
み記す。第３実施形態では、受光側抵抗10がフォトダイ
オードアレイ4 のアノードに接続され、受光側ＭＯＳＦ
ＥＴ11は、そのソースが受光側抵抗10を介してフォトダ
イオードアレイ4 のアノードに接続されるとともに、ド
レインがフォトダイオードアレイ4 のカソードに接続さ
れているのに対し、本実施形態では、受光側抵抗10がフ
ォトダイオードアレイ4 のカソードに接続され、受光側
ＭＯＳＦＥＴ11は、そのソースが受光側抵抗10を介して
フォトダイオードアレイ4 のカソードに接続されるとと
もに、ドレインがフォトダイオードアレイ4 ののアノー
ドに接続されている構成となっている。
いて以下に説明する。なお、第３実施形態と同一の素子
には同一の符号を付し、第３実施形態と異なるところの
み記す。第３実施形態では、受光側抵抗10がフォトダイ
オードアレイ4 のアノードに接続され、受光側ＭＯＳＦ
ＥＴ11は、そのソースが受光側抵抗10を介してフォトダ
イオードアレイ4 のアノードに接続されるとともに、ド
レインがフォトダイオードアレイ4 のカソードに接続さ
れているのに対し、本実施形態では、受光側抵抗10がフ
ォトダイオードアレイ4 のカソードに接続され、受光側
ＭＯＳＦＥＴ11は、そのソースが受光側抵抗10を介して
フォトダイオードアレイ4 のカソードに接続されるとと
もに、ドレインがフォトダイオードアレイ4 ののアノー
ドに接続されている構成となっている。
【００４３】かかる光結合リレーにあっては、第３実施
形態と同様の効果を奏することができる。
形態と同様の効果を奏することができる。
【００４４】
【発明の効果】請求項１記載の発明は、過大な電流が流
れることによる損傷から保護するために、出力用ＭＯＳ
ＦＥＴの電荷を放電させる場合、小さい入力信号しか入
力できなくて、出力用ＭＯＳＦＥＴの電荷を放電させる
よう保護回路に所定電流以上の電流を流すことができる
十分な起電力を、受光素子に発生させられないときは、
発光素子に直列接続された発光側インピーダンス素子の
両端電圧がしきい値以下になって、発光側制御素子が高
インピーダンス状態から低インピーダンス状態に変化す
るので、その小さい入力信号は、発光素子ではなく、低
インピーダンス状態になった発光側制御素子に流れて、
光信号そのものが発光しなくなり、受光素子が光起電力
を発生しなくなるので、光起電力が印加されなくなった
出力用ＭＯＳＦＥＴのゲートソース間から、それまで充
電されていた電荷が、放電回路を介して放電されて、出
力用ＭＯＳＦＥＴのドレインソース間が低インピーダン
ス状態から高インピーダンス状態に変化するので、出力
用ＭＯＳＦＥＴの損傷を確実に防止することができる。
れることによる損傷から保護するために、出力用ＭＯＳ
ＦＥＴの電荷を放電させる場合、小さい入力信号しか入
力できなくて、出力用ＭＯＳＦＥＴの電荷を放電させる
よう保護回路に所定電流以上の電流を流すことができる
十分な起電力を、受光素子に発生させられないときは、
発光素子に直列接続された発光側インピーダンス素子の
両端電圧がしきい値以下になって、発光側制御素子が高
インピーダンス状態から低インピーダンス状態に変化す
るので、その小さい入力信号は、発光素子ではなく、低
インピーダンス状態になった発光側制御素子に流れて、
光信号そのものが発光しなくなり、受光素子が光起電力
を発生しなくなるので、光起電力が印加されなくなった
出力用ＭＯＳＦＥＴのゲートソース間から、それまで充
電されていた電荷が、放電回路を介して放電されて、出
力用ＭＯＳＦＥＴのドレインソース間が低インピーダン
ス状態から高インピーダンス状態に変化するので、出力
用ＭＯＳＦＥＴの損傷を確実に防止することができる。
【００４５】請求項２記載の発明は、過大な電流が流れ
ることによる損傷から保護するために、出力用ＭＯＳＦ
ＥＴの電荷を放電させる場合、小さい入力信号しか入力
できなくて、出力用ＭＯＳＦＥＴの電荷を放電させるよ
う保護回路に所定電流以上の電流を流すことができる十
分な起電力を、受光素子に発生させられないときは、受
光素子に直列接続された受光側インピーダンス素子の両
端電圧がしきい値以下になって、受光側制御素子が高イ
ンピーダンス状態から低インピーダンス状態に変化する
ので、その不十分な起電力による電流は、出力用ＭＯＳ
ＦＥＴのゲートソース間に向かってではなく、低インピ
ーダンス状態になった受光側制御素子に流れて、出力用
ＭＯＳＦＥＴのゲートソース間に電荷が充電されなくな
るので、充電されなくなった出力用ＭＯＳＦＥＴのゲー
トソース間から、それまで充電されていた電荷が、放電
回路を介して放電されて、出力用ＭＯＳＦＥＴのドレイ
ンソース間が低インピーダンス状態から高インピーダン
ス状態に変化するので、出力用ＭＯＳＦＥＴの損傷を確
実に防止することができる。
ることによる損傷から保護するために、出力用ＭＯＳＦ
ＥＴの電荷を放電させる場合、小さい入力信号しか入力
できなくて、出力用ＭＯＳＦＥＴの電荷を放電させるよ
う保護回路に所定電流以上の電流を流すことができる十
分な起電力を、受光素子に発生させられないときは、受
光素子に直列接続された受光側インピーダンス素子の両
端電圧がしきい値以下になって、受光側制御素子が高イ
ンピーダンス状態から低インピーダンス状態に変化する
ので、その不十分な起電力による電流は、出力用ＭＯＳ
ＦＥＴのゲートソース間に向かってではなく、低インピ
ーダンス状態になった受光側制御素子に流れて、出力用
ＭＯＳＦＥＴのゲートソース間に電荷が充電されなくな
るので、充電されなくなった出力用ＭＯＳＦＥＴのゲー
トソース間から、それまで充電されていた電荷が、放電
回路を介して放電されて、出力用ＭＯＳＦＥＴのドレイ
ンソース間が低インピーダンス状態から高インピーダン
ス状態に変化するので、出力用ＭＯＳＦＥＴの損傷を確
実に防止することができる。
【図１】本発明の第１実施形態の回路図である。
【図２】本発明の第２実施形態の回路図である。
【図３】本発明の第３実施形態の回路図である。
【図４】本発明の第４実施形態の回路図である。
【図５】従来例の回路図である。
【符号の説明】 1 発光ダイオード（発光素子） 2 発光側抵抗（発光側インピーダンス素子） 3 発光側ＭＯＳＦＥＴ（発光側制御素子） 4 フォトダイオードアレイ（受光素子） 5 出力用ＭＯＳＦＥＴ 6 検出用抵抗（電流検出素子） 7 放電用抵抗（放電回路） 8 シリコン制御整流器（保護回路） 10 受光側抵抗（受光側インピーダンス素子） 11 受光側ＭＯＳＦＥＴ（受光側制御素子）
Claims (2)
- 【請求項１】 入力信号が流れて光信号を発光する発光
素子と、発光素子の光信号に基づいて光起電力を発生す
る受光素子と、受光素子により発生された光起電力が印
加して電荷が充電されることによりドレインソース間が
高インピーダンス状態から低インピーダンス状態に変化
する出力用ＭＯＳＦＥＴと、出力用ＭＯＳＦＥＴに充電
された電荷を放電させる放電回路と、出力用主ＭＯＳＦ
ＥＴに流れる電流が通る電流検出素子と、受光素子によ
り発生された光起電力による電流が流れるとともに電流
検出素子の両端電圧が所定電圧よりも高い場合に出力用
ＭＯＳＦＥＴの電荷を放電させるよう流れ始めた電流が
所定電流未満になると流れなくなる保護回路と、を備え
た光結合リレーにおいて、 前記入力信号が流れるよう直列接続された発光側インピ
ーダンス素子と、前記発光素子に並列接続されて発光側
インピーダンス素子の両端電圧がしきい値以下のときに
高インピーダンス状態から低インピーダンス状態に変化
する発光側制御素子と、が設けられたことを特徴とする
光結合リレー。 - 【請求項２】 入力信号が流れて光信号を発光する発光
素子と、発光素子の光信号に基づいて光起電力を発生す
る受光素子と、受光素子により発生された光起電力が印
加して電荷が充電されることによりドレインソース間が
高インピーダンス状態から低インピーダンス状態に変化
する出力用ＭＯＳＦＥＴと、出力用ＭＯＳＦＥＴに充電
された電荷を放電させる放電回路と、出力用主ＭＯＳＦ
ＥＴに流れる電流が通る電流検出素子と、受光素子によ
り発生された光起電力による電流が流れるとともに電流
検出素子の両端電圧が所定電圧よりも高い場合に出力用
ＭＯＳＦＥＴの電荷を放電させるよう流れ始めた電流が
所定電流未満になると流れなくなる保護回路と、を備え
た光結合リレーにおいて、 前記起電力による電流が流れるよう受光素子に直列接続
された受光側インピーダンス素子と、前記受光素子に並
列接続されて受光側インピーダンス素子の両端電圧がし
きい値以下のときに高インピーダンス状態から低インピ
ーダンス状態に変化する受光側制御素子と、が設けられ
たことを特徴とする光結合リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311255A JP2000138574A (ja) | 1998-10-30 | 1998-10-30 | 光結合リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10311255A JP2000138574A (ja) | 1998-10-30 | 1998-10-30 | 光結合リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000138574A true JP2000138574A (ja) | 2000-05-16 |
Family
ID=18014957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10311255A Pending JP2000138574A (ja) | 1998-10-30 | 1998-10-30 | 光結合リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000138574A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800878B2 (en) | 2006-05-22 | 2010-09-21 | Fujitsu Ten Limited | Power supply control circuit, and electronic control device, power supplying circuit, and power control integrated circuit equipped with power supply control circuit |
-
1998
- 1998-10-30 JP JP10311255A patent/JP2000138574A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7800878B2 (en) | 2006-05-22 | 2010-09-21 | Fujitsu Ten Limited | Power supply control circuit, and electronic control device, power supplying circuit, and power control integrated circuit equipped with power supply control circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057694A (en) | Optoelectronic relay circuit having charging path formed by a switching transistor and a rectifying diode | |
| US5013926A (en) | Photocoupler apparatus capable of shortening switching time of output contact | |
| JPS6126321A (ja) | 入出力端子を有する電子制御回路 | |
| US4754175A (en) | Solid state relay having a thyristor discharge circuit | |
| JP2000138574A (ja) | 光結合リレー | |
| GB2257583A (en) | Built-in drive power-source semi-conductor device | |
| JP3498694B2 (ja) | 光応答型半導体スイッチ | |
| JP3637749B2 (ja) | 半導体リレー | |
| JP3837372B2 (ja) | 半導体リレー | |
| JPH1117215A (ja) | 半導体リレー | |
| JPH07107975B2 (ja) | ソリッドステートリレー | |
| US20240113706A1 (en) | Semiconductor switch | |
| JPH10308529A (ja) | 半導体リレー | |
| JP2000049582A (ja) | 半導体リレー | |
| JP2002353797A (ja) | 半導体リレー | |
| JPH10233669A (ja) | 半導体リレー | |
| JP2805974B2 (ja) | 光結合型リレー回路 | |
| JP2001345685A (ja) | 半導体装置及びこれを備えた半導体リレー | |
| JP2000252514A (ja) | 半導体リレー | |
| JP2002076866A (ja) | 半導体リレー | |
| JPH10215159A (ja) | 半導体リレー | |
| JPH1117214A (ja) | 半導体リレー | |
| JP2002050953A (ja) | 半導体リレー | |
| JPH11346149A (ja) | 半導体リレー | |
| JP2001119283A (ja) | 半導体リレー |