JPH10173506A - 固体リレー - Google Patents
固体リレーInfo
- Publication number
- JPH10173506A JPH10173506A JP8333964A JP33396496A JPH10173506A JP H10173506 A JPH10173506 A JP H10173506A JP 8333964 A JP8333964 A JP 8333964A JP 33396496 A JP33396496 A JP 33396496A JP H10173506 A JPH10173506 A JP H10173506A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- source
- switch element
- drain
- turned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】半導体チップの面積を小さくしてコストダウン
を図った固体リレーを提供する。 【解決手段】光起電力素子２は発光素子１の光を受光し
て光起電力を発生する。ＭＯＳＦＥＴ４はゲート・ソー
ス間に接続されたバイアス抵抗６を介してドレイン・ソ
ース間に光起電力素子２が接続され、光起電力素子２の
光起電力によってオン・オフされる。また、ＭＯＳＦＥ
Ｔ５はＭＯＳＦＥＴ４と並列に接続され、ゲートがＭＯ
ＳＦＥＴ３のソースと電流検出用抵抗７の接続点に接続
される。ＭＯＳＦＥＴ３のドレイン・ソース間に過大な
電流が流れ、電流検出用抵抗７の両端電圧が増加してＭ
ＯＳＦＥＴ５のしきい値電圧を越えると、ＭＯＳＦＥＴ
５がオンして、ＭＯＳＦＥＴ３のゲート・ソース間電圧
を低減し、ＭＯＳＦＥＴ３のドレイン・ソース間に流れ
る電流を制限する。
を図った固体リレーを提供する。 【解決手段】光起電力素子２は発光素子１の光を受光し
て光起電力を発生する。ＭＯＳＦＥＴ４はゲート・ソー
ス間に接続されたバイアス抵抗６を介してドレイン・ソ
ース間に光起電力素子２が接続され、光起電力素子２の
光起電力によってオン・オフされる。また、ＭＯＳＦＥ
Ｔ５はＭＯＳＦＥＴ４と並列に接続され、ゲートがＭＯ
ＳＦＥＴ３のソースと電流検出用抵抗７の接続点に接続
される。ＭＯＳＦＥＴ３のドレイン・ソース間に過大な
電流が流れ、電流検出用抵抗７の両端電圧が増加してＭ
ＯＳＦＥＴ５のしきい値電圧を越えると、ＭＯＳＦＥＴ
５がオンして、ＭＯＳＦＥＴ３のゲート・ソース間電圧
を低減し、ＭＯＳＦＥＴ３のドレイン・ソース間に流れ
る電流を制限する。
Description
【０００１】
【発明の属する技術分野】本発明は、発光素子と光起電
力素子とを光結合し、光起電力素子の出力によって主ス
イッチ素子をオン・オフさせる固体リレーに関するもの
である。
力素子とを光結合し、光起電力素子の出力によって主ス
イッチ素子をオン・オフさせる固体リレーに関するもの
である。
【０００２】
【従来の技術】従来より、この種の固体リレーとして、
図２に示すように、入力端子８ａ，８ｂから入力される
制御入力により点灯・消灯する発光ダイオードのような
発光素子１と、フォトダイオードや太陽電池などを複数
個直列に接続した光起電力素子２とを光結合し、光起電
力素子２の光起電力によってオン・オフする主スイッチ
素子たるＭＯＳＦＥＴ３と、ゲート・ソース間に接続さ
れたバイアス抵抗６を介してソース・ドレイン間に光起
電力素子２が接続された駆動スイッチ素子たるＭＯＳＦ
ＥＴ４とを備えたものがあった（特開平６−５３８０３
号公報参照）。
図２に示すように、入力端子８ａ，８ｂから入力される
制御入力により点灯・消灯する発光ダイオードのような
発光素子１と、フォトダイオードや太陽電池などを複数
個直列に接続した光起電力素子２とを光結合し、光起電
力素子２の光起電力によってオン・オフする主スイッチ
素子たるＭＯＳＦＥＴ３と、ゲート・ソース間に接続さ
れたバイアス抵抗６を介してソース・ドレイン間に光起
電力素子２が接続された駆動スイッチ素子たるＭＯＳＦ
ＥＴ４とを備えたものがあった（特開平６−５３８０３
号公報参照）。
【０００３】ここで、ＭＯＳＦＥＴ３はエンハンスメン
ト型（ノーマリ・オフ型）であって、ゲート電圧が零の
時はドレイン電流が流れずオフ状態である。また、ＭＯ
ＳＦＥＴ４はデプレッション型（ノーマリ・オン型）で
あって、ＭＯＳＦＥＴ３がオンからオフに移行する際
に、ＭＯＳＦＥＴ３のゲート静電容量に蓄積された残留
電荷を短時間で放電させる経路を形成しており、ＭＯＳ
ＦＥＴ３のオンからオフへの移行時間を短縮するもので
ある。
ト型（ノーマリ・オフ型）であって、ゲート電圧が零の
時はドレイン電流が流れずオフ状態である。また、ＭＯ
ＳＦＥＴ４はデプレッション型（ノーマリ・オン型）で
あって、ＭＯＳＦＥＴ３がオンからオフに移行する際
に、ＭＯＳＦＥＴ３のゲート静電容量に蓄積された残留
電荷を短時間で放電させる経路を形成しており、ＭＯＳ
ＦＥＴ３のオンからオフへの移行時間を短縮するもので
ある。
【０００４】ところで、このような固体リレーにおいて
は、ＭＯＳＦＥＴ３のドレイン・ソース間に過大な電流
が通電されるとＭＯＳＦＥＴ３が破壊されるので、ＭＯ
ＳＦＥＴ３の破壊を防止するために、ＭＯＳＦＥＴ３の
ドレイン・ソース間電流を制限することが要求される。
そこで、図２に示すように、外部回路が接続される出力
端子９ａ，９ｂ間に、電流検出用抵抗７を介してＭＯＳ
ＦＥＴ３のドレイン・ソースを接続し、電流検出用抵抗
７の両端電圧が所定電圧以上になるとオンになる保護ス
イッチ素子たるｎｐｎ形のトランジスタ１０をＭＯＳＦ
ＥＴ３のゲート・ソース間に接続したものが提案されて
いる。なお、トランジスタ１０のコレクタはＭＯＳＦＥ
Ｔ３のゲートに接続され、トランジスタ１０のベース・
エミッタ間に電流検出用抵抗７が接続される。
は、ＭＯＳＦＥＴ３のドレイン・ソース間に過大な電流
が通電されるとＭＯＳＦＥＴ３が破壊されるので、ＭＯ
ＳＦＥＴ３の破壊を防止するために、ＭＯＳＦＥＴ３の
ドレイン・ソース間電流を制限することが要求される。
そこで、図２に示すように、外部回路が接続される出力
端子９ａ，９ｂ間に、電流検出用抵抗７を介してＭＯＳ
ＦＥＴ３のドレイン・ソースを接続し、電流検出用抵抗
７の両端電圧が所定電圧以上になるとオンになる保護ス
イッチ素子たるｎｐｎ形のトランジスタ１０をＭＯＳＦ
ＥＴ３のゲート・ソース間に接続したものが提案されて
いる。なお、トランジスタ１０のコレクタはＭＯＳＦＥ
Ｔ３のゲートに接続され、トランジスタ１０のベース・
エミッタ間に電流検出用抵抗７が接続される。
【０００５】したがって、出力端子９ａ，９ｂ間に過大
な電流が流れると、電流検出用抵抗７の両端電圧が上昇
して、トランジスタ１０がオンし、ＭＯＳＦＥＴ３のゲ
ート・ソース間電圧を低下させるのである。ＭＯＳＦＥ
Ｔ３は、ゲート・ソース間電圧が低い領域では、ドレイ
ン・ソース間電流を制限するので、ＭＯＳＦＥＴ３を保
護することができる。
な電流が流れると、電流検出用抵抗７の両端電圧が上昇
して、トランジスタ１０がオンし、ＭＯＳＦＥＴ３のゲ
ート・ソース間電圧を低下させるのである。ＭＯＳＦＥ
Ｔ３は、ゲート・ソース間電圧が低い領域では、ドレイ
ン・ソース間電流を制限するので、ＭＯＳＦＥＴ３を保
護することができる。
【０００６】以下、この固体リレーの動作について簡単
に説明する。入力端子８ａ，８ｂ間に制御入力が与えら
れていない時、つまり、発光素子１に電流が流れず消灯
している時は、光起電力素子２に起電力が発生せず、バ
イアス抵抗６の両端間に電位差が発生していないので、
ＭＯＳＦＥＴ４はオンになっている。したがって、ＭＯ
ＳＦＥＴ３のゲート・ソース間にも電位差が発生せず、
ＭＯＳＦＥＴ３はオフになり、出力端子９ａ，９ｂ間は
高インピーダンス状態となる（つまり、非導通状態とな
る）。
に説明する。入力端子８ａ，８ｂ間に制御入力が与えら
れていない時、つまり、発光素子１に電流が流れず消灯
している時は、光起電力素子２に起電力が発生せず、バ
イアス抵抗６の両端間に電位差が発生していないので、
ＭＯＳＦＥＴ４はオンになっている。したがって、ＭＯ
ＳＦＥＴ３のゲート・ソース間にも電位差が発生せず、
ＭＯＳＦＥＴ３はオフになり、出力端子９ａ，９ｂ間は
高インピーダンス状態となる（つまり、非導通状態とな
る）。
【０００７】一方、入力端子８ａ，８ｂ間に制御入力が
与えられ、発光素子１に順方向電流が流れると、発光素
子１が点灯し、光起電力素子２が発光素子１からの光を
受光して光起電力を発生する。この光起電力によって、
ＭＯＳＦＥＴ３のゲート静電容量を充電する電流と、Ｍ
ＯＳＦＥＴ４を介してバイアス抵抗６に流れる電流が発
生する。このため、バイアス抵抗６の両端間に電位差が
発生し、ＭＯＳＦＥＴ４のゲートは負電圧にバイアスさ
れる。このバイアス電圧によりＭＯＳＦＥＴ４のドレイ
ン・ソース間が高インピーダンス状態となるので、ＭＯ
ＳＦＥＴ３のゲート静電容量は効率良く充電され、出力
端子９ａ，９ｂ間は高インピーダンス状態から低インピ
ーダンス状態へと変わる（つまり、導通状態となる）。
与えられ、発光素子１に順方向電流が流れると、発光素
子１が点灯し、光起電力素子２が発光素子１からの光を
受光して光起電力を発生する。この光起電力によって、
ＭＯＳＦＥＴ３のゲート静電容量を充電する電流と、Ｍ
ＯＳＦＥＴ４を介してバイアス抵抗６に流れる電流が発
生する。このため、バイアス抵抗６の両端間に電位差が
発生し、ＭＯＳＦＥＴ４のゲートは負電圧にバイアスさ
れる。このバイアス電圧によりＭＯＳＦＥＴ４のドレイ
ン・ソース間が高インピーダンス状態となるので、ＭＯ
ＳＦＥＴ３のゲート静電容量は効率良く充電され、出力
端子９ａ，９ｂ間は高インピーダンス状態から低インピ
ーダンス状態へと変わる（つまり、導通状態となる）。
【０００８】
【発明が解決しようとする課題】上記構成の固体リレー
では、電流検出用抵抗７の両端電圧がトランジスタ１０
のベース・エミッタ間の順方向電圧（約０．５Ｖ）に達
すると、トランジスタ１０はオンして、ＭＯＳＦＥＴ３
のドレイン・ソース間電流を制限しているので、ドレイ
ン・ソース間電流の制限値ＩLIM （Ａ）は（１）式で表
される。
では、電流検出用抵抗７の両端電圧がトランジスタ１０
のベース・エミッタ間の順方向電圧（約０．５Ｖ）に達
すると、トランジスタ１０はオンして、ＭＯＳＦＥＴ３
のドレイン・ソース間電流を制限しているので、ドレイ
ン・ソース間電流の制限値ＩLIM （Ａ）は（１）式で表
される。
【０００９】ＩLIM ＝０．５／Ｒ7 ・・・（１） ここで、Ｒ7 は電流検出用抵抗７の抵抗値（Ω）であ
る。（１）式より、ドレイン・ソース間電流の制限値Ｉ
LIM を小さくするためには、電流検出用抵抗７の抵抗値
Ｒ7 を大きくする必要があり、半導体チップの面積が大
きくなり、コストアップの要因となるという問題があっ
た。
る。（１）式より、ドレイン・ソース間電流の制限値Ｉ
LIM を小さくするためには、電流検出用抵抗７の抵抗値
Ｒ7 を大きくする必要があり、半導体チップの面積が大
きくなり、コストアップの要因となるという問題があっ
た。
【００１０】また、ユニポーラトランジスタのＭＯＳＦ
ＥＴ４とバイポーラトランジスタのトランジスタ１０と
では構造が異なるので、誘電体分離層（ＤＩ）の誘電体
で分離された同一の島状領域に、ＭＯＳＦＥＴ３とトラ
ンジスタ１０を形成することができず、半導体チップの
面積が増加して、コストアップの要因となるという問題
もあった。
ＥＴ４とバイポーラトランジスタのトランジスタ１０と
では構造が異なるので、誘電体分離層（ＤＩ）の誘電体
で分離された同一の島状領域に、ＭＯＳＦＥＴ３とトラ
ンジスタ１０を形成することができず、半導体チップの
面積が増加して、コストアップの要因となるという問題
もあった。
【００１１】本発明は上記問題点に鑑みた為されたもの
であり、半導体チップの面積を小さくすることにより、
コストダウンを図った固体リレーを提供することを目的
とするものである。
であり、半導体チップの面積を小さくすることにより、
コストダウンを図った固体リレーを提供することを目的
とするものである。
【００１２】
【課題を解決するための手段】本発明では、上記目的を
達成するために、制御入力により点灯・消灯する発光素
子と、発光素子に光結合されるとともに発光素子の光を
受光して光起電力を発生する光起電力素子と、ゲート・
ソース間に接続されたバイアス抵抗を介して光起電力素
子がドレイン・ソース間に接続されるＭＯＳＦＥＴから
なる駆動スイッチ素子と、光起電力が制御端に印加され
るとともに駆動スイッチ素子がオン・オフすることによ
ってオフ・オンされる主スイッチ素子と、出力端子間に
主スイッチ素子を介して接続された電流検出用抵抗と、
光起電力素子の出力端間に接続されるとともに電流検出
用抵抗の両端電圧が所定電圧以上になるとオンして主ス
イッチ素子に流れる電流を制限する保護スイッチ素子と
を備え、保護スイッチ素子が、ドレイン・ソース間に発
光素子が接続されるとともに、ゲート・ソース間に電流
検出用抵抗が接続されたエンハンスメント型のＭＯＳＦ
ＥＴから構成される。
達成するために、制御入力により点灯・消灯する発光素
子と、発光素子に光結合されるとともに発光素子の光を
受光して光起電力を発生する光起電力素子と、ゲート・
ソース間に接続されたバイアス抵抗を介して光起電力素
子がドレイン・ソース間に接続されるＭＯＳＦＥＴから
なる駆動スイッチ素子と、光起電力が制御端に印加され
るとともに駆動スイッチ素子がオン・オフすることによ
ってオフ・オンされる主スイッチ素子と、出力端子間に
主スイッチ素子を介して接続された電流検出用抵抗と、
光起電力素子の出力端間に接続されるとともに電流検出
用抵抗の両端電圧が所定電圧以上になるとオンして主ス
イッチ素子に流れる電流を制限する保護スイッチ素子と
を備え、保護スイッチ素子が、ドレイン・ソース間に発
光素子が接続されるとともに、ゲート・ソース間に電流
検出用抵抗が接続されたエンハンスメント型のＭＯＳＦ
ＥＴから構成される。
【００１３】ここで、主スイッチ素子に流れる電流の制
限値は、保護スイッチ素子を構成するＭＯＳＦＥＴのオ
ン電圧と電流検出用抵抗の抵抗値によって決定される。
ＭＯＳＦＥＴのオン電圧はチャンネル長やゲート電極の
膜厚等によって決まるので、チャンネル長やゲート電極
の膜厚等の設定によりＭＯＳＦＥＴのオン電圧を低減す
ることによって、電流検出用抵抗の抵抗値を大きくする
ことなく、主スイッチ素子に流れる電流の制限値を低く
することができる。
限値は、保護スイッチ素子を構成するＭＯＳＦＥＴのオ
ン電圧と電流検出用抵抗の抵抗値によって決定される。
ＭＯＳＦＥＴのオン電圧はチャンネル長やゲート電極の
膜厚等によって決まるので、チャンネル長やゲート電極
の膜厚等の設定によりＭＯＳＦＥＴのオン電圧を低減す
ることによって、電流検出用抵抗の抵抗値を大きくする
ことなく、主スイッチ素子に流れる電流の制限値を低く
することができる。
【００１４】また、駆動スイッチ素子と保護スイッチ素
子は共にＭＯＳＦＥＴからなり、ドレイン・ソースが共
通であるので、誘電体で分離された同一の島状領域に駆
動スイッチ素子と保護スイッチ素子とを形成することが
できる。
子は共にＭＯＳＦＥＴからなり、ドレイン・ソースが共
通であるので、誘電体で分離された同一の島状領域に駆
動スイッチ素子と保護スイッチ素子とを形成することが
できる。
【００１５】
【発明の実施の形態】本発明の実施の形態を、図１に示
す回路図を用いて説明する。この固体リレーの基本的な
構成及び動作は、図２に示す従来構成の固体リレーと略
同じであり、その特徴とするところは、保護スイッチ素
子として、トランジスタ１０の替わりにエンハンスメン
ト型のＭＯＳＦＥＴ５を用いた点にある。なお、従来構
成と同じ構成要素については同一の符号を付し、その説
明を省略する。
す回路図を用いて説明する。この固体リレーの基本的な
構成及び動作は、図２に示す従来構成の固体リレーと略
同じであり、その特徴とするところは、保護スイッチ素
子として、トランジスタ１０の替わりにエンハンスメン
ト型のＭＯＳＦＥＴ５を用いた点にある。なお、従来構
成と同じ構成要素については同一の符号を付し、その説
明を省略する。
【００１６】ＭＯＳＦＥＴ５は、ゲートがＭＯＳＦＥＴ
３のソースと電流検出用抵抗７との接続点に、ドレイン
がＭＯＳＦＥＴ３のゲートに、ソースが出力端子９ｂ
に、それぞれ接続される。したがって、出力端子９ａ，
９ｂ間に過大な電流が流れ、電流検出用抵抗７の両端電
圧が上昇してＭＯＳＦＥＴ５のしきい値電圧Ｖthに達す
ると、ＭＯＳＦＥＴ５のドレイン・ソース間が低インピ
ーダンス状態となり、ＭＯＳＦＥＴ３のゲートの電荷が
放電されＭＯＳＦＥＴ３がオフになるので、ＭＯＳＦＥ
Ｔ３のドレイン・ソース間に流れる電流が制限され、Ｍ
ＯＳＦＥＴ３を保護することができる。
３のソースと電流検出用抵抗７との接続点に、ドレイン
がＭＯＳＦＥＴ３のゲートに、ソースが出力端子９ｂ
に、それぞれ接続される。したがって、出力端子９ａ，
９ｂ間に過大な電流が流れ、電流検出用抵抗７の両端電
圧が上昇してＭＯＳＦＥＴ５のしきい値電圧Ｖthに達す
ると、ＭＯＳＦＥＴ５のドレイン・ソース間が低インピ
ーダンス状態となり、ＭＯＳＦＥＴ３のゲートの電荷が
放電されＭＯＳＦＥＴ３がオフになるので、ＭＯＳＦＥ
Ｔ３のドレイン・ソース間に流れる電流が制限され、Ｍ
ＯＳＦＥＴ３を保護することができる。
【００１７】この時、ＭＯＳＦＥＴ３のドレイン・ソー
ス間電流の制限値ＩLIM （Ａ）は（２）式で表される。 ＩLIM ＝Ｖth／Ｒ7 ・・・（２） ここで、Ｒ7 （Ω）は電流検出用抵抗７の抵抗値、Ｖth
（Ｖ）はＭＯＳＦＥＴ５のチャンネル長、ゲート電極の
膜厚等によって決定されるしきい値電圧であり、しきい
値電圧Ｖthは電流検出用抵抗７の抵抗値Ｒ7 と無関係に
設定することができる。
ス間電流の制限値ＩLIM （Ａ）は（２）式で表される。 ＩLIM ＝Ｖth／Ｒ7 ・・・（２） ここで、Ｒ7 （Ω）は電流検出用抵抗７の抵抗値、Ｖth
（Ｖ）はＭＯＳＦＥＴ５のチャンネル長、ゲート電極の
膜厚等によって決定されるしきい値電圧であり、しきい
値電圧Ｖthは電流検出用抵抗７の抵抗値Ｒ7 と無関係に
設定することができる。
【００１８】したがって、電流検出用抵抗７の抵抗値Ｒ
7 が同じ場合でも、ＭＯＳＦＥＴ５のしきい値電圧Ｖth
を低くすることによって、ＭＯＳＦＥＴ３のドレイン・
ソース間電流の制限値ＩLIM を低減することができる。
また、制限値ＩLIM が同じであれば、しきい値電圧Ｖth
を低くすることによって、上述した従来構成の固体リレ
ーに比べて、電流検出用抵抗７の抵抗値Ｒ7 を小さくす
ることができるので、ＭＯＳＦＥＴ３を確実に保護する
とともに、半導体チップの面積を小さくすることができ
る。
7 が同じ場合でも、ＭＯＳＦＥＴ５のしきい値電圧Ｖth
を低くすることによって、ＭＯＳＦＥＴ３のドレイン・
ソース間電流の制限値ＩLIM を低減することができる。
また、制限値ＩLIM が同じであれば、しきい値電圧Ｖth
を低くすることによって、上述した従来構成の固体リレ
ーに比べて、電流検出用抵抗７の抵抗値Ｒ7 を小さくす
ることができるので、ＭＯＳＦＥＴ３を確実に保護する
とともに、半導体チップの面積を小さくすることができ
る。
【００１９】さらに、ＭＯＳＦＥＴ４とＭＯＳＦＥＴ５
とは、チャンネル部へのドープの有無以外は同じ構造で
あり、ドレイン、ソースとも共通であるので、誘電体で
分離された同一の島状領域に形成することができ、半導
体チップの面積を一層小さくすることができる。上述の
ように、従来構成の固体リレーに比べて、半導体チップ
の面積を小さくすることができるので、固体リレーのコ
ストダウンを図ることができる。
とは、チャンネル部へのドープの有無以外は同じ構造で
あり、ドレイン、ソースとも共通であるので、誘電体で
分離された同一の島状領域に形成することができ、半導
体チップの面積を一層小さくすることができる。上述の
ように、従来構成の固体リレーに比べて、半導体チップ
の面積を小さくすることができるので、固体リレーのコ
ストダウンを図ることができる。
【００２０】
【発明の効果】請求項１の発明は、上述のように、制御
入力により点灯・消灯する発光素子と、発光素子に光結
合されるとともに発光素子の光を受光して光起電力を発
生する光起電力素子と、ゲート・ソース間に接続された
バイアス抵抗を介して光起電力素子がドレイン・ソース
間に接続されるＭＯＳＦＥＴからなる駆動スイッチ素子
と、光起電力が制御端に印加されるとともに駆動スイッ
チ素子がオン・オフすることによってオフ・オンされる
主スイッチ素子と、出力端子間に主スイッチ素子を介し
て接続された電流検出用抵抗と、光起電力素子の出力端
間に接続されるとともに電流検出用抵抗の両端電圧が所
定電圧以上になるとオンして主スイッチ素子に流れる電
流を制限する保護スイッチ素子とを備え、保護スイッチ
素子が、ドレイン・ソース間に発光素子が接続されると
ともに、ゲート・ソース間に電流検出用抵抗が接続され
たエンハンスメント型のＭＯＳＦＥＴから構成される。
入力により点灯・消灯する発光素子と、発光素子に光結
合されるとともに発光素子の光を受光して光起電力を発
生する光起電力素子と、ゲート・ソース間に接続された
バイアス抵抗を介して光起電力素子がドレイン・ソース
間に接続されるＭＯＳＦＥＴからなる駆動スイッチ素子
と、光起電力が制御端に印加されるとともに駆動スイッ
チ素子がオン・オフすることによってオフ・オンされる
主スイッチ素子と、出力端子間に主スイッチ素子を介し
て接続された電流検出用抵抗と、光起電力素子の出力端
間に接続されるとともに電流検出用抵抗の両端電圧が所
定電圧以上になるとオンして主スイッチ素子に流れる電
流を制限する保護スイッチ素子とを備え、保護スイッチ
素子が、ドレイン・ソース間に発光素子が接続されると
ともに、ゲート・ソース間に電流検出用抵抗が接続され
たエンハンスメント型のＭＯＳＦＥＴから構成される。
【００２１】ここで、主スイッチ素子に流れる電流の制
限値は、保護スイッチ素子を構成するＭＯＳＦＥＴのオ
ン電圧と電流検出用抵抗の抵抗値によって決定される。
ＭＯＳＦＥＴのオン電圧はチャンネル長やゲート電極の
膜厚等によって決まるので、チャンネル長やゲート電極
の膜厚等の設定によりＭＯＳＦＥＴのオン電圧を低減す
ることによって、電流検出用抵抗の抵抗値を大きくする
ことなく、主スイッチ素子に流れる電流の制限値を低く
することができる。したがって、主スイッチ素子に流れ
る電流の制限値が同じであれば、ＭＯＳＦＥＴのオン電
圧を低減することにより、電流検出用抵抗の抵抗値を小
さくすることができるので、半導体チップの面積を小さ
くすることができ、固体リレーのコストダウンを図るこ
とができるという効果がある。
限値は、保護スイッチ素子を構成するＭＯＳＦＥＴのオ
ン電圧と電流検出用抵抗の抵抗値によって決定される。
ＭＯＳＦＥＴのオン電圧はチャンネル長やゲート電極の
膜厚等によって決まるので、チャンネル長やゲート電極
の膜厚等の設定によりＭＯＳＦＥＴのオン電圧を低減す
ることによって、電流検出用抵抗の抵抗値を大きくする
ことなく、主スイッチ素子に流れる電流の制限値を低く
することができる。したがって、主スイッチ素子に流れ
る電流の制限値が同じであれば、ＭＯＳＦＥＴのオン電
圧を低減することにより、電流検出用抵抗の抵抗値を小
さくすることができるので、半導体チップの面積を小さ
くすることができ、固体リレーのコストダウンを図るこ
とができるという効果がある。
【００２２】また、駆動スイッチ素子と保護スイッチ素
子は共にＭＯＳＦＥＴからなり、ドレイン・ソースが共
通であるので、誘電体で分離された同一の島状領域に駆
動スイッチ素子と保護スイッチ素子とを形成することが
できる。したがって、半導体チップの面積を小さくする
ことができ、上述と同様に、固体リレーのコストダウン
を図ることができるという効果がある。
子は共にＭＯＳＦＥＴからなり、ドレイン・ソースが共
通であるので、誘電体で分離された同一の島状領域に駆
動スイッチ素子と保護スイッチ素子とを形成することが
できる。したがって、半導体チップの面積を小さくする
ことができ、上述と同様に、固体リレーのコストダウン
を図ることができるという効果がある。
【図１】本実施形態の固体リレーを示す回路図である。
【図２】従来の固体リレーを示す回路図である。
１ 発光素子 ２ 光起電力素子 ３，４，５ ＭＯＳＦＥＴ ６ バイアス抵抗 ７ 電流検出用抵抗
Claims (1)
- 【請求項１】制御入力により点灯・消灯する発光素子
と、前記発光素子に光結合されるとともに前記発光素子
の光を受光して光起電力を発生する光起電力素子と、ゲ
ート・ソース間に接続されたバイアス抵抗を介して前記
光起電力素子がドレイン・ソース間に接続されるＭＯＳ
ＦＥＴからなる駆動スイッチ素子と、前記光起電力が制
御端に印加されるとともに前記駆動スイッチ素子がオン
・オフすることによってオフ・オンされる主スイッチ素
子と、出力端子間に前記主スイッチ素子を介して接続さ
れた電流検出用抵抗と、前記光起電力素子の出力端間に
接続されるとともに前記電流検出用抵抗の両端電圧が所
定電圧以上になるとオンして前記主スイッチ素子に流れ
る電流を制限する保護スイッチ素子とを備え、前記保護
スイッチ素子が、ドレイン・ソース間に前記発光素子が
接続されるとともに、ゲート・ソース間に前記電流検出
用抵抗が接続されたエンハンスメント型のＭＯＳＦＥＴ
から構成されることを特徴とする固体リレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8333964A JPH10173506A (ja) | 1996-12-13 | 1996-12-13 | 固体リレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8333964A JPH10173506A (ja) | 1996-12-13 | 1996-12-13 | 固体リレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10173506A true JPH10173506A (ja) | 1998-06-26 |
Family
ID=18271965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8333964A Withdrawn JPH10173506A (ja) | 1996-12-13 | 1996-12-13 | 固体リレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10173506A (ja) |
-
1996
- 1996-12-13 JP JP8333964A patent/JPH10173506A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09213893A (ja) | 半導体装置 | |
| JPH10173506A (ja) | 固体リレー | |
| JPH07107975B2 (ja) | ソリッドステートリレー | |
| JP2932782B2 (ja) | 半導体リレー回路 | |
| JP3637749B2 (ja) | 半導体リレー | |
| JP2694808B2 (ja) | ソリッドステートリレー | |
| JPH10308529A (ja) | 半導体リレー | |
| JPS63208317A (ja) | 半導体リレ−回路 | |
| JPH05167412A (ja) | 半導体リレー回路 | |
| JP2919108B2 (ja) | 光結合型リレー回路 | |
| JP2731655B2 (ja) | 光結合型リレー回路 | |
| JPH10233669A (ja) | 半導体リレー | |
| JPH09153782A (ja) | 半導体リレー回路 | |
| JP2002050952A (ja) | 半導体リレー及びその製造方法 | |
| JPH0411126B2 (ja) | ||
| JP2805974B2 (ja) | 光結合型リレー回路 | |
| JP3451810B2 (ja) | 光結合型半導体リレー | |
| JP2003115755A (ja) | 半導体スイッチ素子の駆動回路およびそれを用いた半導体リレー | |
| JPH09181585A (ja) | 半導体リレー回路 | |
| JP2000252514A (ja) | 半導体リレー | |
| JPH0998079A (ja) | 半導体リレー | |
| JPH06164354A (ja) | 半導体リレー | |
| JP2001345685A (ja) | 半導体装置及びこれを備えた半導体リレー | |
| JP2002076866A (ja) | 半導体リレー | |
| JP2002353797A (ja) | 半導体リレー |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040302 |