JPS63155654A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63155654A JPS63155654A JP30310786A JP30310786A JPS63155654A JP S63155654 A JPS63155654 A JP S63155654A JP 30310786 A JP30310786 A JP 30310786A JP 30310786 A JP30310786 A JP 30310786A JP S63155654 A JPS63155654 A JP S63155654A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- junction capacitance
- diffused layer
- semiconductor device
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 15
- 238000000034 method Methods 0.000 abstract 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
- H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
- H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
- H01L27/0658—Vertical bipolar transistor in combination with resistors or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に抵抗と接合容量からな
るフィルタを含む半導体装置に関する。
るフィルタを含む半導体装置に関する。
従来、この種のフィルタを含む半導体装置では、抵抗と
してベース等の拡散抵抗を用い、かつ接合容量としてエ
ミッタ・ベース間の接合容量等を用いてフィルタを構成
していた。
してベース等の拡散抵抗を用い、かつ接合容量としてエ
ミッタ・ベース間の接合容量等を用いてフィルタを構成
していた。
第２図は従来の半導体装置の一例の断面図である。この
例は、Ｐ型のシリコン基板１表面上にＰ＋型高濃度の埋
込層２を介して形成されかつＰ＋型高濃度の素子分離領
域４によって互いに区画されたＮ−型低濃度の゛エピタ
キシャル層３の表面にＰ型の拡散抵抗層９及びベース拡
散層５ｂ’を設け、ベース拡散層５ｂ’表面にＮ＋型高
濃度エミッタ拡散層６ｂ’を設け、更にその上をコンタ
クト用の窓８ａ’ 、８ｂ’ 、８ｃ’及び８ｄ’を開
孔した酸化膜で覆っている。
例は、Ｐ型のシリコン基板１表面上にＰ＋型高濃度の埋
込層２を介して形成されかつＰ＋型高濃度の素子分離領
域４によって互いに区画されたＮ−型低濃度の゛エピタ
キシャル層３の表面にＰ型の拡散抵抗層９及びベース拡
散層５ｂ’を設け、ベース拡散層５ｂ’表面にＮ＋型高
濃度エミッタ拡散層６ｂ’を設け、更にその上をコンタ
クト用の窓８ａ’ 、８ｂ’ 、８ｃ’及び８ｄ’を開
孔した酸化膜で覆っている。
上述した従来のフィルタを含む半導体装置では、抵抗と
してベース等の一拡散抵抗を用い、接合′容量としてエ
ミッタ・ベース間の接合容量を用いているので、この場
合エミッタの深さが精度良く形成することが難しく、エ
ミッタ・ベース間の接合容量がばらつき、従ってフィル
タの時定数を一定にすることが出来ないという欠点があ
る。
してベース等の一拡散抵抗を用い、接合′容量としてエ
ミッタ・ベース間の接合容量を用いているので、この場
合エミッタの深さが精度良く形成することが難しく、エ
ミッタ・ベース間の接合容量がばらつき、従ってフィル
タの時定数を一定にすることが出来ないという欠点があ
る。
本発明の目的は、時定数の精度が良いフィルタを含む半
導体装置を提供することにある。
導体装置を提供することにある。
本発明の半導体装置は、一導電型の半導体基板上の反対
導電型の半導体層表面に形成されかつ互いに絶縁分離さ
れた、一導電型の第１及び反対導電型の第２の不純物領
域からなるピンチ抵抗と、一導電型の第３及び反対導電
型の第４の不純物領域からなる接合容量とを有するフィ
ルタを含んで成る。
導電型の半導体層表面に形成されかつ互いに絶縁分離さ
れた、一導電型の第１及び反対導電型の第２の不純物領
域からなるピンチ抵抗と、一導電型の第３及び反対導電
型の第４の不純物領域からなる接合容量とを有するフィ
ルタを含んで成る。
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図（ａ）及び（ｂ）はそれぞれ本発明の一実施例の
平面図及びＡ−Ａ線断面図である。
平面図及びＡ−Ａ線断面図である。
この実施例は、Ｎ＋型型部濃度埋込層２を備えた比抵抗
が１〜４０Ω・ｃｍのＰ型のシリコン基板１上に比抵抗
０．５〜１０Ω・ｃｍ、厚さ５〜３０μｍのＮ−型のエ
ピタキシャル層３を設け、エピタキシャル層３の表面か
ら少くともシリコン基板１に至りエピタキシャル層３を
区画するＰ＋型高濃度の素子分離領域４を設け、素子分
離領域４によって区画されたエピタキシャル層３にそれ
ぞれ同時に形成された深さが１〜５μｍのＰ型のベース
拡散層５ａ及び５ｂを設け、更に同時に形成された深さ
が０．５〜３μｍのＮ＋型のエミッタ拡散層６ａ及び６
ｂを設け、更に酸化膜７に開孔したコンタクト用の窓８
ａ、８ｂ、８ｃ及び８ｄを通じてベース及びエミッタ拡
散一層５ａ及び６ａからなるピンチ抵抗とベース及びエ
ミッタ拡散５ｂ及び６ｂからなる接合容量とを直列又は
並列に接続することによってフィルタを構成している。
が１〜４０Ω・ｃｍのＰ型のシリコン基板１上に比抵抗
０．５〜１０Ω・ｃｍ、厚さ５〜３０μｍのＮ−型のエ
ピタキシャル層３を設け、エピタキシャル層３の表面か
ら少くともシリコン基板１に至りエピタキシャル層３を
区画するＰ＋型高濃度の素子分離領域４を設け、素子分
離領域４によって区画されたエピタキシャル層３にそれ
ぞれ同時に形成された深さが１〜５μｍのＰ型のベース
拡散層５ａ及び５ｂを設け、更に同時に形成された深さ
が０．５〜３μｍのＮ＋型のエミッタ拡散層６ａ及び６
ｂを設け、更に酸化膜７に開孔したコンタクト用の窓８
ａ、８ｂ、８ｃ及び８ｄを通じてベース及びエミッタ拡
散一層５ａ及び６ａからなるピンチ抵抗とベース及びエ
ミッタ拡散５ｂ及び６ｂからなる接合容量とを直列又は
並列に接続することによってフィルタを構成している。
以上説明したように本発明は、同一の拡散によって形成
したベース及びエミッタ拡散層からなるピンチ抵抗と接
合容量とからフィルタを構成することにより、エミッタ
拡散層が精度良く形成できなくても、通常エミッタ拡散
層が深くなりピンチ抵抗が増加した場合には接合容量が
減少するというように、フィルタの時定数のばらつきの
少いフィルタを含む半導体装置を提供できるという効果
がある。
したベース及びエミッタ拡散層からなるピンチ抵抗と接
合容量とからフィルタを構成することにより、エミッタ
拡散層が精度良く形成できなくても、通常エミッタ拡散
層が深くなりピンチ抵抗が増加した場合には接合容量が
減少するというように、フィルタの時定数のばらつきの
少いフィルタを含む半導体装置を提供できるという効果
がある。
第１図（ａ）及び（ｂ）はそれぞれ本発明の一実施例の
平面図及びＡ−Ａ線断面図、第２図は従来の半導体装置
の一例の断面図である。 １・・・シリコン基板、２・・・埋込層、３・・・エピ
タキシャル層、４・・・素子分離領域、５ａ、５ｂ、５
ｂ’、・・ベース拡散層、６ａ、６ｂ、６ｂ′・・・エ
ミッタ拡散層、７・・・酸化膜、８ ａ 、 ８ ｂ
、 ８ ｃ 、 ８ ｄ −窓、９・・・拡散抵抗層。
平面図及びＡ−Ａ線断面図、第２図は従来の半導体装置
の一例の断面図である。 １・・・シリコン基板、２・・・埋込層、３・・・エピ
タキシャル層、４・・・素子分離領域、５ａ、５ｂ、５
ｂ’、・・ベース拡散層、６ａ、６ｂ、６ｂ′・・・エ
ミッタ拡散層、７・・・酸化膜、８ ａ 、 ８ ｂ
、 ８ ｃ 、 ８ ｄ −窓、９・・・拡散抵抗層。
Claims (1)
- 一導電型の半導体基板上の反対導電型の半導体層表面
に形成されかつ互いに絶縁分離された、一導電型の第１
及び反対導電型の第２の不純物領域からなるピンチ抵抗
と、一導電型の第３及び反対導電型の第４の不純物領域
からなる接合容量とを有するフィルタを含むことを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30310786A JPS63155654A (ja) | 1986-12-18 | 1986-12-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30310786A JPS63155654A (ja) | 1986-12-18 | 1986-12-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155654A true JPS63155654A (ja) | 1988-06-28 |
Family
ID=17916971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30310786A Pending JPS63155654A (ja) | 1986-12-18 | 1986-12-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155654A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009037190A (ja) * | 2007-07-10 | 2009-02-19 | Meidensha Corp | 電子機器の表示装置 |
-
1986
- 1986-12-18 JP JP30310786A patent/JPS63155654A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009037190A (ja) * | 2007-07-10 | 2009-02-19 | Meidensha Corp | 電子機器の表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4985745A (en) | Substrate structure for composite semiconductor device | |
| US3821776A (en) | Diffusion self aligned mosfet with pinch off isolation | |
| US3412295A (en) | Monolithic structure with three-region complementary transistors | |
| JPS63155654A (ja) | 半導体装置 | |
| US5246877A (en) | Method of manufacturing a semiconductor device having a polycrystalline electrode region | |
| GB1129891A (en) | Improvements in or relating to methods of manufacturing solid state circuits | |
| US4786614A (en) | Method of fabricating a high voltage semiconductor device having a pair of V-shaped isolation grooves | |
| JPS5819150B2 (ja) | ホ−ル素子 | |
| US3337780A (en) | Resistance oriented semiconductor strain gage with barrier isolated element | |
| JPS624338A (ja) | 半導体装置の製造方法 | |
| JPS59150465A (ja) | 半導体装置およびその製造方法 | |
| JP2643431B2 (ja) | 高耐圧半導体装置の製造方法 | |
| JPS5946059A (ja) | 半導体集積回路の製造方法 | |
| JPH02290049A (ja) | 半導体装置 | |
| JPS6398156A (ja) | 半導体圧力センサの製造方法 | |
| JPH0645538A (ja) | 半導体装置およびその製造方法 | |
| JPH01228157A (ja) | 半導体装置 | |
| JPS6140062A (ja) | 半導体装置 | |
| JPS56158455A (en) | Semiconductor device | |
| JPS62202567A (ja) | 光センサおよびその製造方法 | |
| JPH01122158A (ja) | 半導体装置 | |
| JPS5753977A (ja) | Toranjisuta | |
| JPH02206126A (ja) | バイポーラ型半導体集積回路装置 | |
| JPH02202032A (ja) | 半導体装置及びその製造方法 | |
| JPS6337658A (ja) | 半導体装置 |