JPS624338A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS624338A JPS624338A JP14149985A JP14149985A JPS624338A JP S624338 A JPS624338 A JP S624338A JP 14149985 A JP14149985 A JP 14149985A JP 14149985 A JP14149985 A JP 14149985A JP S624338 A JPS624338 A JP S624338A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon substrate
- semiconductor
- silicon
- substrates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の技術分野）
本発明は半導体装置の製造方法に関し、特に素子分離技
術の改良に係る。
術の改良に係る。
（−発明の技術的背景とその問題点）
一般に、半導体基板上で素子同士を電気的に分離する方
法としては、ＰＮ接合を逆バイアスした接合分離法ある
いは絶縁層による絶縁層分離法が知られている。
法としては、ＰＮ接合を逆バイアスした接合分離法ある
いは絶縁層による絶縁層分離法が知られている。
ＰＮ接合による接合分離法の一例を第３図に示す。この
方法は、例えばＰ−型シリコン基板１上にＮ型エピタキ
シャル層２を形成し、このエピタキシャル層２の表面の
一部から前記基板１に達するまでＰ型不純物を選択的に
拡散させてＰ１拡散層３を形成するものである。基板１
とＰ＋型拡散層３とにより囲まれたエピタキシャル層２
はＰＮ接合に逆バイアスをかけることにより電気的に分
離される。
方法は、例えばＰ−型シリコン基板１上にＮ型エピタキ
シャル層２を形成し、このエピタキシャル層２の表面の
一部から前記基板１に達するまでＰ型不純物を選択的に
拡散させてＰ１拡散層３を形成するものである。基板１
とＰ＋型拡散層３とにより囲まれたエピタキシャル層２
はＰＮ接合に逆バイアスをかけることにより電気的に分
離される。
この方法は低コストで行なえるが、ＰＮ接合に逆バイア
ス電位を与える必要があるため、回路構成上の制約があ
る。また、ＰＮ接合のもれ電流が素子特性上の欠点とな
る。
ス電位を与える必要があるため、回路構成上の制約があ
る。また、ＰＮ接合のもれ電流が素子特性上の欠点とな
る。
また、絶縁層による絶縁層分離法の一例を第４図（ａ）
及び、（ｂ）を参照して説明する。まず、第４図（ａ）
に示すように、例えばＮ型シリコン基板１１表面の一部
を選択的にエツチングして溝を形成し、更に溝が形成さ
れている面に酸化膜１２を形成する。次に、全面にノン
ドープ多結晶シリコン膜１３を堆積する。つづいて、同
図（ｂ）に示すように、基板１１の露出している面を少
なくとも前記溝の最奥部まで達するように研磨する。
及び、（ｂ）を参照して説明する。まず、第４図（ａ）
に示すように、例えばＮ型シリコン基板１１表面の一部
を選択的にエツチングして溝を形成し、更に溝が形成さ
れている面に酸化膜１２を形成する。次に、全面にノン
ドープ多結晶シリコン膜１３を堆積する。つづいて、同
図（ｂ）に示すように、基板１１の露出している面を少
なくとも前記溝の最奥部まで達するように研磨する。
この結果形成されるＮ型９９１２層１４は多結晶シリコ
ン１１１３と酸化膜１２とにより完全に分離された島領
域となる。
ン１１１３と酸化膜１２とにより完全に分離された島領
域となる。
この方法では、素子分離を行なうためにＰＮ接合分離の
ような逆バイアス電位を与える必要がなく、分離耐圧も
高いという利点がある。しかし、第４図（ａ）の工程で
形成する多結晶シリコン膜１３を非常に厚くする必要が
あり、コストが轟くなる。また、Ｎ型９９１２層１４が
完全に絶縁されているので、その主面を電流経路として
使用することができず、形成し得る素子が限定されるた
め半導体装置の機能を向上することが困難である。
ような逆バイアス電位を与える必要がなく、分離耐圧も
高いという利点がある。しかし、第４図（ａ）の工程で
形成する多結晶シリコン膜１３を非常に厚くする必要が
あり、コストが轟くなる。また、Ｎ型９９１２層１４が
完全に絶縁されているので、その主面を電流経路として
使用することができず、形成し得る素子が限定されるた
め半導体装置の機能を向上することが困難である。
更に、前記第３図図示のＰ＋型拡散層３の代わりに、異
方性エツチングに゛より溝を形成し、こ、の溝に絶縁物
を埋設する方法もある。この方法では横方向の分離が完
全に行われ、もれ電流のおそれはないが、異方性エツチ
ングはコストが高く、時間もかかるという欠点がある。
方性エツチングに゛より溝を形成し、こ、の溝に絶縁物
を埋設する方法もある。この方法では横方向の分離が完
全に行われ、もれ電流のおそれはないが、異方性エツチ
ングはコストが高く、時間もかかるという欠点がある。
本発明は上記事情を考慮してなされたものであり、半導
体基板の主面に、完全に分離された島領域と、半導体基
板の裏面との間に電流経路を形成し得る領域とを有する
高機能の半導体装置を低コストで製造し得る方法を提供
しようとするものである。
体基板の主面に、完全に分離された島領域と、半導体基
板の裏面との間に電流経路を形成し得る領域とを有する
高機能の半導体装置を低コストで製造し得る方法を提供
しようとするものである。
本発明の半導体装置の製造方法は、第１の半導体基板表
面の一部を選択的にエツチングして凹凸を形成する工程
と、第２の半導体基板表面の一部（第１の半導体基板と
相反する部分）を選択的にエツチングして前記第１の半
導体基板の凹凸と互いに係合する凹凸を形成する工程と
、第１及び第２の半導体基板の凹凸面にそれぞれ絶縁膜
を形成する工程と、第１及び第２の半導体基板の凹凸面
を互いに係合させて接合する工程と、第１又は第２の半
導体基板のうちいずれか一方の半導体基板の接合ｍｌと
反対側の面から、他方の半導体基板の一部が露出するま
で研磨する工程と、第１及び第２の半導体基板の凹凸面
に形成されている絶縁膜間の間隙に絶縁物を埋設する工
程とを具備したことを特徴とするものである。
面の一部を選択的にエツチングして凹凸を形成する工程
と、第２の半導体基板表面の一部（第１の半導体基板と
相反する部分）を選択的にエツチングして前記第１の半
導体基板の凹凸と互いに係合する凹凸を形成する工程と
、第１及び第２の半導体基板の凹凸面にそれぞれ絶縁膜
を形成する工程と、第１及び第２の半導体基板の凹凸面
を互いに係合させて接合する工程と、第１又は第２の半
導体基板のうちいずれか一方の半導体基板の接合ｍｌと
反対側の面から、他方の半導体基板の一部が露出するま
で研磨する工程と、第１及び第２の半導体基板の凹凸面
に形成されている絶縁膜間の間隙に絶縁物を埋設する工
程とを具備したことを特徴とするものである。
このような方法によれば、２枚の半導体基板を接合して
研磨するという極めて低コストな手法で、半導体基板の
主面に、完全に絶縁層分離された島領域と、基板裏面と
の間に電流経路を形成し得る領域とを有し、＾機能化を
達成できる半導体装置を製造できる。
研磨するという極めて低コストな手法で、半導体基板の
主面に、完全に絶縁層分離された島領域と、基板裏面と
の間に電流経路を形成し得る領域とを有し、＾機能化を
達成できる半導体装置を製造できる。
以下、本発明方法の実施例を第１図（ａ）〜（０）を参
照して説明する。
照して説明する。
まず、例えばＮ型の第１のシリコン基板２１表面の一部
を選択的にエツチングして凹凸を形成する（第１図（ａ
）図示）。また、これとは別に、例えばＮ型の第２のシ
リコン基板２２表面の、前記第１のシリコン基板２１の
凸部に対応する部分を選択的にエツチングして凹凸を形
成する（同図（ｂ）図示）。次に、第１のシリコン基板
２１及び第２のシリコン基板２２の凹凸面にそれぞれ熱
酸化膜２３．２４を形成する（同図（Ｃ）及び（ｄ）図
示）。つづいて、第１のシリコン基板２１と第２のシリ
コン基板２２とを互いにその凹凸が係合するように接合
する（同図（ｅｉ）図示）。
を選択的にエツチングして凹凸を形成する（第１図（ａ
）図示）。また、これとは別に、例えばＮ型の第２のシ
リコン基板２２表面の、前記第１のシリコン基板２１の
凸部に対応する部分を選択的にエツチングして凹凸を形
成する（同図（ｂ）図示）。次に、第１のシリコン基板
２１及び第２のシリコン基板２２の凹凸面にそれぞれ熱
酸化膜２３．２４を形成する（同図（Ｃ）及び（ｄ）図
示）。つづいて、第１のシリコン基板２１と第２のシリ
コン基板２２とを互いにその凹凸が係合するように接合
する（同図（ｅｉ）図示）。
次いで、第２のシリコン基板２２の接合面と反対側の面
から、第１のシリコン基板２１の接合面の一部が露出す
るまで研磨する。この結果、第１の半導体基板２１の主
面には第２のシリコン基板からなる島状のＮ型シリコン
層２５が形成される（同図（ｆ）図示）。更に、全面に
ＣＶＤ酸化膜２６を堆積した後、全面エッチバックする
ことにより第１のシリコン基板２１の凹部内面に形成さ
れている熱酸化膜２３とＮ型シリコン層２５の周囲に形
成されている熱酸化ｗＡ２４との間の間隙をＣＶＤ１ｔ
化膜２６で埋設する（同図（Ｑ）図示）。
から、第１のシリコン基板２１の接合面の一部が露出す
るまで研磨する。この結果、第１の半導体基板２１の主
面には第２のシリコン基板からなる島状のＮ型シリコン
層２５が形成される（同図（ｆ）図示）。更に、全面に
ＣＶＤ酸化膜２６を堆積した後、全面エッチバックする
ことにより第１のシリコン基板２１の凹部内面に形成さ
れている熱酸化膜２３とＮ型シリコン層２５の周囲に形
成されている熱酸化ｗＡ２４との間の間隙をＣＶＤ１ｔ
化膜２６で埋設する（同図（Ｑ）図示）。
このような方法によれば、２枚のシリコン基板２１．２
２に凹凸を設け、その凹凸面に絶縁膜を形成し、更に両
者を接合して研磨するという極めて低コストな手法によ
り、第１のシリコン基板２１の主面に、第２のシリコン
基板２２からなり、完全に絶縁層分離された島状のＮ型
シリコ２層２５と、第１のシリコン基板２１の裏面との
闇に電流経路を形成し得る領域（本来の第１のシリコン
基板２１の主面）との２つの領域を形成することができ
る。
２に凹凸を設け、その凹凸面に絶縁膜を形成し、更に両
者を接合して研磨するという極めて低コストな手法によ
り、第１のシリコン基板２１の主面に、第２のシリコン
基板２２からなり、完全に絶縁層分離された島状のＮ型
シリコ２層２５と、第１のシリコン基板２１の裏面との
闇に電流経路を形成し得る領域（本来の第１のシリコン
基板２１の主面）との２つの領域を形成することができ
る。
したがって、例えば第２図に示すように、第１のシリコ
ン基板２１としてＮＩ型シリコン基板３１とその上にＮ
型エピタキシャル層３２を形成したものを用い、島状の
Ｎ型シリコ２層２５にはＰチャネルＭＯＳトランジスタ
２７、ＮチャネルＭＯＳトランジスタ２８及びＮＰＮバ
イポーラトランジスタ２９のように小電力、多機能の素
子を形成し、Ｎ型エピタキシャル層３２の主面にはＮ＋
型シリコン基板３１の裏面をコレクタ電極として活用し
たパワートランジスタ３０のように大電力素子を形成す
ることができる。
ン基板２１としてＮＩ型シリコン基板３１とその上にＮ
型エピタキシャル層３２を形成したものを用い、島状の
Ｎ型シリコ２層２５にはＰチャネルＭＯＳトランジスタ
２７、ＮチャネルＭＯＳトランジスタ２８及びＮＰＮバ
イポーラトランジスタ２９のように小電力、多機能の素
子を形成し、Ｎ型エピタキシャル層３２の主面にはＮ＋
型シリコン基板３１の裏面をコレクタ電極として活用し
たパワートランジスタ３０のように大電力素子を形成す
ることができる。
以上詳述した如く本発明によれば、素子分離法を改良す
ることにより、低コストで、小電力、多機能素子と大電
力素子とを同一基板に形成した高機能の半導体装置を製
造できる等顕著な効果を奏するものである。
ることにより、低コストで、小電力、多機能素子と大電
力素子とを同一基板に形成した高機能の半導体装置を製
造できる等顕著な効果を奏するものである。
第１図（ａ）〜（Ｑ）は本発明の実施例における素子分
離法を示す断面図、第２図は同方法により素子分離され
た基板を用いて製造された半導体装置の断面図、第３図
は従来の素子分離法を示す断面図、第４図（ａ）及び（
ｂ）は従来の他の素子分離法を示す断面図である。 ２１・・・第１のシリコン基板、２２・・・第２のシリ
コン基板、２３．２４・・・熱酸化膜、２５・・・Ｎ型
シリコン層、２６・・・ＣｖＤ酸化酸化２７・・・Ｐチ
ャネルＭＯＳトランジスラミ２８・・・ＮチャネルＭＯ
Ｓトランジスタ、２９・・・ＮＰＮバイポーラトランジ
スタ、３０・・・パワートランジスタ、３１・・・Ｎ＋
型シリコン基板、３２・・・Ｎ型エピタキシャル層。 出願人代理人 弁理士 鈴江武彦 第１図 第１図 ２Ｂ 第３図
離法を示す断面図、第２図は同方法により素子分離され
た基板を用いて製造された半導体装置の断面図、第３図
は従来の素子分離法を示す断面図、第４図（ａ）及び（
ｂ）は従来の他の素子分離法を示す断面図である。 ２１・・・第１のシリコン基板、２２・・・第２のシリ
コン基板、２３．２４・・・熱酸化膜、２５・・・Ｎ型
シリコン層、２６・・・ＣｖＤ酸化酸化２７・・・Ｐチ
ャネルＭＯＳトランジスラミ２８・・・ＮチャネルＭＯ
Ｓトランジスタ、２９・・・ＮＰＮバイポーラトランジ
スタ、３０・・・パワートランジスタ、３１・・・Ｎ＋
型シリコン基板、３２・・・Ｎ型エピタキシャル層。 出願人代理人 弁理士 鈴江武彦 第１図 第１図 ２Ｂ 第３図
Claims (1)
- 第１の半導体基板表面の一部を選択的にエッチングして
凹凸を形成する工程と、第２の半導体基板表面の一部を
選択的にエッチングして前記第１の半導体基板の凹凸と
互いに係合する凹凸を形成する工程と、第１及び第２の
半導体基板の凹凸面にそれぞれ絶縁膜を形成する工程と
、第１及び第２の半導体基板の凹凸面を互いに係合させ
て接合する工程と、第１又は第２の半導体基板のうちい
ずれか一方の半導体基板の接合面と反対側の面から、他
方の半導体基板の一部が露出するまで研磨する工程と、
第１及び第２の半導体基板の凹凸面に形成されている絶
縁膜間の間隙に絶縁物を埋設する工程とを具備したこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14149985A JPS624338A (ja) | 1985-06-29 | 1985-06-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14149985A JPS624338A (ja) | 1985-06-29 | 1985-06-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS624338A true JPS624338A (ja) | 1987-01-10 |
Family
ID=15293364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14149985A Pending JPS624338A (ja) | 1985-06-29 | 1985-06-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS624338A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202034A (ja) * | 1987-02-17 | 1988-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0245953A (ja) * | 1988-08-08 | 1990-02-15 | Nissan Motor Co Ltd | 半導体基板の製造方法及びその構造 |
| US5223450A (en) * | 1990-03-30 | 1993-06-29 | Nippon Soken, Inc. | Method of producing semiconductor substrate having dielectric separation region |
| US5238865A (en) * | 1990-09-21 | 1993-08-24 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| JPH05326693A (ja) * | 1991-10-24 | 1993-12-10 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| US5461253A (en) * | 1988-09-30 | 1995-10-24 | Nippon Steel Inc. | Semiconductor substrate structure for producing two isolated circuits on a same substrate |
-
1985
- 1985-06-29 JP JP14149985A patent/JPS624338A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63202034A (ja) * | 1987-02-17 | 1988-08-22 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH0245953A (ja) * | 1988-08-08 | 1990-02-15 | Nissan Motor Co Ltd | 半導体基板の製造方法及びその構造 |
| US5461253A (en) * | 1988-09-30 | 1995-10-24 | Nippon Steel Inc. | Semiconductor substrate structure for producing two isolated circuits on a same substrate |
| US5223450A (en) * | 1990-03-30 | 1993-06-29 | Nippon Soken, Inc. | Method of producing semiconductor substrate having dielectric separation region |
| US5238865A (en) * | 1990-09-21 | 1993-08-24 | Nippon Steel Corporation | Process for producing laminated semiconductor substrate |
| JPH05326693A (ja) * | 1991-10-24 | 1993-12-10 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7906813B2 (en) | Semiconductor device having a first circuit block isolating a plurality of circuit blocks | |
| JPS6276645A (ja) | 複合半導体結晶体構造 | |
| JP2000252470A (ja) | 半導体装置およびその製造方法 | |
| JPH11135794A (ja) | 半導体装置、その製造方法 | |
| US5356827A (en) | Method of manufacturing semiconductor device | |
| JPH1074921A (ja) | 半導体デバイスおよびその製造方法 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JP3195474B2 (ja) | 半導体装置 | |
| JPH03288471A (ja) | 半導体装置およびその製造方法 | |
| US4491856A (en) | Semiconductor device having contacting but electrically isolated semiconductor region and interconnection layer of differing conductivity types | |
| JPH01162362A (ja) | 半導体装置の製造方法 | |
| JPS624338A (ja) | 半導体装置の製造方法 | |
| JP3864430B2 (ja) | 半導体装置の製造方法 | |
| JPH02208952A (ja) | 半導体装置及びその製造方法 | |
| JPH05343686A (ja) | 半導体装置およびその製造方法 | |
| JP3312691B2 (ja) | 半導体装置 | |
| JPH06151738A (ja) | 半導体装置及びその製造方法 | |
| JPS6050063B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| JPS61107759A (ja) | 相補型半導体装置 | |
| JP4424277B2 (ja) | 半導体装置及び接合ウエハ | |
| JPS6334949A (ja) | 半導体装置及びその製造方法 | |
| JP3093226B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0222858A (ja) | 半導体装置 | |
| JP2678081B2 (ja) | 半導体集積回路装置 | |
| JPH03155659A (ja) | 半導体装置 |