JPH02290049A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02290049A JPH02290049A JP10251289A JP10251289A JPH02290049A JP H02290049 A JPH02290049 A JP H02290049A JP 10251289 A JP10251289 A JP 10251289A JP 10251289 A JP10251289 A JP 10251289A JP H02290049 A JPH02290049 A JP H02290049A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion region
- layers
- buried layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000003990 capacitor Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 3
- 230000003190 augmentative effect Effects 0.000 abstract 1
- 238000010030 laminating Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 abstract 1
- 238000000605 extraction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置に関し、特に接合容量キャパシタお
よびＭＯＳ−ｑヤパシタを有する半導体装置に関する。
よびＭＯＳ−ｑヤパシタを有する半導体装置に関する。
［従来の技術コ
この種従来の半導体装置を第２図に示す。この装置は次
のように製造される。すなわち、Ｐ型半導体基板１０上
にＮ型埋込み層１１およびＰ型埋込み層１２、１２ａを
設け、エピタキシャル層１７を形成し、該エピタキシャ
ル層内にＮ型拡散領域１５、１５ａおよびＰ型拡散領域
１６、１６ａを形成する。エピタキシャル層１７上に絶
縁１１１Ｉ１８を設け、必要なコンタクト孔を形成した
のち電極１９〜２２を形成する。電極１９、２０はＭＯ
Ｓキャパシタの電極を構成しており、電極２１、２２は
埋込み層１１、］２による接合容量キャパシタの取出し
電極を構成している。２つのキャパシタは、Ｐ型埋込み
層１２ａおよびＰ型拡散層１６ａによって互いにそして
他から絶縁分離されている。
のように製造される。すなわち、Ｐ型半導体基板１０上
にＮ型埋込み層１１およびＰ型埋込み層１２、１２ａを
設け、エピタキシャル層１７を形成し、該エピタキシャ
ル層内にＮ型拡散領域１５、１５ａおよびＰ型拡散領域
１６、１６ａを形成する。エピタキシャル層１７上に絶
縁１１１Ｉ１８を設け、必要なコンタクト孔を形成した
のち電極１９〜２２を形成する。電極１９、２０はＭＯ
Ｓキャパシタの電極を構成しており、電極２１、２２は
埋込み層１１、］２による接合容量キャパシタの取出し
電極を構成している。２つのキャパシタは、Ｐ型埋込み
層１２ａおよびＰ型拡散層１６ａによって互いにそして
他から絶縁分離されている。
［発明が解決しようとする問題点］
上述した従来の半導体装置では、ＭＯＳキャパシタと接
合容量キャパシタとが別々の素子領域に形成されている
ので、面積が大きくなるという欠点がある。
合容量キャパシタとが別々の素子領域に形成されている
ので、面積が大きくなるという欠点がある。
［問題点を解決するための手段］
本発明の半導体装置は、Ｐ導電型の半導体基板と半導体
基板上に形成されたＮ導電型のエピタキシャル層と半導
体基板とエピタキシャル層との境界領域に形成されたＮ
導電型の第１埋込み層と該第１の埋込み層と前記エピタ
キシャル層との境界領域に形成されたＰ導電型の第２埋
込み層とを有しており、さらに、前記第２の埋込み層に
接するように形成されたＰ導電型の第１拡散領域と該第
１の拡散領域に包まれるように形成されたＮ導電型の第
２の拡散領域と該第２拡散領域上に絶縁膜を介して形成
された金属層とを有している。そして、前記第１、第２
の埋込み層によって接合容量キャパシタを構成し、前記
第２の拡散領域、絶縁膜および金属層によってＭＯＳキ
ャパシタを構成している。
基板上に形成されたＮ導電型のエピタキシャル層と半導
体基板とエピタキシャル層との境界領域に形成されたＮ
導電型の第１埋込み層と該第１の埋込み層と前記エピタ
キシャル層との境界領域に形成されたＰ導電型の第２埋
込み層とを有しており、さらに、前記第２の埋込み層に
接するように形成されたＰ導電型の第１拡散領域と該第
１の拡散領域に包まれるように形成されたＮ導電型の第
２の拡散領域と該第２拡散領域上に絶縁膜を介して形成
された金属層とを有している。そして、前記第１、第２
の埋込み層によって接合容量キャパシタを構成し、前記
第２の拡散領域、絶縁膜および金属層によってＭＯＳキ
ャパシタを構成している。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の一実施例を示す断面図である。Ｐ型
半導体基板］０の表面には、Ｎ型埋込み層１１が、その
上にはさらにＰ型埋込み層１２が設けられている。また
、Ｐ型半導体基板１０上にはＮ型エピタキシャル層１７
が形成されており、このエピタキシャル層中にはＰ型埋
込み層１２と接してＰ型拡散領域１３が形成されており
、この拡散領域１３内にはさらにＮ型拡散領域１４およ
び高不純物濃度のＮ型拡散領域１５が形成されている。
半導体基板］０の表面には、Ｎ型埋込み層１１が、その
上にはさらにＰ型埋込み層１２が設けられている。また
、Ｐ型半導体基板１０上にはＮ型エピタキシャル層１７
が形成されており、このエピタキシャル層中にはＰ型埋
込み層１２と接してＰ型拡散領域１３が形成されており
、この拡散領域１３内にはさらにＮ型拡散領域１４およ
び高不純物濃度のＮ型拡散領域１５が形成されている。
また、エピタキシャル層１７内にはＮ型埋込み層１１の
電極取り出し領域であるＮ型拡散領域１． ５ ａが形
成されている。そして、これらの領域は、Ｐ型埋込みＭ
１ ２ ａおよびＰ型拡散領域１６ａによって包囲され
他の領域から分離されている。エピタキシャル層１７上
には絶縁膜（酸化膜）］８が形成されており、該絶縁股
上には、この絶縁膜１．８に形成されたコンタクト孔を
介してＮ型拡散領域１５、１５ａと接触する電極２０、
２２、Ｐ型拡散領域１３と接触する電極２１が形成され
ている。また、絶縁膜１８は、Ｎ型拡散領域１５上てそ
の膜厚が薄くなされており、その上には電極１．９が形
成されている。
電極取り出し領域であるＮ型拡散領域１． ５ ａが形
成されている。そして、これらの領域は、Ｐ型埋込みＭ
１ ２ ａおよびＰ型拡散領域１６ａによって包囲され
他の領域から分離されている。エピタキシャル層１７上
には絶縁膜（酸化膜）］８が形成されており、該絶縁股
上には、この絶縁膜１．８に形成されたコンタクト孔を
介してＮ型拡散領域１５、１５ａと接触する電極２０、
２２、Ｐ型拡散領域１３と接触する電極２１が形成され
ている。また、絶縁膜１８は、Ｎ型拡散領域１５上てそ
の膜厚が薄くなされており、その上には電極１．９が形
成されている。
Ｎ型拡散領域１５、絶縁膜１８、電極１９、２０によっ
てＭＯＳキャパシタが構成され、そして埋込み層］１、
１２、Ｐ型拡散領域１３、エピタキシャル層１７、Ｎ型
拡散領域］． ５ ａおよび電極２］．．２２によって
接合容量キャパシタが構成されている。
てＭＯＳキャパシタが構成され、そして埋込み層］１、
１２、Ｐ型拡散領域１３、エピタキシャル層１７、Ｎ型
拡散領域］． ５ ａおよび電極２］．．２２によって
接合容量キャパシタが構成されている。
これら二つのキャパシタは別々にあるいは並列に接続さ
れて用いられる。並列に接続して使用するのであれは、
Ｎ型拡散領域１４、］５および電極２０を省略すること
ができる。
れて用いられる。並列に接続して使用するのであれは、
Ｎ型拡散領域１４、］５および電極２０を省略すること
ができる。
［発明の効果］
以上説明したように本発明は、ＭＯＳキャパシタの直下
に接合容量を形成することにより、所要面積を縮小する
ことができ、また、少ない面積で大容量を得ることかで
きる。
に接合容量を形成することにより、所要面積を縮小する
ことができ、また、少ない面積で大容量を得ることかで
きる。
第１図は、本発明の一実施例を示す断面図、第２図は、
従来例を示す断面図である。 １０・・・Ｐ型半導体基板、 １１・・・Ｎ型埋込み
層、 １２、１２ａ−Ｐ型埋込み層、 １３Ｐ型
拡散領域、 １４・・・Ｎ型拡散領域、１５、１５ａ
−Ｎ型拡散領域、 １６、１６ａ・Ｐ型拡散領域、
１７・・・エピタキシャル層、１８・・・絶縁膜（酸
化膜）、 １９〜２２・・・電極。
従来例を示す断面図である。 １０・・・Ｐ型半導体基板、 １１・・・Ｎ型埋込み
層、 １２、１２ａ−Ｐ型埋込み層、 １３Ｐ型
拡散領域、 １４・・・Ｎ型拡散領域、１５、１５ａ
−Ｎ型拡散領域、 １６、１６ａ・Ｐ型拡散領域、
１７・・・エピタキシャル層、１８・・・絶縁膜（酸
化膜）、 １９〜２２・・・電極。
Claims (1)
- 一導電型の半導体基板表面に形成された反対導電型の第
１埋込み層と、上記第１埋込み層表面に形成された該第
１埋込み層とともに接合容量キャパシタの構成要素とな
る一導電型の第２埋込み層と、前記半導体基板上に形成
された反対導電型のエピタキシャル層と、該エピタキシ
ャル層中に前記第２埋込み層と接して形成された一導電
型の拡散領域と、前記エピタキシャル層上に形成された
絶縁膜と、前記拡散領域上に前記絶縁膜を介して形成さ
れたＭＯＳキャパシタ用金属層とを具備する半導体装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102512A JP2613939B2 (ja) | 1989-04-21 | 1989-04-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102512A JP2613939B2 (ja) | 1989-04-21 | 1989-04-21 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02290049A true JPH02290049A (ja) | 1990-11-29 |
| JP2613939B2 JP2613939B2 (ja) | 1997-05-28 |
Family
ID=14329431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1102512A Expired - Lifetime JP2613939B2 (ja) | 1989-04-21 | 1989-04-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2613939B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182291A (ja) * | 2008-02-01 | 2009-08-13 | Seiko Npc Corp | 可変容量装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59220960A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体装置 |
| JPH01228157A (ja) * | 1988-03-09 | 1989-09-12 | New Japan Radio Co Ltd | 半導体装置 |
-
1989
- 1989-04-21 JP JP1102512A patent/JP2613939B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59220960A (ja) * | 1983-05-31 | 1984-12-12 | Toshiba Corp | 半導体装置 |
| JPH01228157A (ja) * | 1988-03-09 | 1989-09-12 | New Japan Radio Co Ltd | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009182291A (ja) * | 2008-02-01 | 2009-08-13 | Seiko Npc Corp | 可変容量装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2613939B2 (ja) | 1997-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950021600A (ko) | 반도체 집적회로장치 및 그 제조방법 | |
| JPS63228659A (ja) | 信号転送回路網の集積構造 | |
| KR900008665A (ko) | 고밀도 반도체 구조물 및 그의 제작방법 | |
| JP3677674B2 (ja) | 半導体装置 | |
| US3584266A (en) | Depletion layer capacitor in particular for monolithic integrated circuits | |
| JP2940306B2 (ja) | ヘテロ接合バイポーラトランジスタ集積回路装置およびその製造方法 | |
| JPH02290049A (ja) | 半導体装置 | |
| GB1129891A (en) | Improvements in or relating to methods of manufacturing solid state circuits | |
| JPS624338A (ja) | 半導体装置の製造方法 | |
| JPH02126665A (ja) | 半導体装置 | |
| JP2563456B2 (ja) | Ｍｉｓ型容量素子 | |
| JPH03155659A (ja) | 半導体装置 | |
| JPH01293661A (ja) | 半導体装置 | |
| JPS6124825B2 (ja) | ||
| JPS58197760A (ja) | 半導体装置 | |
| JPH01228157A (ja) | 半導体装置 | |
| JPH03139876A (ja) | 半導体装置の製造方法 | |
| JPS63155654A (ja) | 半導体装置 | |
| JPS6196561U (ja) | ||
| JPH02206126A (ja) | バイポーラ型半導体集積回路装置 | |
| JPH02177467A (ja) | 半導体装置 | |
| JP2003092415A (ja) | Ｓｏｉ構造ダイオード | |
| JPH0122989B2 (ja) | ||
| JPH0245987A (ja) | 半導体レーザ装置 | |
| JPH01186663A (ja) | 半導体素子 |