JPS5819150B2 - ホ−ル素子 - Google Patents
ホ−ル素子Info
- Publication number
- JPS5819150B2 JPS5819150B2 JP54078465A JP7846579A JPS5819150B2 JP S5819150 B2 JPS5819150 B2 JP S5819150B2 JP 54078465 A JP54078465 A JP 54078465A JP 7846579 A JP7846579 A JP 7846579A JP S5819150 B2 JPS5819150 B2 JP S5819150B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- epitaxial layer
- diffusion
- conductivity type
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000009792 diffusion process Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 11
- 238000002955 isolation Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims 1
- 238000000926 separation method Methods 0.000 description 9
- 230000015556 catabolic process Effects 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005096 rolling process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N52/00—Hall-effect devices
- H10N52/101—Semiconductor Hall-effect devices
Landscapes
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
この発明はホール素子に関する。
ホール素子において、一導電型の半導体基板に反対導電
型のエピタキシャル層を形成し、その一部分をエピタキ
シャル層の厚さ方向にＷ通する分離領域によって区画し
、更にエピタキシャル層内に横方向にホール電流を流す
ための接点を形成するのに用いる拡散領域と、磁界によ
って前記電流方向と直交する方向に発生する電気ホ７／
ｊ／信号をとり出すための接点を形成する拡散領域を設
りたものは知られている。
型のエピタキシャル層を形成し、その一部分をエピタキ
シャル層の厚さ方向にＷ通する分離領域によって区画し
、更にエピタキシャル層内に横方向にホール電流を流す
ための接点を形成するのに用いる拡散領域と、磁界によ
って前記電流方向と直交する方向に発生する電気ホ７／
ｊ／信号をとり出すための接点を形成する拡散領域を設
りたものは知られている。
、パ゛第１図乃至第３図は従来のホー
ル素子牽示すもので、第１図は平面図（ただし酸化膜は
省略しである。
ル素子牽示すもので、第１図は平面図（ただし酸化膜は
省略しである。
）、第２図は第１図中のＡ−Ａ線断面図、第３図は同Ｂ
−Ｂ線断面図である。
−Ｂ線断面図である。
Ｐ型の半導体基板１にＮ型のエピタキシャル層２を形成
しである。
しである。
そして表面からエピタキシャル層２の厚さ方向に貫通す
るようにＰ型拡散して分離領域３を形成する。
るようにＰ型拡散して分離領域３を形成する。
ホール電流を流すために、エピタキシャル層２の表面の
相対する２個所に鞘型拡散してホール電流用拡散領域４
，５を形成する。
相対する２個所に鞘型拡散してホール電流用拡散領域４
，５を形成する。
又電気ホール信号をふり出すために、分離領域３をはさ
んで別のエピタキシャル層６の表面から分離隼域３ンの
表面を経て前記エピタキシャル層２の表面にまで及ぶ領
域にＮ＋型被拡散てセンサー領域７を形成す乞。
んで別のエピタキシャル層６の表面から分離隼域３ンの
表面を経て前記エピタキシャル層２の表面にまで及ぶ領
域にＮ＋型被拡散てセンサー領域７を形成す乞。
各領域４．δ及び７の表面の一部分に電極８及び９を形
成する。
成する。
１０は酸化膜である。ところでこの種ホール素子の動作
電圧は、センサー領域７と半導体基板１との間の耐圧で
制限される。
電圧は、センサー領域７と半導体基板１との間の耐圧で
制限される。
しかし上記した構成では、センサー領域７は分離領域３
をはさんでエピタキシャル層２，６間にまたがって形成
されているため、センサー領域７と分離領域３との間の
耐圧が低く、たとえば１５〜７■程度であり、したがっ
てホール素子の動作電圧も当然小さくならざるを得なか
った。
をはさんでエピタキシャル層２，６間にまたがって形成
されているため、センサー領域７と分離領域３との間の
耐圧が低く、たとえば１５〜７■程度であり、したがっ
てホール素子の動作電圧も当然小さくならざるを得なか
った。
又盆離領域３の横方向のｉろがりは、これがエピタキシ
ャル層２に到達するまで拡散さ央る関係上、エピタキシ
ャル層２の厚みによって変動する。
ャル層２に到達するまで拡散さ央る関係上、エピタキシ
ャル層２の厚みによって変動する。
一方：従来の構成では、センサー領域７のポイントコン
タクトが分離領域３の接合面から出すようにして′いる
ので、分離領域３の横方向のひろがりの変動のため、□
センサー領域の先端をポイントコンタクトしに（い欠点
もある。
タクトが分離領域３の接合面から出すようにして′いる
ので、分離領域３の横方向のひろがりの変動のため、□
センサー領域の先端をポイントコンタクトしに（い欠点
もある。
） この発明は基板とセンサー領域との間の耐圧の向上
を図ることを目的とする。
を図ることを目的とする。
又精度よくポイン、トコンタクトを可能とすることを目
的とする。
的とする。
この発明は従来のようにセンサー領域を分離領域をまた
ｊいて構成するのを止めて、エピタキシャル層の表面に
、基板と同導電型の拡散領域を形成し、この領域にエピ
タキシャル層と同導電型のセンサー領域を拡散形成した
ことを特徴とする特この発明の実施例を第４図以降によ
って説明する。
ｊいて構成するのを止めて、エピタキシャル層の表面に
、基板と同導電型の拡散領域を形成し、この領域にエピ
タキシャル層と同導電型のセンサー領域を拡散形成した
ことを特徴とする特この発明の実施例を第４図以降によ
って説明する。
第４図は平面図であり、第５図、第６図は第２図、第３
図と同様に第４図のＡ−Ａ線及びＢ−Ｂ線断面図である
。
図と同様に第４図のＡ−Ａ線及びＢ−Ｂ線断面図である
。
これらの図において、１１はＰ型の半導体基板、１２は
半導体基板１１の表面に形成されたＮ型のエピタキシャ
ル層、１３はエピタキシャル層２の厚さ方向に貫通する
ようにＰ型拡散して形成した分離領域、１４はホール電
流を流すためにエピタキシャル層１２の表面の相対する
２個所にＮ＋型拡散することによって形成したホール電
流用の拡散領域である。
半導体基板１１の表面に形成されたＮ型のエピタキシャ
ル層、１３はエピタキシャル層２の厚さ方向に貫通する
ようにＰ型拡散して形成した分離領域、１４はホール電
流を流すためにエピタキシャル層１２の表面の相対する
２個所にＮ＋型拡散することによって形成したホール電
流用の拡散領域である。
これらの構成は前記した従来の構成と大差はない。
しかしてこの発明はセンサー領域の形成に際しエピタキ
シャル層１２の表面にセンサー領域分離のためのＰ型拡
散による拡散領域１６を形成し、この拡散領域１６内に
Ｎ＋型拡散によるセンサー領域１７を形成する。
シャル層１２の表面にセンサー領域分離のためのＰ型拡
散による拡散領域１６を形成し、この拡散領域１６内に
Ｎ＋型拡散によるセンサー領域１７を形成する。
なお拡散領域１６及びセンサー領域１７は、半導体基板
１の他の個所に形成された他のＩＣ素子たとえばトラン
ジスタのベース領域及びエミッタ領域のための拡散のと
きに同時に拡散して形成するようにすると便利である。
１の他の個所に形成された他のＩＣ素子たとえばトラン
ジスタのベース領域及びエミッタ領域のための拡散のと
きに同時に拡散して形成するようにすると便利である。
なお１８．１９は電極、２０は酸化膜である。
上記のように構成されると、センサー領域１７は、分離
領域１３に何ら接することがなく、しかも反対導電型の
拡散領域１６によって分離された状態でエピタキシャル
層１２内に形成されることになるので、通常のＩＣ化さ
れたトランジスタのベースと分離領域との耐圧程度（約
５０Ｖ −１３０■）まで向上する。
領域１３に何ら接することがなく、しかも反対導電型の
拡散領域１６によって分離された状態でエピタキシャル
層１２内に形成されることになるので、通常のＩＣ化さ
れたトランジスタのベースと分離領域との耐圧程度（約
５０Ｖ −１３０■）まで向上する。
又拡散領域１６内にセンサー領域１７を形成しているの
で、従来のように分離領域をまたぐようにした場合のよ
うに分離拡散の横方向の広がりといったバラツキ要因に
左右されることがないので、ポイントコンタクトとして
とりやすくなる。
で、従来のように分離領域をまたぐようにした場合のよ
うに分離拡散の横方向の広がりといったバラツキ要因に
左右されることがないので、ポイントコンタクトとして
とりやすくなる。
なお分離領域１３の形成に際し、エピタキシャル層の表
面から厚み方向に拡散して形成するのに代えて基板１の
表面に予めＰ型拡散しておきエピタキシャル層を形成し
たのちに、表面からＰ型拡散すれば、最初のＰ型拡散領
域からも拡散して上昇し、上下の領域がつながり合うよ
うになる。
面から厚み方向に拡散して形成するのに代えて基板１の
表面に予めＰ型拡散しておきエピタキシャル層を形成し
たのちに、表面からＰ型拡散すれば、最初のＰ型拡散領
域からも拡散して上昇し、上下の領域がつながり合うよ
うになる。
このようにして分離領域を形成するようにしてもよい。
又第４図に示すようにエピタキシャル層１２の表面形状
として、拡散領域１４と各センサー領域１７との間の部
分をくびるようにしておくと、ホール電流が拡散領域１
５に向けて流れるときの分布誤差電流が少なくなって都
合がよい。
として、拡散領域１４と各センサー領域１７との間の部
分をくびるようにしておくと、ホール電流が拡散領域１
５に向けて流れるときの分布誤差電流が少なくなって都
合がよい。
以上詳述したように、この発明によれば、センサー領域
と分離領域との間の耐圧を高めることができ、したがっ
てホール素子の動作電圧が高まるようになるし、センサ
ー領域から精度よくポイントコンタクトがとれるといっ
た効果を奏する。
と分離領域との間の耐圧を高めることができ、したがっ
てホール素子の動作電圧が高まるようになるし、センサ
ー領域から精度よくポイントコンタクトがとれるといっ
た効果を奏する。
第１図は従来例を示す平面図、第２図、第３図は第１図
のＡ−Ａ線及びＢ−Ｂ線断面図、第４図はこの発明の実
施例を示す平面図、第５図、第６図は第４図のＡ−Ａ線
及びＢ−Ｂ線断面図である。 １１・・・・・・半導体基板、１２・・・・・・エピタ
キシャル層、１３・・・・・・分離領域、１４・・・・
・・ホール電流用の拡散領域、１６・・・・・・拡散領
域、１７・・・・・・センサー用拡散領域。
のＡ−Ａ線及びＢ−Ｂ線断面図、第４図はこの発明の実
施例を示す平面図、第５図、第６図は第４図のＡ−Ａ線
及びＢ−Ｂ線断面図である。 １１・・・・・・半導体基板、１２・・・・・・エピタ
キシャル層、１３・・・・・・分離領域、１４・・・・
・・ホール電流用の拡散領域、１６・・・・・・拡散領
域、１７・・・・・・センサー用拡散領域。
Claims (1)
- １ 一導電型の半導体基板の表面？と設けられた反対導
電型のエピタキシャル層に、このエピタキシャル層の厚
さ方向に貫通する分離領域によって区画された領域を設
け、この領域内に、この領域と同じ導電型のホール電流
用の拡散領域とミ前記領域と反対の導電型の拡散領域を
設け、この反対の導電型の拡散領域内こと、電気ホール
信号をとり出すための前記領域と同じ導電型の拡散領域
を設けてなるホール素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54078465A JPS5819150B2 (ja) | 1979-06-21 | 1979-06-21 | ホ−ル素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54078465A JPS5819150B2 (ja) | 1979-06-21 | 1979-06-21 | ホ−ル素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS562691A JPS562691A (en) | 1981-01-12 |
| JPS5819150B2 true JPS5819150B2 (ja) | 1983-04-16 |
Family
ID=13662766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54078465A Expired JPS5819150B2 (ja) | 1979-06-21 | 1979-06-21 | ホ−ル素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5819150B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6391741U (ja) * | 1986-12-05 | 1988-06-14 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5955064A (ja) * | 1982-09-22 | 1984-03-29 | Rohm Co Ltd | ホ−ル素子 |
| JPS5966177A (ja) * | 1982-10-07 | 1984-04-14 | Rohm Co Ltd | ホ−ル素子 |
| JPS60151632A (ja) * | 1984-01-19 | 1985-08-09 | Fuji Photo Film Co Ltd | 写真画像情報の較正方法 |
| JPS60196740A (ja) * | 1984-03-21 | 1985-10-05 | Fuji Photo Film Co Ltd | 画像コマの検出停止方法 |
| JPH0640197B2 (ja) * | 1986-02-12 | 1994-05-25 | 富士写真フイルム株式会社 | 写真焼付露光量決定方法 |
| JPH0593973A (ja) * | 1991-05-21 | 1993-04-16 | Konica Corp | 写真焼付露光量決定方法 |
-
1979
- 1979-06-21 JP JP54078465A patent/JPS5819150B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6391741U (ja) * | 1986-12-05 | 1988-06-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS562691A (en) | 1981-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR850003068A (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| JPS5819150B2 (ja) | ホ−ル素子 | |
| US3755722A (en) | Resistor isolation for double mesa transistors | |
| JPS6239547B2 (ja) | ||
| JP2613939B2 (ja) | 半導体装置 | |
| JPH0412673Y2 (ja) | ||
| JPH03190281A (ja) | 半導体デバイス及びピエゾ抵抗型トランスデューサとその形成方法 | |
| JPS6112691Y2 (ja) | ||
| JP3041908B2 (ja) | 半導体装置 | |
| JPH079385Y2 (ja) | 半導体集積回路装置 | |
| JPS583039U (ja) | 半導体回路装置の評価部構造 | |
| JPH0110937Y2 (ja) | ||
| JPH0132666B2 (ja) | ||
| JPH01293661A (ja) | 半導体装置 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPS60249363A (ja) | 半導体集積回路装置 | |
| JPH0642556B2 (ja) | アバランシェ降伏型接合を有する半導体装置 | |
| JPS61253852A (ja) | 半導体装置とその製造法 | |
| JPS59127865A (ja) | 半導体装置 | |
| JPH0243337B2 (ja) | ||
| JPS5975688A (ja) | ホ−ル素子 | |
| JPS6350052A (ja) | 半導体装置 | |
| JPS586308B2 (ja) | 半導体装置 | |
| JPH0622236B2 (ja) | 半導体装置 | |
| JPH0430187B2 (ja) |